KR19990054379A - 마스터의 이미지 버퍼를 통한 슬레이브 모듈의 제어회로 - Google Patents
마스터의 이미지 버퍼를 통한 슬레이브 모듈의 제어회로 Download PDFInfo
- Publication number
- KR19990054379A KR19990054379A KR1019970074190A KR19970074190A KR19990054379A KR 19990054379 A KR19990054379 A KR 19990054379A KR 1019970074190 A KR1019970074190 A KR 1019970074190A KR 19970074190 A KR19970074190 A KR 19970074190A KR 19990054379 A KR19990054379 A KR 19990054379A
- Authority
- KR
- South Korea
- Prior art keywords
- module
- master
- data
- serial
- slave
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Image Input (AREA)
Abstract
가. 청구범위에 기재된 발명이 속하는 기술분야
마스터와 슬레이브로 구성되는 시스템
나. 발명이 해결하려고 하는 기술적 과제
마스터의 이미지 버퍼를 통한 슬레이브 모듈의 제어 회로를 제공한다.
다. 발명의 해결 방법의 요지
마이크로 프로세서가 내장되어 있지 않은 슬레이브 모듈내의 제어 포트와 일대일 대응되는 이미지 버퍼를 마스터 모듈에 두어, 상기 마스터 모듈의 마이크로 프로세서는 상기 슬레이브 이미지 버퍼만 억세스하면, 시리얼 라인을 통해 실제 슬레이브 모듈의 제어 포트가 업데이터된다.
라. 발명의 중요한 용도
마이크로 프로세서의 병렬 버스 신호 대신 시리얼 라인으로 상호 연결되므로 인터페이스 회로가 간단해진다.
Description
본 발명은 마스터와 슬레이브로 구성되는 시스템에 관한 것으로, 특히 마스터의 이미지 버퍼를 통한 슬레이브 모듈을 제어하는 회로에 관한 것이다.
종래 마스터 모듈과 슬레이브 모듈로 구성된 시스템은 도 1에 도시된 것과 같이 마스터 모듈100내의 CPU101가 병렬 버스로 모든 모듈에 연결되어 마스터 모듈100과 슬레이브 모듈110,120를 제어한다.
이러한 종래 마스터 모듈과 슬레이브 모듈로 구성된 시스템은 마스터 모듈의 메인 프로세서를 마스터 모듈과 슬레이브 모듈의 모든 모듈과 연결해야하므로 상호 인터페이스되는 신호선이 많고, 커넥터의 핀수가 많으므로 설계가 복잡한 문제점이 있다. 또한, 종래 마스터 모듈의 메인 프로세서와 연결된 슬레이브 모듈을 인터페이스하기 위한 신호선의 길이에 크게 제한을 받게 된다.
따라서, 본 발명의 목적은 마스터 모듈과 슬레이브 모듈로 구성되는 시스템에서 슬레이브 모듈을 간단하게 제어하는 회로를 제공함에 있다.
본 발명의 다른 목적은 시리얼 라인을 통해 마스터 모듈과 슬레이브 모듈을 연결하여 슬레이브 모듈을 제어하는 회로를 제공함에 있다.
본 발명의 또다른 목적은 마스터 모듈의 이미지 버퍼를 통해 슬레이브 모듈의 제어 포트 업데이터기를 제어하기 위한 회로를 제공함에 있다.
본 발명의 또다른 목적은 마스터 모듈과 슬레이브 모듈로 구성되는 시스템에서 마스터 모듈과 슬레이브 모듈의 간단한 인터페이스 회로를 제공함에 있다.
이러한 목적들을 달성하기 위한 본 발명은 마이크로 프로세서가 내장되어 있지 않은 슬레이브 모듈내의 제어 포트와 일대일 대응되는 이미지 버퍼를 마스터 모듈에 두어, 상기 마스터 모듈의 마이크로 프로세서는 상기 슬레이브 이미지 버퍼만 억세스하면, 시리얼 라인을 통해 실제 슬레이브 모듈의 제어 포트가 업데이터되는 것을 특징으로 한다.
도 1은 종래 마스터와 슬레이브의 연결 구조를 나타내는 도면.
도 2는 본 발명의 실시예에 따른 마스터와 슬레이브의 연결 구조를 나타내는 도면.
도 3a, 도 3b는 이미지 버퍼를 이용한 슬레이브 모듈 라이트 포트를 제어하는 회로도.
도 4a, 도 4b는 이미지 버퍼를 이용한 슬레이브 모듈 리드 포트를 제어하는 회로도.
이하 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.
도 2는 본 발명의 실시예에 따른 이미지 버퍼와 시리얼 라인을 통한 시스템의 연결 구조를 나타내는 도면으로서, 국부 논리 제어부내의 이미지 버퍼를 통해 슬레이브를 제어한다.
도 2를 참조하면, 마스터 모듈200은 주제어부인 CPU201과 LOCAL LOGIC TO-BE-CONTROLLED부202내에 이미지 버퍼202-1, 202-2를 구비한다. 본 발명에 따른 이미지 버퍼202-1, 202-2는 각각 슬레이브 모듈210, 220의 제어 포트 업데이터기211-1, 221-1과 시리얼 라인을 통해 연결된다.
도 3a 및 도 3b는 이미지 버퍼를 통한 슬레이브 모듈 라이트 포트 제어 회로도이다. 도 3a는 마스터 모듈200의 이미지 버퍼202-1, 202-2에서 슬레이브 모듈210, 220의 라이트 포트를 억세스하는 회로도로서, 순차 주소 생성부311과 다중화부312와 라이트 포트용 램313과 병직렬변환부314로 구성된다. 도 3b는 슬레이브 모듈210, 220의 제어 포트 업데이터기211-1, 212-1로서, 직병렬변환부321과 역다중화부322로 구성된다.
도 4a 및 도 4b는 이미지 버퍼를 통한 슬레이브 모듈 리드 포트 제어 회로도이다. 도 4a는 마스터 모듈200의 이미지 버퍼202-1, 202-2에서 슬레이브 모듈210, 220의 리드 포트를 억세스하는 회로도로서, 순차 주소 생성부411과 직병렬변환부412와 다중화부413과 리드 포트용 램414으로 구성된다. 도 4b는 슬레이브 모듈210, 220의 제어 포트 업데이터기211-1, 212-1로서, 다중화부421과 병직렬변환부422로 구성된다.
도 2 내지 도 4b를 참조하여 본 발명의 실시예에 따른 마스터 모듈의 이미지 버퍼를 통한 슬레이브 모듈의 제어 동작을 설명한다. 또한, 본 발명의 실시예에서는 주변 제어 회로에서 16개의 라이트 포트와 16개의 리드 상태 포트가 있는 것으로 가정하여 설명한다.
먼저, 슬레이브 모듈210, 220의 라이트 포트를 제어하는 동작을 설명하면, 다음과 같다. 램313의 포트는 슬레이브 모듈210, 220의 라이트 포트(write port)와 매치(match)된다. 마스터 모듈200의 CPU201은 램310을 랜덤 라이트 억세스(random write access)하며, 주변 제어 회로202는 주기적으로 램310을 0번지부터 마지막번지까지 순차적으로 리드하여 병직렬변환부314로 전송한다. 병직렬변환부314는 병렬 데이터를 직렬 데이터로 변환하여 시리얼 라인을 통해 슬레이브 모듈210, 220으로 전송한다. 또한, 슬레이브 모듈210, 220에는 제어 포트 업데이터기211-1, 221-1가 있으며, 상기 시리얼 라인을 통해 전송되는 직렬 데이터를 직병렬변환부321을 통해 병렬 데이터로 변환하고, 역다중화부322를 통해 상기 병렬 데이터를 실제 각 라이트 포트들로 분산하여 라이트한다.
한편, 슬레이브 모듈210, 220의 리드 포트를 억세스하는 동작을 설명하면, 다음과 같다. 먼저, 슬레이브 모듈210, 220의 제어 포트 업데이터기211-1, 221-1는 주기적으로 리드 포트에 래치되어 있는 데이터들을 다중화부421를 통해 다중화하여 병직렬변환부422로 전송한다. 병직렬변환부422은 전송된 병렬 데이터를 직렬 데이터로 변환하여 시리얼 라인을 통해 마스터 모듈200으로 전송한다. 따라서, 마스터 모듈200은 상기 시리얼 라인을 통해 전송된 직렬 데이터를 직병렬변환부412를 통해 병렬 데이터로 변환하여 리드 포트용 램414로 전송한다. 램414의 내용은 매 주기(125㎲)마다 슬레이브 모듈210, 220의 리드 포트의 값을 반영한다. 마스터 모듈200의 CPU201은 램414을 랜덤 리드 억세스함으로써 상기 슬레이브 모듈210, 220의 포트 값을 읽을 수 있다.
상술한 바와 같이 본 발명은 마스터 모듈과 슬레이브 모듈로 구성된 시스템에서 마스터 모듈의 CPU와 슬레이브 모듈간을 병렬 버스 신호 대신 시리얼 라인으로 상호 연결되므로 마스터 모듈과 슬레이브 모듈간의 인터페이스가 간단해지는 잇점이 있다. 따라서, 본 발명은 마스터 모듈과 슬레이브 모듈로 구성된 시스템에서 마스터 모듈과 슬레이브 모듈간을 버스로 연결하지 않고 시리얼 라인으로 연결함에 따라 설계가 용이하고, 모듈 커낵터의 핀수도 줄일 수 있다. 또한, 본 발명은 마스터 모듈과 슬레이브 모듈로 구성된 시스템에서 마스터 모듈과 슬레이브 모듈간을 버스로 연결하지 않고 시리얼 라인으로 연결하므로 신호를 비교적 멀리 전송할 수 있는 이점이 있다.
Claims (6)
- 마스터 모듈과 슬레이브 모듈로 구성되는 시스템에서 마스터의 이미지 버퍼를 통한 슬레이브 모듈의 제어 회로에 있어서,주제어부와 주변 제어부가 버스로 연결되고, 상기 주변 제어부는 상기 주제어부의 제어를 받아 상기 슬레이브 모듈과 시리얼 라인으로 연결하는 이미지 버퍼를 구비하는 마스터 모듈과,상기 시리얼 라인을 통해 상기 마스터 모듈과 연결되며, 상기 제어 포트를 업데이터하는 슬레이브 모듈로 구현되는 것을 특징으로 하는 제어 회로.
- 제1항에 있어서, 상기 이미지 버퍼는,입출력되는 데이터를 저장하는 램과, 입력되는 데이터를 다중화하여 출력하는 다중화부와, 병렬 데이터를 직렬 데이터로 변환하여 출력하는 병직렬변환부와, 직렬 데이터를 병렬 데이터로 변환하여 출력하는 직병렬변환부로 구성되는 것을 특징으로 하는 제어 회로.
- 제1항에 있어서,상기 슬레이브 모듈은 상기 시리얼 라인을 통해 전송되는 직렬 데이터를 병렬 데이터로 변환하여 출력하는 직병렬변환부와, 상기 병렬 데이터를 역다중화하여 출력하는 역다중화부로 구현되는 것을 특징으로 하는 제어 회로.
- 마스터 모듈과 슬레이브 모듈로 구성되는 시스템에서 마스터의 이미지 버퍼를 통한 슬레이브 모듈을 제어하는 회로에 있어서,마이크로 프로세서가 내장되어 있지 않은 슬레이브 모듈내의 제어 포트와 일대일 대응되는 이미지 버퍼를 구비하는 마스터 모듈과,상기 마스터 모듈의 마이크로 프로세서에서 상기 이미지 버퍼만 억세스하면, 시리얼 라인을 통해 상기 제어 포트가 업데이터되는 슬레이브 모듈로 구성되는 것을 특징으로 하는 제어 회로.
- 제4항에 있어서,상기 슬레이브 모듈은 제어 포트 업데이터기를 구비하며, 상기 제어 포트 업데이터기는 상기 시리얼 라인으로 입력되는 라이트 제어 데이터를 병렬 데이터로 변환하여 역다중화하여 라이트 포트로 분산하여 출력하는 것을 특징으로 하는 제어 회로.
- 제4항에 있어서,상기 제어 포트 업데이터기는 주기적으로 리드 포트에 래치되어 있는 데이터를 다중화하여 직렬 데이터로 변환하여 상기 시리얼 라인을 통해 상기 마스터 모듈로 전송하는 것을 특징으로 하는 제어 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970074190A KR100469749B1 (ko) | 1997-12-26 | 1997-12-26 | 마스터의 이미지 버퍼를 통한 슬레이브 모듈의 제어회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970074190A KR100469749B1 (ko) | 1997-12-26 | 1997-12-26 | 마스터의 이미지 버퍼를 통한 슬레이브 모듈의 제어회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990054379A true KR19990054379A (ko) | 1999-07-15 |
| KR100469749B1 KR100469749B1 (ko) | 2005-04-06 |
Family
ID=37302146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970074190A KR100469749B1 (ko) | 1997-12-26 | 1997-12-26 | 마스터의 이미지 버퍼를 통한 슬레이브 모듈의 제어회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100469749B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100423998B1 (ko) * | 2001-07-05 | 2004-03-22 | 주식회사 휴로펙 | 필드 버스 통신 시스템 |
| KR100598128B1 (ko) * | 1999-12-23 | 2006-07-07 | 삼성전자주식회사 | 디지탈 영상신호의 전송방식 변환장치 |
| KR100604569B1 (ko) * | 2004-12-24 | 2006-07-31 | 주식회사 팬택앤큐리텔 | 멀티 프로세서간 데이터 통신장치와 그 장치를 포함하는이동 통신 단말기 |
| KR100631495B1 (ko) * | 1999-12-22 | 2006-10-09 | 엘지전자 주식회사 | 마이크로 프로세서 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0183273B1 (en) * | 1984-11-30 | 1992-09-23 | Nec Corporation | Serial interface system flexibly applicable to a one-to-plurality connection |
| JPH02246642A (ja) * | 1989-03-20 | 1990-10-02 | Fujitsu Ltd | 監視制御方式 |
| US5453737A (en) * | 1993-10-08 | 1995-09-26 | Adc Telecommunications, Inc. | Control and communications apparatus |
| TW311190B (ko) * | 1994-01-19 | 1997-07-21 | Tokyo Electron Co Ltd | |
| KR0182467B1 (ko) * | 1996-05-22 | 1999-05-01 | 배순훈 | 직렬통신 제어기능을 갖춘 셋탑유니트 |
-
1997
- 1997-12-26 KR KR1019970074190A patent/KR100469749B1/ko not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100631495B1 (ko) * | 1999-12-22 | 2006-10-09 | 엘지전자 주식회사 | 마이크로 프로세서 |
| KR100598128B1 (ko) * | 1999-12-23 | 2006-07-07 | 삼성전자주식회사 | 디지탈 영상신호의 전송방식 변환장치 |
| KR100423998B1 (ko) * | 2001-07-05 | 2004-03-22 | 주식회사 휴로펙 | 필드 버스 통신 시스템 |
| KR100604569B1 (ko) * | 2004-12-24 | 2006-07-31 | 주식회사 팬택앤큐리텔 | 멀티 프로세서간 데이터 통신장치와 그 장치를 포함하는이동 통신 단말기 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100469749B1 (ko) | 2005-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5602663A (en) | Information processing apparatus for multiplex transmission of signal for arbitration and signal for data transfer | |
| KR970049636A (ko) | 데이타 전송 시스템 및 그 방법 | |
| KR19990009678A (ko) | 다층 구조의 아이 2씨 버스를 이용한 진단/제어 시스템 | |
| KR920003167A (ko) | 컴퓨터 데이타 경로배정 시스템 | |
| KR970071272A (ko) | 메모리 시스템 및 이 시스템에 이용되는 반도체 기억 장치 | |
| KR100469749B1 (ko) | 마스터의 이미지 버퍼를 통한 슬레이브 모듈의 제어회로 | |
| JPH0954569A (ja) | 画像表示システム及び画像表示方法 | |
| ES2101636A1 (es) | Dispositivo de conmutacion de unidades de protocolo de caudal elevado, y procedimiento de conmutacion correspondiente. | |
| US4532627A (en) | Time multiplex controlled data system | |
| US4569040A (en) | Electronic switching system having a time division multiplex switch controller address by central control unit | |
| KR0183351B1 (ko) | 대용량 아이시이피이에서 직렬 통신의 송수신 제어 시스템 | |
| BR9906267A (pt) | Suporte de tampões de baterias acumuladoras e bateria que inclui tais suportes | |
| KR960016386B1 (ko) | 교환시스템간 접속장치 | |
| CN218734654U (zh) | 一种可扩展的交换机 | |
| KR100206359B1 (ko) | 브이엠이 버스시스템으로 구축한 비디오 트리거보드 | |
| KR100301035B1 (ko) | 데이터스트로브클락을가지는데이터입출력시스템 | |
| KR960009668B1 (ko) | 브이 엠이(vme)를 에스버스(sbus)로 데이타 전송을 위한 사이즈 정보 발생회로 | |
| KR0157915B1 (ko) | 메모리 피씨 카드 컨트롤러의 어드레스 처리장치 | |
| WO1999011026A3 (en) | Three-state output in a part of a cross-connecting device | |
| US20070147839A1 (en) | Clock strobed data over one waveguide or fiber | |
| KR910001613A (ko) | 컴퓨터네트웍 시스템 | |
| KR20010105949A (ko) | 브이 엠 이 버스를 사용하는 시스템의 보드들사이의데이터 억세스 방법 | |
| JP3466727B2 (ja) | 情報処理システム及びその方法 | |
| KR19990033445A (ko) | 외부 버스 인터페이스 | |
| GB2134753A (en) | Electronic switching system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090102 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |