JP3466727B2 - 情報処理システム及びその方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数のノードのＣＰＵ
間でフラグを参照して同期を取って動作する情報処理シ
ステム及び該システムにおける情報処理方法に関するも
のである。

【０００２】

【従来の技術】マルチプロセッサシステムにおいて、Ｃ
ＰＵ間の同期を取る方式としては以下に示すようなもの
がある。

【０００３】(1)ＣＰＵ同士が接続されている共有バス
を、ある瞬間において単独のＣＰＵに専有させるように
して、それらＣＰＵ間で同期を取る方式。 (2)ロード命令に伴ってリザーブフラグを立てる命令
（以下、ＬＲ命令）と、条件付きストア命令の１つで、
ストア命令を実行する前にリザーブフラグを検査し、そ
のフラグが有効であればストア命令を実行し、その後に
そのリザーブフラグをオフにする命令（以下、ＳＣ命
令）と、バスをスヌープすることによって、他のＣＰＵ
が自分がＬＲ命令を実行したアドレスと同一のアドレス
と同一のアドレスにストア命令を実行したことを検出す
ると、そのリザーブフラグをオフにする機能（以下、Ｓ
Ｓ機能）を備え、これらＬＲ命令、ＳＣ命令、ＳＳ機能
を用いることによって、各ＣＰＵ間で同期を取る方式が
ある。

【０００４】後者(2)は前者(1)に比べてバスの専有を利
用しない点で、よりマルチＣＰＵシステムにおける性能
向上を期待できる。

【０００５】

【発明が解決しようとする課題】しかしながら、従来の
ノード間に跨ったＣＰＵ間での同期制御を実現する、ア
ービタより各ノードに順番にパケットデータを送り出し
ているため、ノードの数が増加した場合等には、アービ
タ内部での処理に遅れが生じ、ネットワーク全体の性能
の低下を招く虞れがあった。さらに、アービトレーショ
ン用信号の経路が、他の使用要求信号などに利用されて
いる場合は、それによる経路の使用が終了するまで、同
期処理を実現するためにアービトレーション用信号経路
を使用できなくなり、そのことも処理の遅れに伴う性能
低下を生ずる一因ともなっていた。

【０００６】本発明は上記従来例に鑑みてなされたもの
で、ＣＰＵ間の同期保持動作を実行する時、ノード間に
跨ったＣＰＵによる同期動作を高速に実現できる情報処
理システムとその方法を提供することを目的とする。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に本発明の情報処理方法は以下のような工程を備える。
即ち、バスをスヌープすることを利用するＣＰＵをそれ
ぞれ１つ以上備えた複数のノードを備え、前記複数のノ
ードはそれぞれのＣＰＵが他のノード内部のバスをスヌ
ープできない個別の接続経路によりコンセントレータに
接続された情報処理システムにおける情報処理方法であ
って、前記接続経路とは異なる伝送経路を介して、ノー
ド間での同期動作を実行するために必要な情報を前記接
続経路の利用要求と共に、前記接続経路の利用を調停す
るアービタに伝送する工程と、前記アービタより前記コ
ンセントレータを介して、前記情報の一部又は全てを前
記個別の接続経路を用いて各ノードに分配する工程と、
各ノードにおいて分配された情報を自ノード内に反映さ
せる工程とを有することを特徴とする。

【０００８】上記目的を達成するために本発明の情報処
理システムは以下のような構成を備える。即ち、バスを
スヌープすることを利用するＣＰＵをそれぞれ１つ以上
備えた複数のノードを備え、前記複数のノードはそれぞ
れのＣＰＵが他のノード内部のバスをスヌープできない
個別の接続経路によりコンセントレータに接続された情
報処理システムであって、前記接続経路の利用を調停す
る調停手段と、前記調停手段と前記複数のノードとを互
いに接続する、前記接続経路とは異なる伝送経路と、ノ
ード間での同期動作を実行するために必要な情報を前記
接続経路の利用要求と共に前記伝送経路を介して前記調
停手段に伝送する伝送手段と、前記伝送手段により伝送
された情報に基づいて、その情報の一部又は全てを前記
調停手段から前記コンセントレータを介して各ノードに
前記個別の接続経路を用いて分配する分配手段と、前記
分配手段により各ノードに分配された情報を各ノードに
反映させる手段とを備えることにより、ノード間に跨っ
たＣＰＵ間同期動作を実現したことを特徴とする。

【０００９】

【作用】以上の構成において、ノード間での同期動作を
実行するために必要な情報を、接続経路の利用要求と共
に接続経路とは異なる伝送路を介して調停手段に伝送
し、その調停手段より、その情報の一部又は全てをコン
セントレータを介して各ノードに、個別の接続経路を用
いて分配する。こうして分配された情報に基づいて、そ
の情報の一部又は全てを自ノード内に反映させるように
動作する。

【００１０】

【実施例】以下、添付図面を参照して本発明の好適な実
施例を詳細に説明する。

【００１１】図１は本発明の一実施例のシステムの構成
を示すブロック図である。

【００１２】図１において、１００，２００，３００，
４００のそれぞれはノードを示し、各ノードはコンセン
トレータ３０と接続する一対の光ファイバケーブル３
１，３２，３３，３４によって互いに接続されている。
コンセントレータ３０は、更に光ファイバ３１，３２，
３３，３４によって構成される接続経路から入力される
信号を再分配するためのスターカプラ５０を内蔵してい
る。

【００１３】各ノードは、その中にＣＰＵ１０１，２０
１，３０１、４０１、メモリ１０２，２０２，３０２、
４０２、光ファイバ３１，３２，３３，３４によって構
成される接続経路と、各ノードの内部とを接続するため
の接続経路インターフェース（Ｉ／Ｆ）回路１０３，２
０３，３０３，４０３、光ファイバ３１，３２，３３，
３４によって構成される接続経路の利用を要求するため
のアービトレーション用インターフェース（Ｉ／Ｆ）回
路１０４，２０４，３０４，４０４、及びそれらをノー
ド内部で相互接続するための内部バス１０５，２０５，
３０５，４０５、同期情報受信回路１０７，２０７，３
０７，４０８、波長多重化装置１０８，２０８，３０
８，４０８のそれぞれを含んでいる。更に、アービトレ
ーション用インターフェース回路１０４，２０４，３０
４，４０４のそれぞれには、同期要求を検出して通知す
るための同期要求検出装置１０６，２０６，３０６，４
０６のそれぞれが含まれている。

【００１４】光ファイバ３１，３２，３３，３４によっ
て構成される接続経路の利用を調停するのがアービタ２
０で、このアービタ２０は、各アービトレーション用信
号経路１１０，２１０，３１０，４１０によって各ノー
ドと接続されている。

【００１５】又、アービタ２０の内部には、各ノードか
ら送られてくるパケットデータを管理するパケット情報
管理装置２１の他に、パケットデータに含まれる経路要
求情報を管理する経路選択情報管理装置２２、それらの
情報に続いて送られてくるアドレス等のデータ転送に伴
う付加情報を一次的に蓄える付加情報管理装置２３、及
びパケット中のＣＰＵ間同期機構を実現するために必要
な情報を一時的に蓄えると共に、各ノードへ同期制御情
報を再分配するための制御を行う同期情報管理装置２４
が設けられている。同期情報管理装置２４は、同期情報
通知用光信号経路３５を介してコンセントレータ３０の
スターカプラ５０に接続されている。

【００１６】本実施例では、図１に示すような構成のシ
ステムにおいて、アービタ２０により同期情報を集中管
理し、その情報をアービタ２０から各ノードへブロード
キャストすることにより、互いにバススヌープが出来な
いような状況の下であっても、ノード間にまたがったＣ
ＰＵ間同士の同期制御を行う例を示す。

【００１７】具体的には、ノード１００のＣＰＵ１０１
と、ノード３００のＣＰＵ３０１とがノード２００のメ
モリ２０２のデータに関して同期を取ろうとしたとき
に、それに伴うＣＰＵ間での同期保持動作がどのように
して実現されるかを以下に説明する。

【００１８】図２は、本実施例のシステム全体のメモリ
アドレス空間を示す図である。本実施例では、システム
全体のアドレス空間（４ギガバイト）を４つのノード分
に振り分けて利用している。

【００１９】図２に示すように、ノード１００のメモリ
空間は“００００００００ｈ”番地より“３ｆｆｆｆｆ
ｆｆｈ”番地までであり、ノード２００のメモリ空間は
アドレス“４０００００００ｈ”番地より“７ｆｆｆｆ
ｆｆｆｈ”番地まで、以下同様に各ノードにメモリ空間
が割り当てられている。

【００２０】いま、ノード１００のＣＰＵ１０１が、ノ
ード２００のメモリ２０２の“４１００００００ｈ（ｈ
は１６進数を示す）”番地のデータ（４バイト）をＬＲ
命令を利用してロードすると、ＣＰＵ１０１内部のリザ
ーブフラグがオンとなる。そこで、ＳＣ命令を発行し
て、そのリザーブフラグをオフする場合で考える。尚、
このＬＲ命令により、ノード２００のメモリのアドレス
“４１００００００ｈ”番地のデータがノード１００の
ＣＰＵ１０１にロードされる過程は、ノード間でのデー
タのリードが行われることによって実現される。

【００２１】また、ノード３００のＣＰＵ３０１も、ノ
ード２００のメモリ２０２のアドレス“４１０００００
０ｈ”番地のデータ（４バイト）をＬＲ命令を利用して
ロードした後であり、ＣＰＵ３０１内部のリザーブフラ
グがオンになっているとする。

【００２２】図３は、ノード１００のアービタ・インタ
ーフェース（Ｉ／Ｆ）１０４の構成を示すブロック図
で、他のノードのアービタインターフェースの構成も同
様である。

【００２３】図３において、アドレスデコーダ１４０
は、ノード１００の内部バス１０５（１０５はデータ信
号線１５１、コントロール信号線１５２、アドレス信号
線１５３を含む）を常に監視しており、外部ノード（こ
の場合ノード２００）へのアクセス（アドレス“４１０
０００００ｈ”よりのライト動作）がバス１０５に発生
したことを認識した場合、外部アクセス検出信号１４４
及びライト要求検出信号１５０によって、ノードアービ
トレーション制御プロセッサ１４１上で動作するプログ
ラムに制御を渡す。これと同時に、アドレスラッチレジ
スタ１４２に、その時アドレス信号線１５３に出力され
ているアドレスをラッチし、コントロール信号ラッチレ
ジスタ１４３にリード／ライト要求種別（書込み（ライ
ト））をラッチし、更に転送バイト数（４バイト）等の
コントロール情報をコントロール信号ラッチレジスタ１
４３にラッチする。

【００２４】ノードアービトレーション制御プロセッサ
１４１は、本実施例では１チップ・マイクロコントロー
ラを用いたが、その構成は本実施例に限定されるもので
なく、例えばハードウェア・ロジック等により構成して
も良い。

【００２５】このとき同時に、アービタインターフェー
ス１０４の同期要求検出装置１０６の内部に存在するコ
ントロール信号デコーダ１８０は、内部バス１０５のコ
ントロール信号線１５２を常に監視しており、ストア命
令（この場合はノード２００のアドレス“４１００００
００ｈ”）へのＳＣ命令）がバス１０５上に発生したこ
とを認識すると、ストア要求検出信号１８１によって、
ノードアービトレーション制御プロセッサ１４１上で動
作する制御プログラムに同期制御が必要なことを通知す
る。

【００２６】外部アクセス検出信号１４４、ライト要求
検出信号１５０、ストア要求検出信号１８１の３つを入
力されたノードアービトレーション制御プロセッサ１４
１は、アドレスラッチ・レジスタ１４２及びコントロー
ル信号ラッチレジスタ１４３にラッチされている信号を
読み出して、接続先を判別し、例えば図４に示すような
アービトレーション・リクエストパケットデータを作成
する。そして、このパケットデータをパラレル／シリア
ル変換器１６１に書き込む。

【００２７】図４に示すパケットデータは、経路要求信
号であると共に同期制御要求をアービタ２０に通知する
情報も含んでいる。

【００２８】図４において、４１１はヘッダ識別子で、
ここでは経路要求かつ同期要求であることを示してい
る。４１２は要求元のノード番号（ここでは“１０
０”）、４１３は接続先のノード番号（ここでは“２０
０”）を示している。４１４はアクセス要求を出力する
アドレス（ここでは“４１００００００ｈ”）、４１５
は転送種別情報を示し、ここでは書込み(write)がセッ
トされている。４１６は、転送バイト数（ここでは
“４”）を示している。

【００２９】このパケットデータがセットされたパラレ
ル／シリアル変換器１６１では、書き込まれた情報をシ
リアルデータに変換して発光素子１６３へ出力する。発
光素子１６３は、この入力された信号を光電変換し、波
長λ1の光信号で光ファイバによって構成された通信路
１１０を通してアービタ２０へ出力している。なお、こ
の構成は全てのノードにおいて共通である。尚、発光素
子１６３は、例えばＬＥＤもしくは半導体レーザ等の素
子であり、受光素子１６４はフォトダイオード等に代表
される光電変換素子である。

【００３０】図５は、本実施例のアービタ２０の構成を
示すブロック図である。

【００３１】図５において、６０１，６０３，６０５，
６０７のそれぞれは受光素子を示し、それぞれのノード
より発光された波長λ1の光信号、つまりアービトレー
ション・リクエスト信号を受信して電気信号に変換す
る、いま、ノード１００よりのリクエスト信号が到着す
ると、シリアル／パラレルレス変換器６１１に入力され
る。シリアル／パラレル変換器６１１では、入力された
シリアル電気信号をパラレル信号に変換し、これと同時
にデータ受信検出信号６２２によりパケット情報管理装
置２１に通知する。本実施例では、パケット情報管理装
置２１は、プログラムを格納したＲＯＭ及び処理に用い
るＲＡＭ等を内蔵したマイクロコントローラ６２１によ
り構成した。また、このマイクロコントローラ６２１
は、同時に経路選択情報管理装置２２、付加情報管理装
置２３、同期制御情報管理装置２４の役割を果たす部分
を含むものとする。

【００３２】パケット情報管理装置２１は、データ受信
検出信号６２２を受信すると、デバイスセレクト信号６
１９によりシリアル／パラレル変換器６１１を選択し、
内部のレジスタよりデータバス６２０を通じて、ノード
１００より送出されたリクエストパケットを読み出す。
このリクエストパケットに含まれる情報のうち、要求元
ノード番号の情報４１２及び接続先ノード番号の情報４
１３等（図４）は、経路選択情報管理装置２２に受け渡
され、データ転送にかかわる付加情報の部分は、このマ
イクロコントローラ６２１の付加情報管理装置２３とし
ての役割を果たす部分に格納される。さらに、このパケ
ットがＣＰＵ間の同期保持動作に伴うものと判断される
と、各ノードにおけるＣＰＵ間での同期保持動作が必要
であるため、リクエストパケットのアドレス４１４及
び、要求元ノード番号の情報４１２等が、マイクロコン
トローラ６２１の同期制御情報管理装置２４としての役
割を果たす部分に格納される。

【００３３】経路選択情報管理装置２２は、受け取った
データを解析し、この伝送路の使用要求がノード１００
よりノード２００への接続要求であることを認識すると
共に、経路選択情報管理装置２２に設けられた伝送路使
用状態フラグ、及び使用中である波長をチェックし、使
用可能状態の場合は、フラグを使用中の状態に設定す
る。そして図６に示す接続準備要求パケットを作成し、
パラレル／シリアル変換器６１２（ノード１００用）及
び６１４（ノード２００用）に書き込む。この接続準備
パケットには、マイクロコントローラ６２１の付加情報
管理装置２３の役割を果たす部分からもたらされた情
報、及び波長情報も一緒に含まれる。

【００３４】図６において、５０１は接続準備要求パケ
ットを示すヘッダ識別子、５０２は要求元ノード番号
（ここでは“１００”）、５０３は接続先ノード番号
（ここでは“２００”）、５０４はアドレス（ここでは
“４１００００００ｈ”）、５０５は転送種別（ここで
は書込み(write)）、５０６は転送バイト数（ここでは
“４”）、５０７は使用許可された光信号の波長（ここ
ではλ2）を示している。

【００３５】これら２つのパラレル／シリアル変換器に
セットされた接続準備要求パケットは、光アービタイン
ターフェースの場合と同様に、波長λ1の光信号を用
い、ノード１００及びノード２００へ出力される。尚、
ここで４つのノードは、データ通信用にそれぞれ異なる
波長λ2、λ3を用いることによって、同時に２系統の通
信を１対１のノード間で行うことが可能になっている。

【００３６】これに続いて、同期情報管理装置２４は、
自分に送られた情報を基に、各ノードにおけるＣＰＵ間
の同期を保持するために、ノード３００及び４００に対
して、アドレス“４１００００００ｈ”のアドレスに対
応して、リザーブフラグを立てていた場合は、それをオ
フにするように指示する。このために、図７に示すよう
な同期フラグ無効化パケットを作成し、パラレル／シリ
アル変換器６２７に書き込む。

【００３７】図７において、７０１はヘッダ識別子で、
ここでは同期化フラグを無効にする識別子がセットさ
れ、７０２は要求元のノード番号（ここでは“１０
０”）、７０３は要求アドレス（ここでは、“４１００
００００ｈ”）、７０４は転送バイト数（ここでは
“４”）がセットされている。

【００３８】こうしてパラレル／シリアル変換器６２７
に書き込まれたパケットデータは、発光素子６２８を通
して同期情報通知用光信号経路３５に波長λcの光信号
で送出され、コンセントレータ３０内部のスターカプラ
５０に入力される。このとき、波長λcの光信号は、デ
ータ伝送用に用いられている波長λ2、λ3との混信を防
ぐために異なるものにしている。スターカプラ５０に入
力された同期フラグ無効化パケット（図７）は、各ノー
ドに均等に分波され、光ファイバ３１，３２，３３，３
４を通して各ノードへ出力される。

【００３９】ノード３００、４００におけるＣＰＵ間の
同期保持のためのリザーブフラグをオフにする（無効
化）動作について、ノード３００での動作を例に説明す
る。

【００４０】図８は、ノード３００の同期情報受信回路
３０７及び波長多重化装置３０８の構成を示すブロック
図である。

【００４１】光ファイバ３３よりノード３００に入力さ
れた光信号は、光分波器１７６によって、接続経路イン
ターフェース３０３に向かう光（λ2又はλ3）と同期情
報受信回路３０７へ向かう光（λc）とに分離される。
同期情報受信回路３０７に入力された波長λcの光は、
受光素子１６９により電気信号に変換され、更にシリア
ル／パラレル変換器１７０によりパラレル信号に変換さ
れる。これと同時に、同期メンテナンスパケット受信信
号１７１により同期制御マイクロコントローラ１７２に
通知される。この通知が検出されると、ノード３００の
同期制御マイクロコントローラ１７２は、シリアル／パ
ラレル変換器１７０に対してデバイスセレクト信号１７
３、データバス１７５を使用し、図７に示した同期フラ
グ無効化パケットを読出し、ノード３００のＣＰＵ３０
１に対して内部バス３０５の使用許可を要求する。

【００４２】同期制御マイクロコントローラ１７２は、
内部バス３０５の使用許可が与えられると、同期メンテ
ナンス要求信号群１７４を用いて接続経路インターフェ
ース３０３に対し、図７のパケットの内容に基づいて、
アドレス“４１００００００ｈ”のアドレスに関連して
リザーブフラグを立てているＣＰＵに対して、そのフラ
グを無効にするためのバスアクセスを、内部バス３０５
上に出すように指示する。

【００４３】図９はノード３００の接続経路インターフ
ェース部３０３の一例を示すブロック図である。ここで
は同期制御マイクロコントローラ１７２より送られる同
期メンテナンス要求信号群１７４により、アドレスドラ
イバ１３０にはアドレス“４１００００００ｈ”が、デ
ータ転送シーケンサ１３１には同期フラグ無効化の要求
が指示される。この場合、具体的には内部バス３０５へ
の、アドレス“４１００００００ｈ”のダミーデータの
ストア命令が指示される。

【００４４】シーケンサ１３１は、アドレスドライブ信
号１３４により、アドレスドライバ１３０に対しアドレ
ス“４１００００００ｈ”のドライブを指示し、続いて
コントロールドライバ１３２に対して、転送サイズ、ス
トア命令を実行させるためのコントロール信号のバスド
ライブを、信号線１３６を通して指示する。更に、信号
線１３７を通して、ダミーデータをバス３０５上にドラ
イブするようにデータバッファ１３３に対して指示す
る。

【００４５】このダミーデータのストア処理を、ＳＳ機
能を用いてスヌープしたノード３００のＣＰＵ３０１
は、自分が保持しているリザーブフラグ、および、その
フラグを立てるに至ったアドレスを保持しているレジス
タを検査する。本実施例の場合、アドレスが一致するの
で、そのリザーブフラグはオフ（無効化）される。

【００４６】一方、メモリ３０２には、アドレス“４１
００００００ｈ”に該当するアドレスが存在しないの
で、このストア処理は無視される。また、データ転送シ
ーケンサ１３１は、バスがタイムアウトすることを防ぐ
ために、一定のディレイ後、コントロールドライバ１３
２に対して、アクノリッジ信号をドライブするように指
示する。尚、ノード４００においても同様の動作が実施
される。

【００４７】また、このノード３００、４００におけ
る、これら一連の動作はアドレスバスとデータバスの制
御が独立しているようなＣＰＵを用いているシステムに
おいては、アドレスオンリー・トランザクションとして
定義することも考えられる。その場合は、これらリザー
ブフラグをオフにする処理は、アドレスフェイズだけで
処理を完了し、ダミーデータのバス上のドライブを伴わ
ない形で実現が可能である。

【００４８】一方、正しいデータの転送先であるノード
２００においては、データのストアが実行され、その
際、ノード３００での動作と同様にＳＳ機能が実行さ
れ、ＣＰＵの同期フラグの検査が行われ同期動作が保証
される。

【００４９】これによりノード１００のＳＣ命令の実行
に伴うＣＰＵ間の同期保持動作が実現される。

【００５０】他のノード間での転送においても全く同様
に処理が行われる。

【００５１】但し、要求元のノード１００においては、
図７に示す同期フラグ無効化要求パケットを受信し、そ
の中身を解釈し、自ノード番号が、そのパケット内部の
要求元フィールドにあることを発見した段階で、そのパ
ケットによって行われるはずの、その後の処理は中止さ
れる。

【００５２】なお、本実施例では、図１のアービトレー
ション用信号経路１００，２１０，３１０，４１０の上
の光信号には波長λ1の光を使用し、接続経路３１，３
２，３３，３４上の光信号には波長λ2、λ3（λ2、λ3
は別波長）を使用しているが、λ1＝λ2、λ1＝λ3の場
合があっても、構成上差し支えはない。

【００５３】次に、自ノード内部のメモリ上のデータへ
の同期命令の場合、具体的には、ノード１００のＣＰＵ
１０１が同期命令に利用可能な自ノード内メモリのアド
レス“０１００００００ｈ”番地のデータ（４バイト）
をＬＲ命令を利用してロードしており、それをＳＣ命令
を発行して変更しようとした場合、それに伴う同期の保
持動作がどのようにして実施されるかを示す。

【００５４】図３において、今度は外部アクセス検出信
号１４４は反応せず、ライト要求検出信号１５０、及び
ストア要求検出信号１８１によってノードアービトレー
ション制御プロセッサ１４１で動作するプログラムに制
御を渡す。これと同時に、アドレスラッチレジスタ１４
２に、その時、アドレス信号線１５３に出力されている
アドレスデータをラッチし、コントロール信号ラッチレ
ジスタ１４３に転送バイト数（４バイト）等のコントロ
ール情報をラッチする。

【００５５】ノードアービトレーション制御プロセッサ
１４１は、アドレスラッチレジスタ１４２及びコントロ
ール信号ラッチレジスタ１４３よりラッチされた信号を
読出し、図１０に示すような同期メンテナンスリクエス
トパケットを作成し、パラレル／シリアル変換器１６１
に書き込む。

【００５６】図１０は、同期メンテナンス要求パケット
データの一例を示す図で、７１１は同期フラグの無効化
要求であることを示すヘッダ識別子、７１２は要求元ノ
ード番号（ここでは“１００”）、７１３は要求先アド
レス（ここでは“０１００００００ｈ”番地）、７１４
は転送バイト数（ここでは“４”）を示している。

【００５７】パラレル／シリアル変換器１６１では、書
き込まれた情報をシリアルデータに変換して発光素子１
６３へ出力する。発光素子１６３は、入力された信号を
光電変換し、波長λ1の光信号として光ファイバによっ
て構成された通信路１１０を通してアービタ２０へ出力
する。

【００５８】図５において、ノード１００より同期メン
テナンス・リクエストパケットが到着し、シリアル／パ
ラレル変換器６１１に入力される。シリアル／パラレル
変換器６１１では、入力されたシリアル電気信号をパラ
レル信号に変換し、これと同時に、データ受信検出信号
６２２によりマイクロコントローラ６２１のパケット情
報管理装置２１に通知する。

【００５９】パケット情報管理装置２１は、データ受信
検出信号６２２を受信すると、デバイスセレクト信号６
１９によりシリアル／パラレル変換器６１１を選択し、
内部のレジスタよりデータバス６２０を通して、ノード
１００より送出された同期メンテナンスリクエストパケ
ットを読み出す。そしてパケット内のアドレス及び転送
バイト数、要求元ノード番号等の情報を、マイクロコン
トローラ６２１の同期情報管理装置２４としての役割を
果たす部分に格納する。

【００６０】同期情報管理装置２４は、自分にもたらさ
れた情報を基に、各ノードにおけるＣＰＵ間同期を保持
するために、各ノードに対して、アドレス“０１０００
０００ｈ”のデータを対象にリザーブフラグを立ててい
た場合は、それを無効にするように指示するため、図７
に示すような同期フラグ無効化パケットデータを作成し
てパラレル／シリアル変換器６２７に順次書き込む。こ
うして書き込まれたパケットは、発光素子６２８により
光信号に変換され、スターカプラ５０を通して全ノード
に配信される。

【００６１】これ以後の動作は、先の例と同じであるの
で説明を省略する。

【００６２】尚、先に示した実施例では、図１における
アービトレーション用信号経路１１０と３１，２１０と
３２，３１０と３３，４１０と３４では物理的に別の信
号経路を仮定していた。しかし、論理的にこれらの回線
が分離可能であれば、物理上は同一信号経路を通る構成
にすることも可能である。そのような例を図１１〜図１
３を用いて示す。ここの構成要素の番号については、今
までに使ったものと同じ物を表わす場合にはそれを流用
する。

【００６３】図１１は本実施例のシステムの構成図であ
る。先の実施例の図１と対比した場合、アービタインタ
ーフェース回路１０４，２０４，３０４，４０４が波長
多重化装置１０８，２０８，３０８，４０８に接続さ
れ、各ノードから出る物理的な信号線は光ファイバ３
１，３２，３３，３４のそれぞれ１対ずつになってい
る。又、コンセントレータ３０と、アービタ２０が物理
的に見掛け上同じ位置におかれ、そこに入ってくる光フ
ァイバは図１の時に比べて、物理的本数では半分になっ
ている。

【００６４】図１２は、各ノードの内部において、光信
号がどのように多重化されるかを示した図である。アー
ビタインターフェース１０４から出力された波長λ1の
光と接続経路インターフェース１０３から出力された波
長λ2（又はλ3）の光は、波長多重化装置１０８の２波
光合波器１７７によって合波され、１対の光ファイバ３
１のノード送信側に出力される。一方、光ファイバ３１
の受信回線を通してノードに送られてきた光信号は、波
長多重化装置１０８の３波分波器１７８によって、３つ
の波長（λ1、λ2（又はλ3）、λc）に分離されて、各
回路（１０３，１０４，１０７）に入力される。

【００６５】但し、この場合、波長多重する際に混信を
防ぐために、波長λ1、λ2、λ3、λcは、それぞれが異
なる波長であるとする。

【００６６】図１３はコンセントレータ３０の内部にお
いて、光信号がどのように多重化されるかを示した図で
ある。光ファイバ３１，３２，３３，３４のそれぞれに
対応してアービタ２０と接続される光信号と、スターカ
プラ５０に接続される信号とを分波及び合波するための
２波分波器６３１，６３２，６３３，６３４、２波合波
器６４１，６４２，６４３，６４４が配されている。

【００６７】この様に構成することにより、光信号通信
に利用する物理信号線の数を減らした上で、ＣＰＵ間同
期を実現するための回路を構成することが可能になる。

【００６８】尚、本発明は、複数の機器から構成される
システムに適用しても、１つの機器から成る装置に適用
しても良い。また、本発明はシステム或は装置に本発明
を実施するプログラムを供給することによって達成され
る場合にも適用できる。

【００６９】以上説明したように本実施例によれば、
アービタに伝えられた情報をスターカプラ等を利用して
分配することにより、ＣＰＵ間の同期保持動作を実行
し、ノード間に跨ったＣＰＵによる同期動作を高速に実
現することを可能とし、より高度な情報処理装置を実現
できる。

【００７０】

【発明の効果】

【００７１】以上説明したように本発明によれば、ノー
ド間に跨ったＣＰＵ間の同期動作を高速に実現できると
いう効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例のシステムの構成を示すブロ
ック図である。

【図２】本実施例のシステムにおけるアドレスマップを
説明する図である。

【図３】本実施例のノードのアービタ・インターフェー
ス回路の構成を示すブロック図である。

【図４】本実施例で用いられているアービトレーション
・リクエストパケットのデータ構成を示す図である。

【図５】本実施例のアービタの構成を示すブロック図で
ある。

【図６】本実施例で用いられている接続準備要求パケッ
トのデータ構成を示した図である。

【図７】本発明の他の実施例で用いられている同期フラ
グ無効化パケットのデータ構成を示す図である。

【図８】本実施例の同期情報受信回路及び光多重化総理
の構成を示すブロック図である。

【図９】本実施例の接続経路インターフェース回路の構
成を示すブロック図である。

【図１０】本実施例で用いられている同期メンテナンス
・リクエストパケットのデータ構成を示す図である。

【図１１】本発明の他の実施例のネットワークシステム
の構成を示すブロック図である。

【図１２】本発明の他の実施例のノードの光波長多重部
の構成を示スブロック図である。

【図１３】本発明の他の実施例のコンセントレータの光
波長多重部の構成を示すブロック図である。

【符号の説明】

２０ アービタ ２１ パケット情報管理装置 ２２ 経路選択情報管理装置 ２３ 付加情報管理装置 ２４ 同期情報管理装置 ３０ コンセントレータ ３１〜３４ 光ファイバ ３５ 同期情報通知用光信号経路 １００，２００，３００ ノード １０１，２０１，３０１，４０１ ＣＰＵ（プロセッ
サ） １０２，２０２，３０２，４０２ メモリ １０３，２０３，３０３，４０３ 接続経路インターフ
ェース（Ｉ／Ｆ）回路 １０４，２０４，３０４，４０４ アービタインターフ
ェース回路 １０５，２０５，３０５，４０５ ノード内部バス １０６，２０６，３０６，４０６ 同期要求検出装置 １０７，２０７，３０７，４０７ 同期情報受信回路 １０８，２０８，３０８，４０８ 波長多重化装置 １１０，２１０，３１０，４１０ アービトレーション
用信号経路 １３０ アドレスドライバ １３１ データ転送シーケンサ １３２ コントロールドライバ １３３ データバッファ １３４ アドレスドライブ信号 １３５ アクノリッジ信号 １３８ データ受信信号 １４０ アドレスデコーダ １４１ ノードアービトレーション制御プロセッサ １４２ アドレスラッチレジスタ １４３ コントロール信号ラッチレジスタ １４４ 外部アクセス検出信号 １４７ デバイスセレクト信号線 １４８ データ受信信号 １４９ データ送受信要求信号群 １５０ ライト要求検出信号 １６１，１６５，６１２，６１４，６１６，６１８，６
２７ パラレル／シリアル変換器 １６２，１６６，１７０，６１１，６１３，６１５，６
１７ シリアル／パラレル変換器 １６３，１６７，６０２，６０４，６０６，６０８，６
２８ 発光素子 １６４，１６８，１６９，６０１，６０３，６０５，６
０７ 受光素子

フロントページの続き (72)発明者 小杉 真人 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (56)参考文献 特開 昭62−204362（ＪＰ，Ａ) 特開 昭54−63644（ＪＰ，Ａ) 特開 平４−245350（ＪＰ，Ａ) 特開 昭54−136235（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 15/16 - 15/177 G06F 13/28 - 13/42 H04L

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】バスをスヌープすることを利用するＣＰＵ
   をそれぞれ１つ以上備えた複数のノードを備え、前記複
   数のノードはそれぞれのＣＰＵが他のノード内部のバス
   をスヌープできない個別の接続経路によりコンセントレ
   ータに接続された情報処理システムであって、 前記接続経路の利用を調停する調停手段と、 前記調停手段と前記複数のノードとを互いに接続する、
   前記接続経路とは異なる伝送経路と、 ノード間での同期動作を実行するために必要な情報を前
   記接続経路の利用要求と共に前記伝送経路を介して前記
   調停手段に伝送する伝送手段と、 前記伝送手段により伝送された情報に基づいて、その情
   報の一部又は全てを前記調停手段から前記コンセントレ
   ータを介して各ノードに前記個別の接続経路を用いて分
   配する分配手段と、 前記分配手段により各ノードに分配された情報を各ノー
   ドに反映させる手段とを備えることにより、 ノード間に跨ったＣＰＵ間同期動作を実現したことを特
   徴とする情報処理システム。
2. 【請求項２】前記各ノードが、ロード命令に伴って対応
   するアドレスにリザーブフラグを立てるＬＲ命令を実行
   する手段と、ストア命令を実行する前にリザーブフラグ
   を検査し、そのフラグが有効であればストア命令を実行
   し、その後、前記フラグを無効にするＳＣ命令を実行す
   る手段と、バスをスヌープすることによって、前記ＬＲ
   命令を実行したアドレスに他のＣＰＵがストア命令を実
   行したことを検知するとリザーブフラグを無効にするＳ
   Ｓ機能を実行する手段とを備えることを特徴とする請求
   項１に記載の情報処理システム。
3. 【請求項３】前記情報は、各ノードにおいて実行される
   ストア命令に伴うアドレス及びコントロール情報である
   ことを特徴とする請求項２に記載の情報処理システム。
4. 【請求項４】前記反映させる手段は、外部ノードから伝
   送され、前記分配手段により分配された情報に基づき、
   自ノード内部のＣＰＵがスヌープ可能なバス上にストア
   命令を発生させる手段を備え、前記ＳＳ機能を実行する
   手段を用いて、当該ストア命令の対象アドレスに対する
   リザーブフラグを無効にすることを特徴とする請求項２
   又は３に記載の情報処理システム。
5. 【請求項５】前記接続経路はスターカプラを介して接続
   される光伝送経路であることを特徴とする請求項１に記
   載の情報処理システム。
6. 【請求項６】前記接続経路は、複数の波長の光信号を光
   波長多重化した光信号を送受信することを特徴とする請
   求項１乃至５のいずれか１項に記載の情報処理システ
   ム。
7. 【請求項７】バスをスヌープすることを利用するＣＰＵ
   をそれぞれ１つ以上備えた複数のノードを備え、前記複
   数のノードはそれぞれのＣＰＵが他のノード内部のバス
   をスヌープできない個別の接続経路によりコンセントレ
   ータに接続された情報処理システムにおける情報処理方
   法であって、 前記接続経路とは異なる伝送経路を介して、ノード間で
   の同期動作を実行するために必要な情報を前記接続経路
   の利用要求と共に、前記接続経路の利用を調停するアー
   ビタに伝送する工程と、 前記アービタより前記コンセントレータを介して、前記
   情報の一部又は全てを前記個別の接続経路を用いて各ノ
   ードに分配する工程と、 各ノードにおいて分配された情報を自ノード内に反映さ
   せる工程と、 を有することを特徴とする情報処理方法。