JPH10105528A - マルチプロセッサシステム - Google Patents

Abstract

(57)【要約】 【課題】 複数のプロセッサと複数のメモリとから構成
されるマルチプロセッサシステムに於いて、配線数を減
少させる。 【解決手段】 光ファイバケーブル４に接続されている
プロセッサ１−１〜１−４，メモリ２−１〜２−４，調
停用プロセッサ３には、それぞれ個別の帯域が割り当て
られている。各プロセッサ１−１〜１−４，メモリ２−
１〜２−４は、データを出力する際、出力するデータを
その送信先の装置に割り当てられている帯域の光信号に
変換して光ファイバケーブル４に出力する。また、各プ
ロセッサ１−１〜１−４，メモリ２−１〜２−４は、光
ファイバケーブル４上を伝送される光信号の内、自装置
に割り当てられている帯域の光信号のみを受け付け、内
部で処理可能なディジタル信号に変換する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数のプロセッサ
と複数のメモリとを備えたマルチプロセッサシステムに
関し、特に、配線数を少なくすることができるマルチプ
ロセッサシステムに関する。

【０００２】

【従来の技術】情報処理の高速化の要請に応えるべく、
これまで多くの技術が発明され、改善されてきた。近年
に於いては、複数のプロセッサの効率的な並列動作によ
り、処理能力の向上を図ったマルチプロセッサシステム
が多く使用されるようになってきている。

【０００３】ところで、マルチプロセッサシステムに
は、分散メモリ方式のものと、共有メモリ方式のものと
がある。分散メモリ方式のマルチプロセッサシステム
は、各プロセッサがそれぞれローカルにメモリを持つ方
式であり、各プロセッサがそれぞれ独立したプログラム
を実行するのに適した方式である。しかし、他のプロセ
ッサのメモリを参照することが必要になる場合は、メモ
リ同士のコピー処理が必要になるため、処理速度を高速
化することが難しい。これに対して、共有方式のマルチ
プロセッサシステムは、全てのメモリを各プロセッサが
共有するため、メモリ同士のコピー処理を行う必要がな
く、処理速度を高速化することができる。

【０００４】図６は従来の共有メモリ方式のマルチプロ
セッサシステムを示したブロック図であり、４個のプロ
セッサ６１−１〜６１−４と、４個のメモリ６２−１〜
６２−４とから構成されている。

【０００５】プロセッサ６１−１〜６１−４とメモリ６
２−１〜６２−４とは、電気的な信号線によりクロスバ
ー接続されている。つまり、各メモリ６２−１〜６２−
４は、それぞれ各プロセッサ６１−１〜６１−４と接続
されている。このように各プロセッサ６１−１〜６１−
４と各メモリ６２−１〜６２−４とが接続されたマルチ
プロセッサシステムに於いては、各プロセッサ６１−１
〜６１−４は、分散メモリ方式のように、メモリ同士の
コピー処理を行わなくとも、各メモリ６２−１〜６２−
４の内容を参照することができるので、処理速度を高速
化することができる。

【０００６】

【発明が解決しようとする課題】図６に示した従来の技
術によれば、処理速度を高速化することは可能である
が、マルチプロセッサシステムを構成する全てのプロセ
ッサとメモリとをそれぞれ電気的な信号線により接続し
なければならないので、配線数が多くなるという問題が
ある。図６に示したマルチプロセッサのように、４個の
プロセッサと４個のメモリとから構成されるようなシス
テムであっても、６４ビットのデータを転送しようとす
ると、４×６４＝１０２４本の信号線が必要になり、更
に、多くのプロセッサとメモリとから構成されるマルチ
プロセッサシステムに於いては、信号線数は膨大なもの
になってしまう。例えば、１６台のプロセッサと１６台
のメモリとから構成されるマルチプロセッサに於いて、
６４ビットのデータを転送しようとすると、１６×１６
×６４＝１６３８４本もの信号線が必要になってしま
う。

【０００７】そこで、本発明の目的は、配線数を少なく
することができるマルチプロセッサシステムを提供する
ことにある。

【０００８】

【課題を解決するための手段】本発明は上記目的を達成
するため、複数のプロセッサと複数のメモリとを備えた
マルチプロセッサシステムに於いて、前記各プロセッサ
が接続されると共に前記各メモリが接続されたバス状の
光ファイバケーブルを備え、前記各プロセッサは、送信
情報を、前記各プロセッサ，前記各メモリ毎に定められ
ている異なる帯域の内の、送信先のプロセッサ或いはメ
モリに対応する帯域の光信号に変換して前記光ファイバ
ケーブルに出力する第１の発光部と、前記光ファイバケ
ーブルを伝送される光信号の内の、自プロセッサに割り
当てられている光信号のみを自プロセッサに於いて処理
可能な電気信号に変換する第１の受光部とを備え、前記
各メモリは、リードデータを、リード要求元のプロセッ
サに割り当てられている帯域の光信号に変換して前記光
ファイバケーブルに出力する第２の発光部と、前記光フ
ァイバケーブルを伝送される光信号の内の、自メモリに
割り当てられている光信号のみを自メモリ内に於いて処
理可能な電気信号に変換する第２の受光部とを備えてい
る。

【０００９】上記した構成に於いては、例えば、或るプ
ロセッサが或るメモリにデータをライトしようとする場
合、上記プロセッサ内の第１の発光部が、ライトしよう
とするデータを、上記メモリに割り当てられている帯域
の光信号に変換して光ファイバケーブルに出力する。光
ファイバケーブルに出力された光信号は、上記メモリの
第２の受光部で電気信号に変換される。この後は、上記
した電気信号に従って通常のライト動作が行われる。

【００１０】また、複数のプロセッサに於いて或る装置
に対する送信要求が同時に複数発生してもそれに対処で
きるようにするため、前記各プロセッサから送られてく
る通信相手を示す通信相手情報を含む通信要求に基づい
て同一のプロセッサ或いはメモリを通信相手にするプロ
セッサが複数存在すると判断した場合、その内の１つの
みに前記通信相手との通信を許可する、前記光ファイバ
ケーブルに接続された調停用プロセッサを備えている。

【００１１】上記した構成に於いては、調停用プロセッ
サは、各プロセッサから送られてくる通信相手を示す通
信相手情報に基づいて同一のプロセッサ或いはメモリを
通信相手とするプロセッサが複数存在すると判断した場
合、その内の１つのみに通信を許可する。

【００１２】

【発明の実施の形態】次に本発明の実施の形態について
図面を参照して詳細に説明する。

【００１３】図１は本発明の実施例のブロック図であ
り、４台のプロセッサ１−１〜１−４と、４つのメモリ
２−１〜２−４と、調停用プロセッサ３と、光ファイバ
ケーブル４と、終端器５−１，５−２とから構成されて
いる。

【００１４】バス状の光ファイバケーブル４には、プロ
セッサ１−１〜１−４，メモリ２−１〜２−４，調停用
プロセッサ３が接続されており、その両端には、終端器
５−１〜５−２が設けられている。このように、バス状
の光ファイバケーブル４にプロセッサ１−１〜１−４，
メモリ２−１〜２−４が接続されているので、プロセッ
サ間通信，プロセッサ−メモリ間通信の何れも光ファイ
バケーブル４を介して行うことができる。

【００１５】また、光ファイバケーブル４に接続されて
いる各プロセッサ１−１〜１−４，メモリ２−１〜２−
４，調停用プロセッサ３にはそれぞれ異なる帯域が割り
当てられている。本実施例では、プロセッサ１−１〜１
−４にはそれぞれＴＰ１〜ＴＰ４が、メモリ２−１〜２
−４にはそれぞれＴＭ１〜ＴＭ４が、調停用プロセッサ
３には４つの帯域ＴＡ１〜ＴＡ４が割り当てられている
とする。ここで、調停用プロセッサ３に割り当てられて
いる４つの帯域ＴＡ１〜ＴＡ４は、それぞれプロセッサ
１−１〜１−４が調停用プロセッサ３に対して通信要求
を送信する際に使用する帯域である。尚、各帯域は、互
いに干渉しないように十分なマージンが設けられてい
る。

【００１６】図２は、プロセッサ１−１の構成例を示す
ブロック図であり、発光素子１１１〜１１８から構成さ
れる発光素子群１１と、マルチプレクサ１２と、エンコ
ーダ１３と、データ処理部１４と、光学フィルタ１５
と、受光素子１６と、デコーダ１７とから構成されてい
る。そして、発光素子群１１，マルチプレクサ１２，エ
ンコーダ１３によって発光部が構成され、光学フィルタ
１５，受光素子１６，デコーダ１７によって受光部が構
成される。尚、他のプロセッサも同様の構成を有してい
る。

【００１７】発光素子１１１〜１１３は、それぞれプロ
セッサ１−２〜１−４に割り当てられている帯域ＴＰ２
〜ＴＰ４の光信号を出力し、発光素子１１４〜１１７
は、それぞれメモリ２−１〜２−４に割り当てられてい
る帯域ＴＭ１〜ＴＭ４の光信号を出力し、発光素子１１
８は、調停用プロセッサ３に割り当てられている帯域Ｔ
Ａ１の光信号を出力する。これらの発光素子１１１〜１
１８には、応答速度が高速で発振周波数の安定した半導
体レーザを用いる。

【００１８】エンコーダ１３は、データ処理部１４から
出力されるディジタル信号による情報を搬送に適した信
号に変調する。マルチプレクサ１２は、プロセッサ１−
１からの情報送信時、発光素子群１１中の、送信先の装
置に対応する発光素子にエンコーダ１３の出力を印加す
る。

【００１９】光学フィルタ１５は、光ファイバケーブル
４上を伝送される光信号の内の、自プロセッサ１−１に
割り当てられている帯域ＴＰ１の光信号のみを通過させ
る。光学フィルタ１５としては、例えば、導波型分波器
や回折格子型分波器等を使用する。受光素子１６は、光
学フィルタ１５を通過した光信号を電気信号に変換し、
デコーダ１７は、受光素子１６の出力をデータ処理部１
４で処理可能なディジタル信号に変換する。

【００２０】図３はメモリ２−１の構成例を示すブロッ
ク図であり、発光素子２１１〜２１４から構成される発
光素子群２１と、マルチプレクサ２２と、エンコーダ２
３と、リードライト制御部２４と、光学フィルタ２５
と、受光素子２６と、デコーダ２７と、メモリセル部２
８とから構成されている。そして、発光素子群２１，マ
ルチプレクサ２２，エンコーダ２３によって発光部が構
成され、光学フィルタ２５，受光素子２６，デコーダ２
７によって受光部が構成される。尚、他のメモリも同様
の構成を有する。

【００２１】発光素子群２１を構成する各発光素子２１
１〜２１４は、それぞれプロセッサ１−１〜１−４に割
り当てられている帯域ＴＰ１〜ＴＰ４の光信号を出力す
る。エンコーダ２３は、リードライト制御部２４から出
力されたリードデータを搬送に適した信号に変調する。
マルチプレクサ２２は、発光素子２１１〜２１４の内
の、リード要求元のプロセッサに対応する発光素子にエ
ンコーダ２３の出力を印加する。

【００２２】光学フィルタ２５は、光ファイバケーブル
４上を伝送される光信号の内、自メモリ２−１に割り当
てられている帯域ＴＭ１の光信号のみを通過させる。受
光素子２６は、光学フィルタ２５から出力される光信号
を電気信号に変換し、デコーダ２７は、受光素子２６の
出力をリードライト制御部２４で処理可能なディジタル
信号に変換する。

【００２３】リードライト制御部２４は、メモリセル部
２８に対するデータのリード，ライトを制御すると共
に、マルチプレクサ２２を制御する。

【００２４】図４は調停用プロセッサ３の構成例を示す
ブロック図であり、発光素子３１１〜３１４から構成さ
れる発光素子群３１と、マルチプレクサ３２と、エンコ
ーダ３３と、データ処理部３４と、光学フィルタ３５１
〜３５４と、受光素子３６１〜３６４と、デコーダ３７
１〜３７４とから構成されている。

【００２５】発光素子３１１〜３１４は、それぞれプロ
セッサ１−１〜１−４に割り当てられている帯域ＴＰ１
〜ＴＰ４の光信号を出力する。エンコーダ３３は、デー
タ処理部３４から出力されたディジタル信号を搬送に適
した信号に変換する。マルチプレクサ３２は、発光素子
３１１〜３１４の内の、送信先のプロセッサに対応する
発光素子にエンコーダ３３の出力を印加する。

【００２６】光学フィルタ３５１〜３５４は、それぞれ
調停用プロセッサ３に割り当てられている帯域ＴＡ１〜
ＴＡ４の光信号のみを通過させる。受光素子３６１〜３
６４は、それぞれ光学フィルタ３５１〜３５４から出力
された光信号を電気信号に変換し、デコーダ３７１〜３
７４は、それぞれ受光素子３６１〜３６４の出力をディ
ジタル処理部３４で処理可能なディジタル信号に変換す
る。

【００２７】次に本実施例の動作について説明する。

【００２８】今、例えば、プロセッサ１−１，１−２に
於いて同時にメモリ２−１に対するライト要求が発生
し、更にそれと同時にプロセッサ１−３に於いてメモリ
２−２に対するリード要求が発生したとする。

【００２９】プロセッサ１−１のデータ処理部１４は、
マルチプレクサ１２を制御してエンコーダ１３の出力が
調停用プロセッサ３に対応する発光素子１１７に印加さ
れるようにすると共にエンコーダ１３に対して通信相手
（メモリ２−１）を示す通信相手情報，自装置の装置Ｉ
Ｄを含む通信要求を出力する。この通信要求はエンコー
ダ１３，マルチプレクサ１２を介して調停用プロセッサ
３に対応する発光素子１１８に印加される。これによ
り、発光素子１１８はデータ処理部１４から出力された
通信要求を、調停用プロセッサ３に割り当てられている
帯域ＴＡ１の光信号に変換して光ファイバケーブル４に
出力する。

【００３０】プロセッサ１−２，１−３に於いても同様
の処理が行われ、プロセッサ１−２，１−３から光ファ
イバケーブル４へ帯域ＴＡ２，ＴＡ３の光信号による通
信要求が出力される。

【００３１】光ファイバケーブル４上を伝送される各プ
ロセッサ１−１〜１−３からの通信要求は、それぞれ調
停用プロセッサ３内の光学フィルタ３５１〜３５３，受
光素子３６１〜３６３，デコーダ３７１〜３７３を介し
てデータ処理部３４に加えられる。

【００３２】データ処理部３４は、各プロセッサ１−１
〜１−３からの通信要求を受け付けると、図５の流れ図
に示すように、受け付けた通信要求を、通信相手が同じ
もの同士のグループにグループ分けする（Ｓ１）。この
例の場合、プロセッサ１−１，１−２からの通信要求が
通信相手をメモリ２−１とし、プロセッサ１−３からの
通信要求が通信相手をメモリ２−２とするものであるの
で、プロセッサ１−１，１−２からの通信要求からなる
グループと、プロセッサ１−３からの通信要求のみから
なるグループとの２つのグループにグループ分けされる
ことになる。

【００３３】次いで、データ処理部３４は、各グループ
に於いて、最も優先順位が高いプロセッサからの通信要
求を選択する（Ｓ２）。今、例えば、プロセッサ１−１
〜１−４の優先順位がプロセッサ１−１，１−２，１−
３，１−４の順になっているとすると、データ処理部３
４は、プロセッサ１−１からの通信要求とプロセッサ１
−３からの通信要求とを選択することになる。

【００３４】その後、データ処理部３４は、選択した通
信要求の要求元のプロセッサ１−１，１−３に対して通
信を許可する（Ｓ３）。つまり、データ処理部３４は、
エンコーダ３３に対して順次プロセッサ１−１，１−３
に対する通信許可を出力すると共に、マルチプレクサ３
２を制御してプロセッサ１−１，１−３に対する通信許
可が順次発光素子３１１，３１３に印加されるようにす
る。これにより、発光素子３１１から光ファイバケーブ
ル４へ通信許可を示す帯域ＴＰ１の光信号が出力され、
発光素子３１３から光ファイバケーブル４へ通信許可を
示す帯域ＴＰ３の光信号が出力され、それらは同時に光
ファイバケーブル４上を伝送される。つまり、光のコヒ
ーレントな性質を利用して、複数の帯域の異なる光信号
を同時に伝送するようにしている。尚、通信を許可され
なかったプロセッサは、所定のタイミングで再度、通信
要求を出力したり、或いは、今回送信した通信要求，発
生した命令をバッファ（図示せず）に保存した後、自プ
ロセッサ内だけで処理可能な他の処理を行い、その処理
が終了した後に、バッファに保存されている通信要求を
再度送信し、許可されたならば、バッファに保存されて
いる命令を実行する。

【００３５】上記した帯域ＴＰ１，ＴＰ３の光信号は、
プロセッサ１−１，１−３内の光学フィルタ１５，受光
素子１６，デコーダ１７によってデータ処理部１４で処
理可能なデータ信号に変換される。

【００３６】プロセッサ１−１のデータ処理部１４は、
通信許可が与えられると、マルチプレクサ１２を制御し
てエンコーダ１３の出力がメモリ２−１に対応する発光
素子１１４に印加されるようにすると共に、エンコーダ
１３に対してライトアドレス，ライトデータを出力す
る。これにより、ライトアドレス，ライトデータが発光
素子１１４で帯域ＴＭ１の光信号に変換されて光ファイ
バケーブル４に出力される。

【００３７】また、プロセッサ１−３内のデータ処理部
１４は、マルチプレクサ１２を制御してエンコーダ１３
の出力がメモリ２−２に対応する発光素子１１５に印加
されるようにすると共に、エンコーダ１３に対してリー
ドアドレス，プロセッサ１−３の装置ＩＤを出力する。
これにより、リードアドレス，装置ＩＤが発光素子１１
５で帯域ＴＭ２の光信号に変換されて光ファイバケーブ
ル４へ出力される。

【００３８】プロセッサ１−１から出力されたライトア
ドレス，ライトデータを示す帯域ＴＭ１の光信号は、メ
モリ２−１内の光学フィルタ２５，受光素子２６，デコ
ーダ２７によってリードライト制御部２４で処理可能な
ディジタル信号に変換される。リードライト制御部２４
は、デコーダ２７から出力されるライトアドレス，ライ
トデータに従って、メモリセル部２８にデータを書き込
む。

【００３９】また、プロセッサ１−３から出力されたリ
ードアドレス，装置ＩＤを示す帯域ＴＭ２の光信号は、
メモリ２−２内の光学フィルタ２５，受光素子２６，デ
コーダ２７によってリードライト制御部２４で処理可能
なディジタル信号に変換される。このディジタル信号に
基づいてリードライト制御部２４は、マルチプレクサ２
２を制御してエンコーダ２３の出力が装置ＩＤによって
示されるプロセッサ１−３に対応する発光素子２１３に
印加されるようにすると共に、メモリセル部２８の上記
リードアドレスに格納されているデータを読み出し、そ
のデータをエンコーダ２３に対して出力する。

【００４０】これにより、リードデータが発光素子２１
３で帯域ＴＰ３の光信号に変換されて光ファイバケーブ
ル４へ出力される。

【００４１】このリードデータを示す帯域ＴＰ３の光信
号は、プロセッサ１−３内の光学フィルタ１５，受光素
子１６，デコーダ１７によってデータ処理部１４で処理
可能なデータ信号に変換され、データ処理部１４に供給
される。

【００４２】尚、上述した実施例では、プロセッサ−メ
モリ間の通信について説明したが、プロセッサ間の通信
も同様にして行うことができる。

【００４３】

【発明の効果】第１の効果は、マルチプロセッサシステ
ムの配線数を大幅に減少させることができるという点で
ある。その理由は、マルチプロセッサシステムを構成す
る各プロセッサ，各メモリにそれぞれ固有の帯域を割り
当てておくと共に、各プロセッサ，各メモリに、送信情
報を送信先の装置に割り当てられている帯域の光信号に
変換して光ファイバケーブルに出力する発光部と、光フ
ァイバケーブル上を伝送される光信号の内の、自装置に
割り当てられている帯域の光信号のみを電気信号に変換
する受光部とを設けたからである。

【００４４】第２の効果は、従来よりも多くのプロセッ
サ，メモリを用いてマルチプロセッサシステムを構成す
ることが可能になる点である。その理由は、配線数が少
なくなるので、プロセッサ，メモリを隣接配置できるこ
とと、光信号によって通信を行うので、マシンサイクル
によって決まる配線長を長くすることができるためであ
る。

【００４５】第３の効果は、或る装置に対する送信要求
が同時に複数発生してもそれに対処できるという点であ
る。その理由は、各プロセッサから送られてくる通信相
手を示す通信相手情報に基づいて同一のプロセッサ或い
はメモリを通信相手にするプロセッサが複数存在すると
判断した場合、その内の１つのみに通信を許可する調停
用プロセッサを備えたからである。

【図面の簡単な説明】

【図１】本発明の実施例のブロック図である。

【図２】プロセッサ１−１の構成例を示すブロック図で
ある。

【図３】メモリ２−１の構成例を示すブロック図であ
る。

【図４】調停用プロセッサ３の構成例を示すブロック図
である。

【図５】調停用プロセッサ３の処理例を示す流れ図であ
る。

【図６】従来の技術の一例を示すブロック図である。

【符号の説明】

１−１〜１−４…プロセッサ １１…発光素子群 １１１〜１１８…発光素子 １２…マルチプレクサ １３…エンコーダ １４…データ処理部 １５…光学フィルタ １６…受光素子 １７…デコーダ ２−１〜２−４…メモリ ２１…発光素子群 ２１１〜２１４…発光素子 ２２…マルチプレクサ ２３…エンコーダ ２４…リードライト制御部 ２５…光学フィルタ ２６…受光素子 ２７…デコーダ ２８…メモリセル部 ３…調停用プロセッサ ３１…発光素子群 ３１１〜３１４…発光素子 ３２…マルチプレクサ ３３…エンコーダ ３４…データ処理部 ３５１〜３５４…光学フィルタ ３６１〜３６４…受光素子 ３７１〜３７４…デコーダ ４…光ファイバケーブル ５−１，５−２…終端器

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複数のプロセッサと複数のメモリとを備
   えたマルチプロセッサシステムに於いて、 前記各プロセッサが接続されると共に前記各メモリが接
   続されたバス状の光ファイバケーブルを備え、 前記各プロセッサは、 送信情報を、前記各プロセッサ，前記各メモリ毎に定め
   られている異なる帯域の内の、送信先のプロセッサ或い
   はメモリに対応する帯域の光信号に変換して前記光ファ
   イバケーブルに出力する第１の発光部と、 前記光ファイバケーブルを伝送される光信号の内の、自
   プロセッサに割り当てられている光信号のみを自プロセ
   ッサに於いて処理可能な電気信号に変換する第１の受光
   部とを備え、 前記各メモリは、 リードデータを、リード要求元のプロセッサに割り当て
   られている帯域の光信号に変換して前記光ファイバケー
   ブルに出力する第２の発光部と、 前記光ファイバケーブルを伝送される光信号の内の、自
   メモリに割り当てられている光信号のみを自メモリ内に
   於いて処理可能な電気信号に変換する第２の受光部とを
   備えたことを特徴とするマルチプロセッサシステム。
2. 【請求項２】 前記各プロセッサから送られてくる通信
   相手を示す通信相手情報を含む通信要求に基づいて同一
   のプロセッサ或いはメモリを通信相手にするプロセッサ
   が複数存在すると判断した場合、その内の１つのみに前
   記通信相手との通信を許可する、前記光ファイバケーブ
   ルに接続された調停用プロセッサを備えたことを特徴と
   する請求項１記載のマルチプロセッサシステム。
3. 【請求項３】 前記第１の受光部は、 前記光ファイバケーブルを伝送される光信号の内の、自
   プロセッサが割り当てられている帯域の光信号のみを通
   過させる第１の光学フィルタと、 該第１の光フィルタの出力を電気信号に変換する第１の
   受光素子と、 該第１の受光素子の出力を自プロセッサ内で処理可能な
   ディジタル信号に変換する第１のデコーダとを備え、 前記第２の受光部は、 前記光ファイバケーブルを伝送される光信号の内の、自
   メモリが割り当てられている帯域の光信号のみを通過さ
   せる第２の光学フィルタと、 該第２の光学フィルタの出力を電気信号に変換する第２
   の受光素子と該第２の受光素子の出力を自メモリ内で処
   理可能なディジタル信号に変換する第２のデコーダとを
   備え、 前記第１の発光部は、 前記各プロセッサの内の、自プロセッサを除いたプロセ
   ッサ毎の発光素子と、前記各メモリ毎の発光素子とから
   構成され、前記各発光素子が対応するプロセッサ，メモ
   リに割り当てられている帯域の光信号を出力する第１の
   発光素子群と、 前記送信情報を変調する第１のエンコーダと、 該第１のエンコーダの出力を前記第１の発光素子群に含
   まれている発光素子の内の、送信先に対応する発光素子
   に印加する第１のマルチプレクサとを備え、 前記第２の発光部は、 前記各プロセッサ毎の発光素子から構成され、各発光素
   子が対応するプロセッサに割り当てられている帯域の光
   信号を出力する第２の発光素子群と、 前記リードデータを変調する第２のエンコーダと、 該第２のエンコーダの出力を前記第２の発光素子群に含
   まれている発光素子の内の、前記リードデータの送信先
   のプロセッサに対応する発光素子に印加する第２のマル
   チプレクサとを備えたことを特徴とする請求項２記載の
   マルチプロセッサシステム。