KR100206359B1 - 브이엠이 버스시스템으로 구축한 비디오 트리거보드 - Google Patents

브이엠이 버스시스템으로 구축한 비디오 트리거보드 Download PDF

Info

Publication number
KR100206359B1
KR100206359B1 KR1019950055955A KR19950055955A KR100206359B1 KR 100206359 B1 KR100206359 B1 KR 100206359B1 KR 1019950055955 A KR1019950055955 A KR 1019950055955A KR 19950055955 A KR19950055955 A KR 19950055955A KR 100206359 B1 KR100206359 B1 KR 100206359B1
Authority
KR
South Korea
Prior art keywords
signal
vme
trigger
control
video
Prior art date
Application number
KR1019950055955A
Other languages
English (en)
Other versions
KR970049316A (ko
Inventor
이철호
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019950055955A priority Critical patent/KR100206359B1/ko
Publication of KR970049316A publication Critical patent/KR970049316A/ko
Application granted granted Critical
Publication of KR100206359B1 publication Critical patent/KR100206359B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0044—Versatile modular eurobus [VME]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Bus Control (AREA)
  • Image Processing (AREA)

Abstract

본 발명은 브이엠이(VME)버스시스템으로 구축한 비디오트리거보드(Video Trigger Board)에 관한 것이다.
본 발명은 종래 비디오트리거보드의 인터페이스시스템에서의 고속처리 및 다중처리가 불가능하였던 문제점을, 본 발명에 의한 브이엠이(VME)버스시스템으로 구축한 비디오트리거보드(Video Trigger Board)는 브이엠이(VME)버스시스템을 비디오트리거보드에 적용함으로써, 다중처리(Multi-Processing)가 가능해짐과 동시에 처리효율을 향상시킬 수 있는 것이다.

Description

브이엠이(VME)버스시스템으로 구축한 비디오트리거보드
제1도는 종래 비디오트리거보드에 대한 인터페이싱방법을 설명하기 위한 블록도.
제2도는 본 발명에 따른 브이엠이(VME)버스시스템으로 구축한 비디오트리거보드의 구성을 보이는 블록도.
* 도면의 주요부분에 대한 부호의 설명
10 : 비디오 트리거 보드 11 : 동기신호분리부
12 : 리세트 제어부 13 : 동기신호생성부
14 : 트리거로직부 30 : VME 버스시스템
31 : VME 제어보드 32 : VME접속부
33 : 어드레스 디코드 로직부 34 : VME 제어로직부
본 발명은 브이엠이(VME) 버스시스템으로 구축한 비디오 트리거보드(Video Trigger Board)에 관한 것으로, 특히 브이엠이(VME)버스 시스템을 비디오트리거보드에 적용함으로써, 다중 처리(Multi-Processing)가 가능해짐과 동시에 고속 처리가 가능하도록 한 브이엠이(VME)버스시스템으로 구축한 비디오 트리거 보드에 관한 것이다.
일반적으로, 비디오 트리거보드(Video Trigger Board)는 비디오 신호를 처리하는 회로 블록에 트리거신호를 제공하는 기능을 수행하는 보드이다.
일반적인 기술에 관련되는 종래 비디오트리거보드에 대한 인터페이싱방법을 설명하기 위한 블록도는 제1도에 도시되어 있는 바와 같이, 동기신호분리부(11)와, 리세트제어부(12)와, 동기신호생성부(13)와, 트리거로직부(14)를 포함하는 비디오트리거보드(10)는 개인용 컴퓨터(20)와 PC용 인터페이스부(15)를 통해서 인터페이싱이 이루어진다.
이와 같은 종래 비디오트리거보드에 대한 인터페이싱방법은 컴퓨터의 데이터 처리속도가 10MB/S 이내로 고속처리가 불가능함과 동시에 비디오 트리거 신호에 대한 처리 수행을 하는 경우에는 다른 시스템 및 루틴 처리를 할 수 없는 등과 같이 다중 처리(Multi-Processing)를 수행하지 못하는 문제점이 있었다.
본 발명은 상기한 문제점을 해결하기 위해 안출한 것이다.
따라서, 본 발명의 목적은 브이엠이(VME)버스 시스템을 비디오트리거보드에 적용함으로써, 다중처리(Multi-Processing)가 가능해짐과 동시에 처리효율을 향상시킬 수 있도록 하는 브이엠이(VME)버스 시스템으로 구축한 비디오트리거보드를 제공하는 데 있다.
상기한 목적을 달성하기 위한 기술적인 수단으로써, 본 발명은 시스템 및 트리거발생 프로그램에 따라서 비디오 트리거보드 및 버스 시스템의 전체 블록을 제어하는 VME 제어보드와, 상기 VME제어보드의 어드레스신호(SA), 데이터신호(SD) 및 제어신호(SC)를 주변 회로블록들과 접속시키는 VME접속부와, 상기 VME접속부를 통한 어드레스신호, 데이터신호 및 제어신호를 입력받고, 상기 입력된 어드레스값이 기준데이터와 동일한 경우에 칩셀렉터신호등의 제어로직신호와 데이터신호를 VME제어로직부로 전송하고, VME제어로직부로부터 제어로직신호(SC)와 데이터신호(SD)를 전송받는 어드레스 디코드로직부와, 상기 VME접속부를 통한 어드레스신호와 상기 어드레스 디코드로직부의 데이터신호 및 제어신호를 입력받아서 상기 제어 신호에 따라 비디오 트리거 보드로 칩셀렉터신호를 전송한 후 비디오 트리거보드의 트리거로직부로부터 비디오 트리거신호를 전송받아 상기 어드레스 디코드 로직부로 전송하는 VME제어로직부로 구성되는 VME버스시스템과, 상기 VME 버스시스템에 의해서 제어되어 입력 비디오 신호로 트리거신호를 생성시켜 VME 버스시스템으로 전송하는 비디오 트리거 보드를 구비함을 특징으로한다.
이하, 본 발명에 따른 브이엠이(VME) 버스 시스템으로 구축한 비디오 트리거보드의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.
본 고안에 참조된 도면들에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.
제2도는 본 발명에 따른 브이엠이(VME)버스시스템으로 구축한 비디오 트리거 보드의 구성을 보이는 블록도로써, 제2도에 도시한 본 발명의 비디오 트리거보드에 대한 인터페이싱 시스템의 구성은 로직제어신호(SC)와, 데이터신호(SD) 및 어드레스신호(SA)를 VME버스 방식에 의해 비디오 트리거 보드와 인터페이싱하는 VME버스시스템(30)과, 상기 VME버스시스템(30)에 의해서 제어되어 입력 비디오신호로 트리거신호를 생성시켜 VME버스 시스템(30)으로 전송하는 비디오 트리거보드(10)로 구성한다.
상기 VME버스시스템(30)은 시스템 및 트리거 발생프로그램에 따라서 비디오 트리거보드 및 버스 시스템의 전체 블록을 제어하는 VME 제어보드(31)와, 상기 VME제어보드(31)의 어드레스신호(SA), 데이터신호(SD) 및 제어신호(SC)를 주변 회로블록들과 접속시키는 VME접속부(32)와, 상기 VME접속부(32)를 통한 어드레스신호(SA), 데이터신호(SD) 및 제어신호(SC)를 입력받고, 상기 입력된 어드레스값이 기준 데이터와 동일한 경우에 칩셀렉터신호(CS)등의 제어로직신호(SC)와 데이터 신호(SD)를 VME 제어로직부(34)로 전송하고, 또한 VME제어로직부(34)로부터 제어로직신호(SC)와 데이터신호(SD)를 전송받는 어드레스 디코드로직부(33)와, 상기 VME 접속부(32)를 통한 어드레스 신호(SA)와, 어드레스 디코드 로직부(30)의 데이터신호(SD) 및 제어신호(SC)를 입력받아서 상기 제어신호(SC)에 따라 비디오트리거보드(10)로 칩셀렉터신호(CS)를 전송한 후 비디오 트리거 보드(10)의 트리거로직부(14)로부터 비디오트리거신호를 전송받아 어드레스 디코드 로직부(33)로 전송하는 VME 제어로직부(34)로 구성한다.
상기 비디오 트리거보드(10)는 VME버스시스템(30)의 제어신호(SC)에 의해서 제어되고, 입력되는 비디오신호(Vin)를 수평동기신호와 수직동기신호(필드신호)등으로 분리하는 동기신호분리부(11)와, 상기 동기신호분리부(11)에서 분리된 동기신호에 기초해서 동기신호 생성부(13)로 리세트신호를 인가하는 리세트제어부(12)와, 상기 리세트제어부(12)에 의해서 동기되어 상기 동기신호분리부(11)로부터의 신호를 이용해서 규격화된 영상신호에 대응되는 동기신호를 생성시키는 동기신호생성부(13)와, 상기 동기신호생성부(13)로부터 동기 신호를 입력받아 트리거신호를 VME버스시스템(30)의 어드레스 디코드로직부(33)로 출력하는 트리거로직부(14)로 구성한다.
이와 같이 구성된 본 발명에 따른 작용 및 효과를 첨부도면에 의거하여 하기에 상세하게 설명한다.
본 발명은 종래 비디오트리거보드를 인터페이싱하는 시스템에서 발생되는 문제점인 컴퓨터의 데이터 처리속도가 느리다는 것과 다중 처리가 불가능한 것을 해결하기 위해서, 본 발명에서는 비디오트리거보드에 VME버스시스템을 채용하여 고속처리와 다중처리를 가능토록 한 것이다.
상기 VME(Versa Module European)버스 시스템은 중앙처리장치보드등의 마스터(Master)보드와 메모리보드등의 슬레이브(Slave)보드를 연결하여 서로간에 데이터를 주고받을 수 있는 시스템 버스의 일종으로, 대략 40MB/S정도로 고속처리가 가능하게 하고, 또한 다중 처리가 가능하게 한다.
제2도를 참조하면, 본 발명은 먼저 VME버스시스템(30)에 포함된 VME제어보드(31)에서 VME접속부(32)를 통해서 VME제어로직부(34)에 어드레스신호(SA)를 전송하고, 또한, 어드레스 디코드 로직부(33)에 어드레신호(SA)와, 데이터신호(SD) 및 제어신호(SC)를 각각 전송한다.
상기 어드레스 디코드로직부(33)에서는 상기 VME접속부(32)를 통한 어드레스신호(SA)를 디코딩하는 데, 이는 상기 어드레스값이 기준값과 동일한 경우에는 제어신호중에 칩셀렉트신호(CS)를 VME제어로직부(34)로 전송하고, 또한, 데이터신호(SD)를 비디오 트리거보드(10)내 트리거로직부(14)와 통신한다.
상기 VME로직제어부(34)는 상기 VME접속부(32)를 통한 어드레스 신호(SA)와, 상기 어드레스 디코드로직부(33)로부터의 칩셀렉트신호(CS)를 포함하는 제어신호(SC)를 전송받고, 상기 제어신호중 데이터인식신호(*DTACK)가 트리거로직부(14)로 부터 리턴(Return)되는 경우에 정상적인 데이터 통신이 가능해진다.
한편, 비디오 트리거 보드(10)는 입력되는 비디오 신호(Vin)를 동기신호분리부(11)에서 수평동기신호와 수직동기신호(필드신호)등으로 분리하고, 상기 분리된 동기신호로 리세트제어부(12)에서 리세트신호를 출력하면, 상기 리세트신호에 의해서 동기신호생성부(13)에서 동기신호를 생성하여 출력한다. 상기 생성된 동기신호에 의해서 트리거로직부(14)에서 트리거신호를 상기 VME 제어로직부(34)로 전송하며, 또한, 상기 트리거신호는 어드레스 디코드로직부(33)와 VME접속부(32)를 통해서 VME제어보드(31)로 전송된다.
상기 VME제어보드(31)는 사전에 내장된 프로그램에 의해서 트리거신호를 비디오신호를 처리하는 비디오신호 처리블록으로 제공하게 되는 것이다.
상술한 바와 같은 본 발명은 브이엠이(VME)버스시스템을 비디오 트리거 보드에 적용함으로써, 다중 처리(Multi-Processing)가 가능해짐과 동시에 고속 처리를 수행할 수 있는 효과를 제공하게 된다.
이상의 설명은 본 발명의 일실시예에 대한 설명에 불과하며, 본 고안은 그 구성의 범위내에서 다양한 변경 및 개조가 가능하다.

Claims (2)

  1. 시스템 및 트리거발생 프로그램에 따라서 비디오 트리거보드 및 버스 시스템의 전체 블록을 제어하는 VME 제어보드(31)와, 상기 VME제어보드(31)의 어드레스신호(SA), 데이터신호(SD) 및 제어신호(SC)를 주변 회로블록들과 접속시키는 VME접속부(32)와, 상기 VME접속부(32)를 통한 어드레스신호, 데이터신호 및 제어신호를 입력받고, 상기 입력된 어드레스값이 기준데이터와 동일한 경우에 칩셀렉터신호등의 제어로직신호와 데이터신호를 VME제어로직부(34)로 전송하고, VME 제어로직부(34)로부터 제어로직신호(SC)와 데이터신호(SD)를 전송받는 어드레스 디코드로직부(33)와, 상기 VME접속부(32)를 통한 어드레신호와 상기 어드레스 디코드로직부(33)의 데이터신호 및 제어신호를 입력받아서 상기 제어 신호에 따라 비디오 트리거 보드(10)로 칩셀렉터신호를 전송한 후 비디오 트리거보드(10)의 트리거로직부(14)로 부터 비디오 트리거신호를 전송받아 상기 어드레스 디코드 로직부(43)로 전송하는 VME제어로직부(34)로 구성되는 VME버스시스템과, 상기 VME 버스시스템에 의해서 제어되어 입력 비디오 신호로 트리거신호를 생성시켜 VME 버스시스템으로 전송하는 비디오 트리거 보드(10)를 구비함을 특징으로 하는 브이엠이(VME)버스 시스템으로 구축한 비디오 트리거보드.
  2. 제1항에 있어서, 상기 비디오 트리거 보드는 VME 버스시스템의 제어신호(SC)에 의해서 제어되고, 입력되는 비디오신호(Vin)를 수평동기신호와 수직동기신호로 분리하는 동기신호분리부(11)와, 상기 동기신호분리부(11)에서 분리된 동기신호에 기초해서 동기신호생성부(13)로 리세트신호를 인가하는 리세트제어부(12)와, 상기 리세트제어부(12)에 의해서 동기되어 상기 동기신호분리부(11)로부터의 신호를 이용해서 규격화된 영상신호에 대응되는 동기신호를 생성시키는 동기신호생성부(13)와, 상기 동기 신호생성부(13)로부터 동기신호를 입력받아 트리거신호를 VME버스시스템(30)의 어드레스 디코드로직부(33)로 출력하는 트리거로직부(14)로 구성함을 특징으로 하는 브이엠이(VME)버스시스템으로 구축한 비디오 트리거 보드.
KR1019950055955A 1995-12-26 1995-12-26 브이엠이 버스시스템으로 구축한 비디오 트리거보드 KR100206359B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950055955A KR100206359B1 (ko) 1995-12-26 1995-12-26 브이엠이 버스시스템으로 구축한 비디오 트리거보드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950055955A KR100206359B1 (ko) 1995-12-26 1995-12-26 브이엠이 버스시스템으로 구축한 비디오 트리거보드

Publications (2)

Publication Number Publication Date
KR970049316A KR970049316A (ko) 1997-07-29
KR100206359B1 true KR100206359B1 (ko) 1999-07-01

Family

ID=19444112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950055955A KR100206359B1 (ko) 1995-12-26 1995-12-26 브이엠이 버스시스템으로 구축한 비디오 트리거보드

Country Status (1)

Country Link
KR (1) KR100206359B1 (ko)

Also Published As

Publication number Publication date
KR970049316A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
KR940001274B1 (ko) 정보처리장치용 버스시스템
US6219724B1 (en) Direct memory access controller
CN108153686B (zh) 多接口cpu模块
CN111651384A (zh) 寄存器的读写方法、芯片、子系统、寄存器组及终端
KR100206359B1 (ko) 브이엠이 버스시스템으로 구축한 비디오 트리거보드
EP0929847B1 (en) Universal operator station module for a distributed process control system
US5341473A (en) System of transferring data in a multi-CPU arrangement using address generators
KR100206358B1 (ko) 브이엠이 버스시스템으로 구축한 고속카운터보드
KR19990062876A (ko) 셋 톱 박스 집적 회로 및 집적 방법
KR0183351B1 (ko) 대용량 아이시이피이에서 직렬 통신의 송수신 제어 시스템
CN101021826A (zh) 桥接装置及其相关的电子系统与接口控制方法
US6442643B1 (en) System and method for resolving data transfer incompatibilities between PCI and Non-PCI buses
KR100469749B1 (ko) 마스터의 이미지 버퍼를 통한 슬레이브 모듈의 제어회로
KR900005452B1 (ko) 마이크로 프로세서의 데이터 처리속도를 개선한 회로
KR860000680B1 (ko) 멀티 프로세스 시스템의 버스(bus)처리회로
KR950008393B1 (ko) 멀티프로세스 시스템 아비터지연회로
KR100307620B1 (ko) 백플레인버스를시분할방식으로사용하기위한버스용모듈
NO823245L (no) Funksjonsadresseringsfremgangsmaate for en multiplekset databuss
SU951287A2 (ru) Устройство дл сопр жени однородной вычислительной системы
JPH0239651A (ja) 伝送速度変換回路
KR20000033265A (ko) 칩 내장형 버스를 인터페이스하기 위한 장치 및 방법
JPS59183424A (ja) 情報処理装置
JPH09305535A (ja) 制御系シリアルバスの非同期多重方式
KR0157915B1 (ko) 메모리 피씨 카드 컨트롤러의 어드레스 처리장치
JP2001331767A (ja) アダプタカードシステム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee