KR19990052398A - 액정 표시 소자 및 그의 제조방법 - Google Patents

액정 표시 소자 및 그의 제조방법 Download PDF

Info

Publication number
KR19990052398A
KR19990052398A KR1019970071862A KR19970071862A KR19990052398A KR 19990052398 A KR19990052398 A KR 19990052398A KR 1019970071862 A KR1019970071862 A KR 1019970071862A KR 19970071862 A KR19970071862 A KR 19970071862A KR 19990052398 A KR19990052398 A KR 19990052398A
Authority
KR
South Korea
Prior art keywords
source
pixel electrode
gate
liquid crystal
crystal display
Prior art date
Application number
KR1019970071862A
Other languages
English (en)
Inventor
이성한
임종원
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970071862A priority Critical patent/KR19990052398A/ko
Publication of KR19990052398A publication Critical patent/KR19990052398A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 화소전극의 형성시 ITO막의 사용을 배제하여 ITO막 사용에 따른 디펙트를 방지할 수 있는 액정 표시 소자를 제공한다.
게이트 라인; 게이트 라인과 매트릭스 형태로 배열된 데이터 라인; 게이트 라인과 데이터 라인의 교차부분에 형성되고, 게이트 라인으로부터 연장된 게이트와, 데이터 라인으로부터 연장된 드레인과, 소오스를 구비한 박막 트랜지스터; 게이트 라인 및 데이터 라인에 의해 형성된 공간에 게이트 라인 및 데이터 라인과 소정 간격 이격되어 형성되고, 박막 트랜지스터의 소오스와 연결된 화소전극을 포함하는 액정 표시 소자에 있어서, 화소전극은 소정의 개구부를 구비하는 망사 구조를 가지는 것을 특징으로 한다. 또한, 화소전극은 상기 소오스 및 드레인과 동일한 물질로 이루어지고, 화소전극과 소오스는 하나의 패턴으로 서로 연결된다.

Description

액정 표시 소자 및 그의 제조방법
본 발명은 액정 표시 소자 및 그의 제조방법에 관한 것으로, 특히 ITO막 대신 소오스/드레인 물질로 이루어진 화소전극을 가지는 액정 표시 소자 및 그의 제조방법에 관한 것이다.
액정 표시 소자는 텔레비전 또는 그래픽 디스플레이 등의 표시 소자로서 사용된다. 특히 액티브 매트릭스형 액정 표시 소자는 고속 응답성을 지니고, 높은 화소 개수를 갖는데 적당할 뿐만 아니라, 디스플레이 화면의 고화질화, 대형화, 컬러 화면화 등을 실현하는데 적합하다. 이러한 액정 표시 소자의 스위칭 소자로서, 급준한 온오프 특성을 지니는 박막 트랜지스터(Thin Film Transistor ; TFT)가 주로 사용된다.
상기한 박막 트랜지스터를 스위칭 소자로 이용한 종래의 액정 표시 소자를 도 1에 도시된 평면도를 참조하여 설명한다.
도 1을 참조하면, 유리기판과 같은 투명한 절연기판(미도시) 상에 게이트 라인(20)과 데이터 라인(70)이 매트릭스 형태로 형성되고, 게이트 라인(20)과 데이터 라인(70)이 교차하는 부분에 게이트 라인(20) 및 데이터 라인(70)에 연결된 박막 트랜지스터(100)가 배열된다. 또한, 게이트 라인(20)과 나란하게 스토리지 전극(20-1)이 배열된다. 그리고, 게이트 라인(20) 및 데이터 라인(70)에 의해 형성된 공간에 게이트 라인(10) 및 데이터 라인(20)과 소정부분 이격됨과 더불어 박막 트랜지스터(100)와 연결되어 화소전극(80)이 배열된다. 여기서, 화소전극(80)은 박막 트랜지스터(100)의 소오스(70b)와 콘택(C)된다.
상기한 종래의 액정 표시 소자에서, 일반적으로 화소전극(80)을 ITO(Indium Tin Oxide)막으로 형성한다. 그러나, 이러한 ITO막을 화소전극으로 이용하게 되면, 화소 전극의 패터닝 후 잔재하는 ITO막의 잔류물로 인하여 결함(defects)가 발생하여, 결국 액정 표시 소자의 신뢰성 및 수율을 저하시킨다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 ITO막 대신 망사 구조를 가지면서 소오스/드레인용 금속막으로 이루어진 화소전극을 구비한 액정 표시 소자를 제공하는 것이다.
또한, 본 발명의 다른 목적은 화소전극의 형성시 ITO막의 사용을 배제하여 ITO막 사용에 따른 결함을 방지함과 더불어 공정을 단순화시킬 수 있는 액정 표시 소자의 제조방법을 제공하는 것이다.
도 1은 종래의 액정 표시 소자의 평면도.
도 2는 본 발명의 실시예에 따른 액정 표시 소자의 평면도.
도 3은 본 발명의 실시예에 따른 액정 표시 소자의 제조방법을 설명하기 위하여 도 2의 Ⅲ-Ⅲ'선에 따라 절단한 단면도.
〔도면의 주요 부분에 대한 부호의 설명〕
10 : 절연기판 20 : 게이트 라인
20-1 : 스토리지 전극 20a : 게이트
30 : 게이트 절연막 40 : 반도체층
50 : 에치 스톱퍼 60 : 오믹층
70 : 데이터 라인 70b : 드레인
100 : 박막 트랜지스터 800 : 화소전극
800a : 소오스 200 : 개구부
상기한 본 발명의 목적을 달성하기 위하여, 본 발명에 따라, 게이트 라인; 게이트 라인과 매트릭스 형태로 배열된 데이터 라인; 게이트 라인과 데이터 라인의 교차부분에 형성되고, 게이트 라인으로부터 연장된 게이트와, 데이터 라인으로부터 연장된 드레인과, 소오스를 구비한 박막 트랜지스터; 게이트 라인 및 데이터 라인에 의해 형성된 공간에 게이트 라인 및 데이터 라인과 소정 간격 이격되어 형성되고, 박막 트랜지스터의 소오스와 연결된 화소전극을 포함하는 액정 표시 소자에 있어서, 화소전극은 소정의 개구부를 구비하는 망사 구조를 가지는 것을 특징으로 한다.
또한, 화소전극은 상기 소오스 및 드레인과 동일한 물질로 이루어지고, 화소전극과 소오스는 하나의 패턴으로 서로 연결된다.
또한, 본 발명의 다른 목적을 달성하기 위하여, 본 발명에 따른 액정 표시 소자의 제조방법은 다음과 같다. 먼저, 상부에 게이트 및 게이트 절연막이 구비되고, 게이트에 대응하는 게이트 절연막 상에 반도체층 및 에치스톱퍼가 형성됨과 더불어 반도체층 및 오믹층 상에 오믹층이 형성된 절연기판을 제공한다. 그런 다음, 기판 전면에 소오스/드레인용 금속막을 형성한 후, 소오스/드레인용 금속막을 패터닝하여, 오믹층과 콘택하는 드레인 및 소오스를 형성함과 동시에 소오스와 하나의 패턴으로 연결되고, 소정의 개구부를 구비한 망사 구조를 갖는 화소전극을 형성한다.
상기한 본 발명에 의하면, 소오스/드레인 금속막으로 소오스/드레인의 형성시 소오스와 하나의 패턴으로 화소전극을 형성하여, 화소전극으로 사용되는 ITO막의 사용을 배제함으로써, ITO 막에 의해 발생되는 결함을 방지할 수 있다. 또한, 소오스/드레인 및 화소전극을 동시에 형성하기 때문에, 공정이 단순해지고, 화소전극을 망사 구조를 형성함으로써, 소오스/드레인 금속막으로 화소전극을 형성하는 것에 의해 나타나는 개구율의 감소를 방지할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 2 및 도 3은 본 발명의 실시예에 따른 액정 표시 소자의 평면도 및 단면도로서, 도 3은 도 2의 Ⅲ-Ⅲ'선에 따른 단면도이다. 도 2 및 도 3에서, 도 1에서와 동일한 구성요소에 대해서는 동일한 도면부호를 부여한다.
도 2를 참조하면, 유리기판과 같은 투명한 절연기판(도 3참조) 상에 게이트 라인(20)과 데이터 라인(70)이 매트릭스 형태로 형성되고, 게이트 라인(20)과 데이터 라인(70)이 교차하는 부분에 게이트 라인(20) 및 데이터 라인(70)에 연결된 박막 트랜지스터(100)가 배열된다. 또한, 게이트 라인(20)과 나란하게 스토리지 전극(20-1)이 배열된다. 그리고, 게이트 라인(20) 및 데이터 라인(70)에 의해 형성된 공간에 게이트 라인(10) 및 데이터 라인(20)과 소정부분 이격됨과 더불어 박막 트랜지스터(100)와 연결되어 화소전극(800)이 배열된다. 여기서, 화소전극(800)과 박막 트랜지스터(100)의 소오스(800a)는 하나의 패턴으로서, 도 2에 도시된 바와 같이, 소오스(800a)는 화소전극(800)으로부터 돌출된 형상을 갖고, 화소전극(800)은 가로×세로가 약 3.5㎛×5.5㎛ 내지 약 4.5㎛×6.5㎛의 크기를 가지고, 약 2 내지 약 4㎛의 간격으로 배열된 망사(mesh) 구조를 갖는다.
이어서, 도 3을 참조하여 상기한 액정 표시 소자의 제조방법을 설명한다.
도 3을 참조하면, 유리기판과 같은 투명한 절연기판(1) 상에 게이트 물질막을 증착하고 패터닝하여, 게이트(20a)를 형성한다. 그런 다음, 기판 전면에 게이트 절연막(30), 비정질 실리콘막을 형성하고, 게이트(20a)에 대응하는 비정질 실리콘막 상에 소정의 형태로 패터닝된 에치 스톱퍼(50)를 형성한 후, 기판 전면에 불순물이 도핑된 비정질 실리콘막을 형성한다. 그런 다음, 불순물이 도핑된 비정질 실리콘막 및 비정질 실리콘막을 패터닝하여, 게이트(20a)에 대응하는 게이트 절연막(30) 상에 채널로서 작용하는 반도체층(40)을 형성함과 더불어, 오믹층(60)을 형성한다.
그리고 나서, 기판 전면에 소오스/드레인용 금속막을 증착한 후 패터닝하여, 도 3에 도시된 바와 같이, 에치스톱퍼(50)의 상면을 노출시키면서 오믹층(60)과 콘택하는 드레인(70b)과, 소오스(800a)를 형성함과 동시에 소오스(800a)와 하나의 패턴으로 연결되고, 소정 간격으로 이격된 소정 크기의 개구부(200)를 구비하는 망사 구조를 가지는 화소전극(800)을 형성한다. 바람직하게, 상기 망사 구조의 개구부(200)는 가로×세로(미도시)가 약 3.5㎛×5.5㎛ 내지 약 4.5㎛×6.5㎛의 크기를 가지고, 약 2 내지 약 4㎛의 간격으로 이격되도록 형성한다.
상기 실시예에 의하면, 소오스/드레인 금속막으로 소오스/드레인의 형성시 소오스와 하나의 패턴으로 화소전극을 형성하여, 화소전극으로 사용되는 ITO막의 사용을 배제함으로써, ITO막에 의해 발생되는 디펙트를 방지할 수 있으므로, 결국 액정 표시 소자의 신뢰성 및 수율을 향상시킬 수 있다.
또한, 소오스/드레인 및 화소전극을 동시에 형성하기 때문에, 공정이 단순해지므로 제조 비용을 절감시킬 수 있고, 화소전극을 망사 구조를 형성함으로써, 소오스/드레인 금속막으로 화소전극을 형성하는 것에 의해 나타나는 개구율의 감소를 방지할 수 있다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.

Claims (6)

  1. 게이트 라인; 상기 게이트 라인과 매트릭스 형태로 배열된 데이터 라인; 상기 게이트 라인과 데이터 라인의 교차부분에 형성되고, 상기 게이트 라인으로부터 연장된 게이트와, 상기 데이터 라인으로부터 연장된 드레인과, 소오스를 구비한 박막 트랜지스터; 상기 게이트 라인 및 데이터 라인에 의해 형성된 공간에 상기 게이트 라인 및 데이터 라인과 소정 간격 이격되어 형성되고, 상기 박막 트랜지스터의 소오스와 연결된 화소전극을 포함하는 액정 표시 소자에 있어서,
    상기 화소전극은 소정의 개구부를 가지는 망사 구조를 가지는 것을 특징으로 하는 액정 표시 소자.
  2. 제 1 항에 있어서, 상기 화소전극은 상기 소오스 및 드레인과 동일한 물질로 이루어진 것을 특징으로 하는 액정 표시 소자.
  3. 제 1 항에 있어서, 상기 화소전극과 상기 소오스는 하나의 패턴으로 서로 연결된 것을 특징으로 하는 액정 표시 소자.
  4. 제 1 항에 있어서, 상기 화소전극의 망사 구조는 약 2㎛ 내지 약 4㎛의 간격으로 약 3.5㎛×5.5㎛ 내지 약 4.5㎛×6.5㎛인 크기를 갖는 것을 특징으로 하는 액정 표시 소자.
  5. 상부에 게이트; 게이트 절연막; 상기 게이트에 대응하는 게이트 절연막 상에 형성된 반도체층과 에치스톱퍼; 및 상기 반도체층 상에 오믹층이 형성된 절연기판을 제공하는 단계;
    상기 기판 전면에 소오스/드레인용 금속막을 형성하는 단계;
    상기 소오스/드레인용 금속막을 패터닝하여, 상기 오믹층과 콘택하는 드레인 및 소오스를 형성함과 동시에, 상기 소오스와 하나의 패턴으로 연결되고, 소정의 개구부를 구비한 망사 구조를 갖는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 소자의 제조방법.
  6. 제 5 항에 있어서, 상기 망사 구조는 약 2㎛ 내지 약 4㎛의 간격으로 이격되고 가로×세로가 약 3.5㎛×5.5㎛ 내지 약 4.5㎛×6.5㎛인 크기를 갖도록 형성하는 것을 특징으로 하는 액정 표시 소자의 제조방법.
KR1019970071862A 1997-12-22 1997-12-22 액정 표시 소자 및 그의 제조방법 KR19990052398A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970071862A KR19990052398A (ko) 1997-12-22 1997-12-22 액정 표시 소자 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970071862A KR19990052398A (ko) 1997-12-22 1997-12-22 액정 표시 소자 및 그의 제조방법

Publications (1)

Publication Number Publication Date
KR19990052398A true KR19990052398A (ko) 1999-07-05

Family

ID=66090433

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970071862A KR19990052398A (ko) 1997-12-22 1997-12-22 액정 표시 소자 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR19990052398A (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960005174U (ko) * 1994-07-29 1996-02-16 대우전자주식회사 2조식 세탁기의 배수장치
US5646705A (en) * 1991-09-26 1997-07-08 Kabushiki Kaisha Toshiba Electrode structure of liquid crystal display device and method of manufacturing the liquid crystal display device
KR970048841A (ko) * 1995-12-23 1997-07-29 김주용 액정 표시 장치 및 그의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5646705A (en) * 1991-09-26 1997-07-08 Kabushiki Kaisha Toshiba Electrode structure of liquid crystal display device and method of manufacturing the liquid crystal display device
KR960005174U (ko) * 1994-07-29 1996-02-16 대우전자주식회사 2조식 세탁기의 배수장치
KR970048841A (ko) * 1995-12-23 1997-07-29 김주용 액정 표시 장치 및 그의 제조방법

Similar Documents

Publication Publication Date Title
US5036370A (en) Thin film semiconductor array device
KR100247628B1 (ko) 액정 표시 소자 및 그 제조방법
KR100333180B1 (ko) Tft-lcd제조방법
JPS60216377A (ja) 液晶表示器
KR100653467B1 (ko) 박막 트랜지스터-액정표시소자의 제조방법
KR101152528B1 (ko) 누설전류를 줄일 수 있는 액정표시소자 및 그 제조방법
KR100228431B1 (ko) 액정 표시 소자 및 그 제조방법
KR100488936B1 (ko) 액정표시소자
JPH05297404A (ja) アクティブマトリクス基板
KR100776503B1 (ko) 액정표시장치의 화소구조
KR100488933B1 (ko) 액정표시소자및그의제조방법
KR100223879B1 (ko) 액정표시장치 및 그 제조방법
KR19990052398A (ko) 액정 표시 소자 및 그의 제조방법
KR100476040B1 (ko) 액정표시소자및그의제조방법
JPH10133234A (ja) 液晶表示装置
KR20000014689A (ko) 액정 표시 소자
KR100336897B1 (ko) 박막트랜지스터액정표시소자의제조방법
KR100488924B1 (ko) 액정표시소자의제조방법
KR100209621B1 (ko) 액정표시장치 및 그 제조방법
KR100595311B1 (ko) 액정표시 소자의 제조방법
KR19980039622A (ko) 액정 표시 장치
KR100569265B1 (ko) 박막트랜지스터-액정표시장치의 제조방법
KR100705615B1 (ko) 박막트랜지스터-액정표시장치의 제조방법
KR20000014692A (ko) 액정 표시 소자
KR100336893B1 (ko) 박막트랜지스터-액정표시소자의제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19971222

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20011009

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20020322

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19971222

Comment text: Patent Application

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20030228

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040922

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20041201

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20040922

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I