KR19990050810A

KR19990050810A - I / O buffer circuit of semiconductor device

Info

Publication number: KR19990050810A
Application number: KR1019970069994A
Authority: KR
Inventors: 김인혁
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1997-12-17
Filing date: 1997-12-17
Publication date: 1999-07-05

Abstract

본 발명은 반도체 장치의 IC 회로와 입출력 패드 사이에 구비된 입출력 버퍼 회로에 관한 것으로, 입력 버퍼 회로와 출력 버퍼 회로가 상호 병렬로 입출력 패드에 연결된 노드에 연결되어 출력 버퍼 회로로부터 입출력 패드로 출력 신호 전송시 노드를 통해 입력 버퍼 회로로 유입되는 전류를 차단하는 스위칭 회로를 구비한다. 그리고 스위칭 회로는 입력 신호 전송시에는 입출력 패드로부터 IC 회로로 입력 신호를 전송한다. 따라서 데이터 출력 시에 입력 버퍼 회로로의 불필요한 전류의 유입을 차단하므로서 반도체 장치의 전체 소모 전류를 감소시키며, 이로 인한 노이즈 문제 및 반도체 장치의 오동작을 해결한다.The present invention relates to an input / output buffer circuit provided between an IC circuit and an input / output pad of a semiconductor device, wherein an input buffer circuit and an output buffer circuit are connected to nodes connected to the input / output pads in parallel to each other to output signals from the output buffer circuit to the input / output pad. It has a switching circuit that blocks the current flowing into the input buffer circuit through the node during transmission. The switching circuit transmits the input signal from the input / output pad to the IC circuit when the input signal is transmitted. Therefore, the unnecessary current flows into the input buffer circuit during data output, thereby reducing the total current consumption of the semiconductor device, thereby solving the noise problem and malfunction of the semiconductor device.

Description

INPUT / OUTPUT BUFFER CIRCUIT OF SEMICONDUCTOR DEVICE

본 발명은 반도체 장치의 입출력 버퍼 회로에 관한 것으로, 좀 더 구체적으로 반도체 장치의 출력 신호 발생시에 이로 인하여 입력 버퍼 회로로 유입되는 전류를 차단하는 스위칭 회로를 구비한 반도체 장치의 입출력 버퍼 회로에 관한 것이다.The present invention relates to an input / output buffer circuit of a semiconductor device, and more particularly, to an input / output buffer circuit of a semiconductor device having a switching circuit for blocking current flowing into the input buffer circuit when an output signal of the semiconductor device is generated. .

최근 반도체 장치 예를 들어, 마이크로컴퓨터 또는 마이크로프로세서 등의 반도체 장치는 크기의 소형화 및 동작 속도의 고속화로 인하여 제품 내부에서 발생되는 신호 잡음의 문제로 각종 제품의 동작 불량 현상이 발생되고 있다. 특히 전원(power)에 관련된 잡음은 제품 전체의 신호 잡음 문제를 유발하며, 반도체 장치의 오동작을 일으키는 요인으로 작용하고 있다.Recently, semiconductor devices, such as microcomputers or microprocessors, have suffered from poor operation of various products due to the problem of signal noise generated inside the product due to the size reduction and the high speed of operation. In particular, power-related noise causes signal noise problems of the entire product, and causes a malfunction of semiconductor devices.

도 1은 종래 기술에 따른 반도체 장치의 IC 회로와 입출력 패드 사이에 구비된 입출력 버퍼 회로를 보여주고 있다.1 illustrates an input / output buffer circuit provided between an IC circuit and an input / output pad of a semiconductor device according to the related art.

도면에 도시된 바와 같이, 종래의 입출력 버퍼 회로(12)는 입력 버퍼 회로(14)와 출력 버퍼 회로(16)를 구비하고 있다. 그리고 이들은 상기 입출력 패드(20)에 상호 병렬로 연결되어 있다. 그리고 상기 입출력 버퍼 회로(12)는 상기 IC 회로(10)의 제어 신호(Out_cnt)에 대응하여 입력 모드(input mode)와 출력 모드(output mode)로 해당 동작을 수행한다.As shown in the figure, the conventional input / output buffer circuit 12 includes an input buffer circuit 14 and an output buffer circuit 16. And they are connected in parallel to the input and output pads 20. The input / output buffer circuit 12 performs a corresponding operation in an input mode and an output mode in response to the control signal Out_cnt of the IC circuit 10.

먼저, 입력 모드에서는 상기 제어 신호(Out_cnt)가 로우 레벨(low level)로 상기 출력 버퍼 회로(16)로 인가되면 상기 입력 버퍼 회로(14)는 상기 입출력 패드(20)로부터 전송되는 신호를 받아들여서 상기 IC 회로(10)로 입력 신호(Dat_in)를 제공한다. 그리고 출력 모드에서는 상기 제어 신호(Out_cnt)가 하이 레벨(high level)로 상기 출력 버퍼 회로(16)로 인가되면, 상기 출력 버퍼 회로(16)는 상기 IC 회로(10)로부터 상기 입출력 패드(20)로 출력 신호(Dat_out)를 전송한다.First, in the input mode, when the control signal Out_cnt is applied to the output buffer circuit 16 at a low level, the input buffer circuit 14 receives a signal transmitted from the input / output pad 20. The IC circuit 10 provides an input signal Dat_in. In the output mode, when the control signal Out_cnt is applied to the output buffer circuit 16 at a high level, the output buffer circuit 16 is connected to the input / output pad 20 from the IC circuit 10. The output signal Dat_out is transmitted.

그런데 상기 출력 신호(Dat_out)는 상기 입출력 패드(20)와 상기 입력 버퍼 회로(14) 및 상기 입출력 패드(20)와 상기 출력 버퍼 회로(16)의 연결 노드(18)를 경유하여 입력 버퍼 회로(14)의 입력단으로 유입되는 현상이 발생된다.However, the output signal Dat_out is input to the input buffer circuit through the input / output pad 20, the input buffer circuit 14, and the connection node 18 of the input / output pad 20 and the output buffer circuit 16. A phenomenon that flows into the input terminal of 14) occurs.

따라서 종래 기술에 의한 반도체 장치의 입출력 버퍼 회로(12)는 데이터를 출력할 때, 입력 버퍼 회로(14)에서 출력 신호(Dat_out)로 인한 불필요한 전류가 소모된다. 그리고 대부분의 반도체 장치는 다수의 입출력 포트들을 구비하고 있으므로, 반도체 장치(예를 들어 마이크로컴퓨터, 마이크로프로세서 등)의 전체 소모 전류가 증가하며, EMI 등의 노이즈를 발생하는 문제점이 있다.Therefore, when the input / output buffer circuit 12 of the semiconductor device according to the prior art outputs data, unnecessary current due to the output signal Dat_out is consumed in the input buffer circuit 14. In addition, since most semiconductor devices have a plurality of input / output ports, the total current consumption of the semiconductor device (for example, a microcomputer, a microprocessor, etc.) increases, and there is a problem of generating noise such as EMI.

본 발명의 목적은 상술한 문제점을 해결하기 위한 것으로, 반도체 장치의 IC 회로로부터 입출력 패드로 전송되는 출력 신호에 의해 입력 버퍼 회로로 유입되는 불필요한 전류를 차단하여 전체 소모 전류를 줄이는 입출력 버퍼 회로를 구현하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems, and implements an input / output buffer circuit which reduces the total current consumption by cutting off unnecessary current flowing into the input buffer circuit by an output signal transmitted from the IC circuit of the semiconductor device to the input / output pad. It is.

도 1은 종래 기술에 따른 반도체 장치의 입출력 버퍼 회로의 구성을 나타내는 회로도;1 is a circuit diagram showing a configuration of an input / output buffer circuit of a semiconductor device according to the prior art;

도 2는 본 발명에 따른 반도체 장치의 입출력 버퍼 회로의 구성을 나타내는 회로도;2 is a circuit diagram showing a configuration of an input / output buffer circuit of a semiconductor device according to the present invention;

도 3은 도 2에 도시한 입출력 버퍼 회로의 동작 타이밍을 나타내는 도면.3 is a view showing an operation timing of the input / output buffer circuit shown in FIG. 2;

*도면의 주요 부분에 대한 부호 설명** Description of symbols on the main parts of the drawings *

10 : IC 회로 12, 12a : 입출력 버퍼 회로10: IC circuit 12, 12a: input and output buffer circuit

14 : 입력 버퍼 회로 16 : 출력 버퍼 회로14: input buffer circuit 16: output buffer circuit

18 : 노드 20 : 입출력 패드18: node 20: input / output pad

30 : 스위칭 회로 32 : 인버터30: switching circuit 32: inverter

34 : NMOS 트랜지스터 36 : 트랜스미션 게이트34: NMOS transistor 36: transmission gate

상술한 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 반도체 장치의 IC 회로와 입출력 패드 사이에 구비된 입출력 버퍼 회로에 있어서: 상기 IC 회로로부터 입력되는 제어 신호에 응답해서 상기 입출력 패드로부터 상기 IC 회로로 입력 신호를 전송하는 입력 버퍼 회로와; 상기 제어 신호를 받아들여서 상기 IC 회로로부터 상기 입출력 패드로 출력 신호를 전송하는 출력 버퍼 회로 및; 상기 입력 버퍼 회로와 상기 입출력 패드 사이에 구비하여 상기 제어 신호가 제 1 레벨인 경우에는 상기 입력 신호를 상기 입력 버퍼 회로로 제공하고, 상기 제어 신호가 제 2 레벨인 경우에는 상기 입력 버퍼 회로로 유입되는 출력 신호를 차단하는 스위칭 회로를 포함한다.According to one aspect of the present invention for achieving the above object, in an input / output buffer circuit provided between an IC circuit and an input / output pad of a semiconductor device: the IC from the input / output pad in response to a control signal input from the IC circuit; An input buffer circuit for transmitting an input signal to the circuit; An output buffer circuit which receives the control signal and transmits an output signal from the IC circuit to the input / output pad; The input signal is provided between the input buffer circuit and the input / output pad to provide the input signal to the input buffer circuit when the control signal is at the first level, and to flow into the input buffer circuit when the control signal is at the second level. And a switching circuit for blocking the output signal.

이 특징의 바람직한 실시예에 있어서, 상기 스위칭 회로는: 상기 제어 신호를 받아들여서 이를 반전하는 인버터와; 상기 인버터의 입력 및 출력 단자를 상보형의 제어 신호로 입력받아, 상기 입출력 패드 및 상기 입력 버퍼 회로의 입력 단자 사이에 연결되는 트랜스미션 게이트 및; 드레인 단자가 상기 입력 버퍼 회로의 입력 단자에 연결되고, 게이트 단자가 상기 인버터의 출력 단자에 연결되며 소스 단자가 접지되는 트랜지스터를 포함한다.In a preferred embodiment of this aspect, the switching circuit comprises: an inverter which receives the control signal and inverts it; A transmission gate which receives the input and output terminals of the inverter as a complementary control signal and is connected between the input / output pad and an input terminal of the input buffer circuit; And a drain terminal connected to an input terminal of the input buffer circuit, a gate terminal connected to an output terminal of the inverter, and a source terminal of which is grounded.

이 특징의 바람직한 실시예에 있어서, 상기 트랜스미션 게이트는 CMOS 트랜지스터로 구비한다.In a preferred embodiment of this aspect, the transmission gate is comprised of a CMOS transistor.

이 특징의 바람직한 실시예에 있어서, 상기 트랜지스터는 N채널 MOS 트랜지스터로 구비한다.In a preferred embodiment of this aspect, the transistor is an N-channel MOS transistor.

따라서 본 발명에 의하면, 스위칭 회로는 출력 모드에서는 하이 레벨의 제어 신호를 받아들여서 이를 인버터에 의해 로우 레벨이 된다. 그리고 하이 및 로우 레벨의 상보형 제어 신호에 의해서 트랜스미션 게이트는 오프된다. 이 때 NMOS 트랜지스터도 온이 되어 접지되므로서 입력 버퍼 회로로 유입되는 신호를 차단한다.Therefore, according to the present invention, the switching circuit receives the high level control signal in the output mode and becomes low level by the inverter. The transmission gate is then turned off by the complementary control signals at high and low levels. At this time, the NMOS transistor is also turned on and grounds to cut off the signal flowing into the input buffer circuit.

그리고 입력 모드에서는 로우 레벨의 제어 신호를 받아들여서 트랜스미션 게이트는 온이 되고, NMOS 트랜지스터는 오프되어 입출력 패드로부터 입력되는 신호를 입력 버퍼 회로로 제공한다.In the input mode, the low-level control signal is received, the transmission gate is turned on, the NMOS transistor is turned off, and the signal input from the input / output pad is supplied to the input buffer circuit.

이하 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.DETAILED DESCRIPTION Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2 및 도 3은 본 발명의 실시예에 따른 반도체 장치의 입출력 버퍼 회로의 구성 및 동작을 도시하고 있다. 그리고 도 1에 도시된 동일한 기능의 구성 요소들은 동일한 참조 번호를 병기한다.2 and 3 illustrate the configuration and operation of an input / output buffer circuit of a semiconductor device according to an embodiment of the present invention. And the components of the same function shown in Figure 1 denote the same reference numerals.

그리고 상기 입출력 버퍼 회로(12a)는 도 1에 도시된 바와 같이 반도체 장치(예컨데, 마이크로컴퓨터 또는 마이크로프로세서)의 IC 회로(10)와 입출력 패드(20) 사이에 구비되어 있다.As illustrated in FIG. 1, the input / output buffer circuit 12a is provided between the IC circuit 10 and the input / output pad 20 of a semiconductor device (eg, a microcomputer or a microprocessor).

도 2를 참조하면, 상기 입출력 버퍼 회로(12a)는 입력 및 출력 버퍼 회로(14, 16)와 본 발명에 따른 신규한 스위칭 회로(30)를 구비하고 있다. 상기 스위칭 회로(30)는 상기 입력 버퍼 회로(14)와 입출력 패드(20)에 연결된 노드(18) 사이에 구비되어 있다. 그리고 상기 입력 및 출력 버퍼 회로(14, 16)는 상기 노드(18)에 의해 상호 병렬로 입출력 패드(20)와 연결되어 있다.2, the input / output buffer circuit 12a comprises input and output buffer circuits 14 and 16 and a novel switching circuit 30 according to the present invention. The switching circuit 30 is provided between the input buffer circuit 14 and the node 18 connected to the input / output pad 20. The input and output buffer circuits 14 and 16 are connected to the input / output pad 20 in parallel with each other by the node 18.

그리고 상기 입출력 버퍼 회로(12)는 상기 IC 회로(10)의 제어 신호(Out_cnt)에 대응하여 입력 모드(input mode)와 출력 모드(output mode)로 해당 동작을 수행한다.The input / output buffer circuit 12 performs a corresponding operation in an input mode and an output mode in response to the control signal Out_cnt of the IC circuit 10.

도 3을 참조하여 상기 입출력 버퍼 회로(12a)의 입력 모드(input mode)와 출력 모드(output mode) 동작을 살펴보면, 상기 입력 버퍼 회로(14)는 상기 제어 신호(Out_cnt)가 로우 레벨일 때, 입력 모드로 동작하므로서 상기 입출력 패드(20)로부터 제공되는 입력 신호(Dat_in)를 상기 IC 회로(10)로 전송한다.Referring to FIG. 3, the operation of the input mode and the output mode of the input / output buffer circuit 12a is performed. When the control signal Out_cnt is at a low level, By operating in the input mode, the input signal Dat_in provided from the input / output pad 20 is transmitted to the IC circuit 10.

상기 출력 버퍼 회로(16)는 상기 제어 신호(Out_cnt)가 하이 레벨일 때, 출력 모드로서 상기 IC 회로(10)로부터 상기 입출력 패드(20)로 출력 신호(Dat_out)를 전송한다.The output buffer circuit 16 transmits an output signal Dat_out from the IC circuit 10 to the input / output pad 20 as an output mode when the control signal Out_cnt is at a high level.

다시 도 2를 참조하면, 상기 스위칭 회로(30)는 상기 제어 신호(Out_cnt)를 받아들이는 인버터(32)와 상기 인버터(32)의 입력 및 출력 단자가 상보형(complementry)의 제어 신호로 양단에 각각 연결되어, 상기 입출력 패드(20) 및 상기 입력 버퍼 회로(14)의 입력 단자 사이에 연결되는 트랜스미션 게이트(36) 및 드레인 단자가 상기 입력 버퍼 회로(14)의 입력 단자에 연결되고, 게이트 단자가 상기 인버터(32)의 출력 단자에 연결되며 소스 단자가 접지되는 트랜지스터(34)를 구비하고 있다. 그리고 상기 트랜스미션 게이트(36)는 CMOS 트랜지스터로 구비되며, 상기 트랜지스터(34)는 NMOS 트랜지스터로 구비된다.Referring back to FIG. 2, the switching circuit 30 has an inverter 32 that receives the control signal Out_cnt and an input and an output terminal of the inverter 32 at both ends as complementary control signals. Respectively, a transmission gate 36 and a drain terminal connected between the input / output pad 20 and an input terminal of the input buffer circuit 14 are connected to an input terminal of the input buffer circuit 14, and a gate terminal Is coupled to the output terminal of the inverter 32 and has a transistor 34 having a source terminal grounded. The transmission gate 36 is provided with a CMOS transistor, and the transistor 34 is provided with an NMOS transistor.

예컨데, 상기 제어 신호(Out_cnt)가 하이 레벨(high level)인 경우에는 출력 모드로서 상기 입출력 버퍼 회로(12a)는 동작된다. 즉, 상기 스위칭 회로(30)는 상기 제어 신호(Out_cnt)를 받아들여서 이를 인버터(32)에 의해 로우 레벨로 변환한다. 그리고 상기 인버터(32)의 입출력 신호 즉, 하이 및 로우 레벨 신호의 제어에 의해서 상기 트랜스미션 게이트(36)는 오프(off)된다. 이 때 상기 NMOS 트랜지스터(34)는 온(on)이 되어 접지되므로서 상기 입력 버퍼 회로(14)로 유입되는 출력 신호(Dat_out)에 따른 전류를 차단하게 된다.For example, when the control signal Out_cnt is at a high level, the input / output buffer circuit 12a is operated as an output mode. That is, the switching circuit 30 receives the control signal Out_cnt and converts it to the low level by the inverter 32. The transmission gate 36 is turned off by the control of the input / output signals of the inverter 32, that is, the high and low level signals. At this time, the NMOS transistor 34 is turned on and cuts off the current according to the output signal Dat_out flowing into the input buffer circuit 14.

그리고 상기 제어 신호(Out_cnt)가 로우 레벨(low level)인 경우에는 입력 모드로서, 상기 트랜스미션 게이트(36)는 온이되고, 상기 NMOS 트랜지스터(34)는 오프되어 상기 입출력 패드(20)로부터 입력되는 입력 신호(Dat_in)를 상기 입력 버퍼 회로(14)로 제공한다.When the control signal Out_cnt is at a low level, the transmission gate 36 is turned on and the NMOS transistor 34 is turned off to be input from the input / output pad 20. An input signal Dat_in is provided to the input buffer circuit 14.

따라서 상기 스위칭 회로(30)는 상기 제어 신호(Out_cnt)에 대응해서, 입력 모드에서는 상기 입력 신호(Dat_in)를 상기 입력 버퍼 회로(14)로 제공하고, 상기 출력 모드에서는 상기 입력 버퍼 회로(14)로 유입되는 출력 신호(Dat_out)를 차단한다.Accordingly, the switching circuit 30 provides the input signal Dat_in to the input buffer circuit 14 in an input mode in response to the control signal Out_cnt, and in the output mode, the input buffer circuit 14. Blocks the output signal (Dat_out) flowing into.

상술한 바와 같이 본 발명은 마이크로컴퓨터의 입출력 버퍼 회로에 있어서 출력 모드시에 입력 버퍼 회로의 불필요한 전류 유입을 차단하므로서 반도체 장치의 전체 소모 전류를 감소시키며, 이로 인한 EMI 등의 노이즈 문제를 해결한다.As described above, the present invention reduces the total current consumption of the semiconductor device by blocking unnecessary current inflow of the input buffer circuit in the output mode of the input / output buffer circuit of the microcomputer, thereby solving noise problems such as EMI.

Claims

In an input / output buffer circuit provided between an IC circuit and an input / output pad of a semiconductor device:

An input buffer circuit (14) for transmitting an input signal (Dat_in) from the input / output pad (20) to the IC circuit (10) in response to a control signal (Out_cnt) input from the IC circuit (10);

An output buffer circuit (16) which receives the control signal (Out_cnt) and transmits an output signal (Dat_out) from the IC circuit (10) to the input / output pad (20);

The input signal Dat_in is provided to the input buffer circuit 14 when the control signal Out_cnt is provided between the input buffer circuit 14 and the input / output pad 20 and the control signal Out_cnt is a first level signal. And a switching circuit (30) for blocking an output signal (Dat_out) flowing into the input buffer circuit (14) when the control signal (Out_cnt) is a second level signal.

The method of claim 1,

The switching circuit 30 is:

An inverter 32 which receives the control signal Out_cnt and inverts it;

A transmission gate 36 connected to an input and output terminal of the inverter 32 to a complementary control terminal, respectively, and between an input / output pad 20 and an input terminal of the input buffer circuit 14. And;

An input / output buffer circuit comprising a transistor 34 having a drain terminal connected to an input terminal of the input buffer circuit 14, a gate terminal connected to an output terminal of the inverter 32, and a source terminal of which is grounded. .

The method of claim 2,

The transmission gate (36) is an input / output buffer circuit, characterized in that provided as a CMOS transistor.

The method of claim 2,

And the transistor (34) comprises an N-channel MOS transistor.