KR19990050341A - 액정표시장치 액티브패널의 구조 및 제조방법 - Google Patents
액정표시장치 액티브패널의 구조 및 제조방법 Download PDFInfo
- Publication number
- KR19990050341A KR19990050341A KR1019970069442A KR19970069442A KR19990050341A KR 19990050341 A KR19990050341 A KR 19990050341A KR 1019970069442 A KR1019970069442 A KR 1019970069442A KR 19970069442 A KR19970069442 A KR 19970069442A KR 19990050341 A KR19990050341 A KR 19990050341A
- Authority
- KR
- South Korea
- Prior art keywords
- bus line
- gate
- data bus
- layer
- gate bus
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 19
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims description 38
- 239000012535 impurity Substances 0.000 claims description 20
- 230000001681 protective effect Effects 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 description 10
- 239000011810 insulating material Substances 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 238000002161 passivation Methods 0.000 description 7
- 238000000059 patterning Methods 0.000 description 5
- 229910018125 Al-Si Inorganic materials 0.000 description 4
- 229910018520 Al—Si Inorganic materials 0.000 description 4
- 229910018594 Si-Cu Inorganic materials 0.000 description 4
- 229910008332 Si-Ti Inorganic materials 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910008465 Si—Cu Inorganic materials 0.000 description 4
- 229910006749 Si—Ti Inorganic materials 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 액정표시장치 액티브패널의 구조 및 제조방법을 제공한다. 그 액정표시장치 액티브패널의 구조 및 제조방법은, 기판; 상기 기판 위에 서로 평행하게 형성되는 다수의 게이트버스라인; 상기 게이트버스라인과 교차하는 다수의 데이터버스라인; 상기 데이터버스라인의 하층에 연속증착되어 소정의 폭을 지니도록 패턴되는 버퍼층; 그리고, 상기 게이트버스라인과 데이터버스라인이 교차하여 이루는 소정의 영역에 위치하는 화소전극을 포함하고, 상기 버퍼층은 상기 화소전극의 가장자리부와 겹치는 것을 특징으로 한다. 이때 상기 버퍼층은 근접한 두 화소전극의 가장자리 사이의 거리보다 큰 폭을 지니도록 형성되는 것을 특징으로 한다.
이에 따라, 상기 화소전극을 형성하기 위한 ITO막 패턴 과정에 있어서, 상기 ITO막 에천트가 게이트버스라인(120)의 표면을 식각하지 못하게 된다. 그로 인해 상기 게이트버스라인(120)이 상기 ITO 에천트에 의해 단선되는 것을 방지하는 등의 효과가 있다.
Description
본 발명은 액정표시장치 액티브패널의 구조 및 그 제조방법에 관한 것으로, 특히 액정표시장치 액티브패널의 게이트배선과 데이터 배선 및 스위칭소자를 형성한 후 화소전극을 형성하는 공정에 있어서, 상기 화소전극 형성 공정에 의해 발생하는 게이트 배선의 데미지(damage)를 방지하기 위한 액정표시장치 액티브패널의 구조 및 제조 방법에 관한 것이다.
일반적으로, 액정표시장치(LCD : liquid crystal display)는 도 1에 도시된 바와 같이 칼라필터패널(30)과 액티브패널(10) 그리고, 상기 두 패널(10, 20) 사이에 채워져 있는 액정(22) 등으로 구성되어 있다.
상기 두 패널(10, 30)의 각 외면에는 가시광선을 선평광 시켜주는 편광판(11, 31)이 각각 부착되어 있다. 즉, 상기 칼라필터패널(30)의 한쪽 면에 편광판(31)이 부착되어 있고, 편광판(31)이 부착되지 않은 반대 면은 칼라필터(32)와 공통전극(33)을 포함하여 구성된다.
또한 상기 액티브패널(10)의 한쪽 면에 편광판(11)이 부착되어 있고, 편광판(11)이 부착되지 않은 반대 면은 다수의 게이트버스라인(12)과 다수의 데이터버스라인(13), 스위칭소자(A) 그리고, 화소전극(16) 등을 포함하여 구성된다.
상기 액티브패널(10)의 구조를 도 2에 도시된 개략도를 참조하여 설명하면 다음과 같다. 상기 액티브패널(10)은 다수의 게이트버스라인(12)과 게이트버스라인 패드부(12b), 다수의 데이터버스라인(13)과 데이터버스라인 패드부(13b), 스위칭소자(A) 그리고, 화소전극(16)을 포함하여 구성된다.
이때 상기 다수의 게이트버스라인(12)은 서로 평행한 구조를 이루며, 상기 다수의 데이터버스라인(13)은 상기 다수의 게이트버스라인(12)과 서로 직교하여 매트리스 구조를 이룬다.
그리고 상기 게이트버스라인(12)과 데이터버스라인(13)이 서로 직교하여 이루는 소정의 영역에는, 게이트버스라인(12)에서 분기되는 게이트전극(12a)과 상기 데이터버스라인(13)에서 분기되는 소스전극(13a)과 그 소스전극(13a)과 대향하여 위치하는 드레인전극(13c)으로 구성되는 TFT 스위칭소자(A)가 위치하며, 상기 화소전극(16)은 접촉홀(15)을 통해 상기 스위칭소자(A)의 출력단자인 상기 드레인전극(13c)과 전기적 접속을 이룬다.
상술한 바와 같은 액정표시장치 액티브패널의 제조 공정을, 도 2의 a-a 절단부의 제조공정을 나타내는 도 3a~도 3g 단면도와, 도 2의 b-b 절단부 제조 공정을 나타내는 도 4a~도 4f 단면도를 참조하여 상세히 설명하면 다음과 같다.
유리기판 등을 이용한 투명기판(11) 위에 알루미늄(Al), 알루미늄(Al)계 합금(Al-Pd, Al-Si, Al-Si-Ti, Al-Si-Cu 등) 중 어느 하나를 증착하여 제 1금속층을 형성한다.
상기 제 1금속층을 제 1마스크 공정으로 패턴하여, 다수의 게이트버스라인(12)과, 게이트 전극(12a) 등을 상기 투명기판(11) 위에 형성한다(도 3a, 도 4a).
상기 다수의 게이트버스라인(12)과 게이트전극(12a) 등을 포함하는 액정표시장치 기판에 계면특성이 좋고, 절연 내압이 높은 SiNx 또는, SiOx을 이용하여 절연물질층(17')을 형성한다. 상기 절연물질층(17') 위에 다결정 실리콘(a-Si) 등의 순수 반도체물질(18')과 불순물을 도핑(doping)한 불순물 반도체물질(19')을 연속으로 증착한다(도 3b, 도 4b).
상기 절연물질층(17')과 순수 반도체물질층(18'), 불순물 반도체물질층(19')을 제 2마스크 공정으로 패턴하여 게이트절연막(17)과, 순수반도체층(18) 그리고, 오믹접촉을 위한 불순물반도체층(19:오믹접촉층)을 형성한다(도 3c, 도 4c).
상기 게이트절연막(17)과 순수반도체층(18) 그리고 불순물반도체층(19)을 포함하는 기판에 알루미늄(Al), 알루미늄(Al)계 합금(Al-Pd, Al-Si, Al-Si-Ti, Al-Si-Cu 등) 중 어느 하나를 증착하여 제 2금속층을 형성한다.
상기 제 2금속층을 제 3마스크 공정으로 패턴하여 상술한 상기 게이트버스라인(12)의 형성방향과 수직한 방향을 지닌 다수의 데이터버스라인(13)과 그 데이터버스라인(13)에서 분기되는 소스전극(13a)을 형성하고, 상기 소스전극(13a)과 대향하는 위치에서 출력단자로써의 기능을 수행하는 드레인전극(13c)을 형성한다(도 3d, 도 4d).
이때 상기 데이터버스라인(13) 하층의 게이트절연막(17), 순수반도체층(18) 및, 불순물반도체층(19)은 상기 데이터버스라인(13)과 거의 같은 폭으로 형성되며, 상기 데이터버스라인(13)의 버퍼층으로써 작용한다.
상기 게이트버스라인(12), 데이터버스라인(13) 그리고, 게이트전극(12a), 반도체층(18, 19), 소스전극(13a), 드레인전극(13c) 등을 포함하는 액정표시장치 기판에 SiNx, SiOx, BCB(Benzocyclobutene) 등의 절연물질을 도포하여 보호막(20)을 형성한다(도 3e, 도 4e).
상기 보호막(20)의 하단에 존재하는 스위칭소자의 출력단자인 드레인전극(13c)의 일부가 노출되도록 제 4마스크 공정에 의해, 상기 보호막(20)의 일부를 제거하여 접촉홀(15)을 형성한다(도 3f).
상술한 공정이 완료된 액정표시장치 기판의 전면에 스퍼터링법 등을 이용하여 ITO(Indium Tin Oxide)막을 증착한다. 그리고, 제 5마스크 공정에 의해 상기 ITO막을 소정의 패턴으로 식각한다.
상기 ITO막의 패턴 형성으로 인해 상기 접촉홀(15)을 통해 스위칭소자의 출력단자인 드레인전극(13c)과 접속되는 화소전극(16)을 형성한다(도 3g, 도 4f). 상술한 각 일련의 과정에 의해 액정표시장치 액티브패널의 부분 제조공정이 이루어진다.
그러나, 그러한 종래의 제조공정에 따른 액정표시장치 액티브패널의 구조에 의하면, 도 4f에 도시된 바와 같이 게이트버스라인(12)과 데이터버스라인(13)의 교차부분에 있어서, 화소전극(16) 가장자리부와 데이터버스라인(13) 가장자리부 사이에는 소정의 거리가 유지된다.
그로 인해 보호막(20)의 상단에 ITO막을 증착하고 패턴하는 과정에 의해 상기 보호막(20)의 표면이 에칭 되거나, 크랙이 발생하게 된다.
이때, 상기 ITO막을 패턴하기 위한 에천트는, 특히 도 5의 확대도에 도시된 바와 같이, ITO막의 패턴 가장자리부와 데이터버스라인(13) 가장자리부 사이 보호막(20)의 크랙발생부(B)로 스며들게 되고, 보호막(20)의 하단에 존재하는 게이트버스라인(12)의 표면을 식각하게 되어 상기 게이트버스라인 데미지부(B')를 발생시키게 된다. 그로 인해 상기 게이트버스라인(12)이 단선되는 등의 문제가 발생한다.
따라서, 본 발명은 상기와 같은 문제점을 해소하기 위하여 발명된 것으로, 액정표시장치 액티브패널의 제조과정에 있어서, ITO막을 패턴하기 위한 에천트에 의해 보호막 하단에 위치하게 되는 게이트버스라인(12)이 단선되는 문제를 해결하기 위한 액정표시장치 액티브패널의 구조 및 제조방법을 제공하는데 그 목적이 있다.
도 1은 일반적인 액정표시장치 구조를 나타내는 개략도.
도 2는 일반적인 액정표시장치 액티브패널의 구조를 나타내는 개략도.
도 3a~도 3g는 도 2의 a-a 절단부 제조공정을 나타내는 단면도.
도 4a~도 4f는 도 2의 b-b 절단부 제조공정을 나타내는 단면도.
도 5는 도 4f의 부분확대도.
도 6은 본 발명의 일 실시예에 따른 액정표시장치 액티브패널의 구조를 나타내는 개략도.
도 7a~도 7e는 본 발명의 일 실시예에 따른 액정표시장치 액티브패널 c-c 단면부의 제조공정을 나타내는 단면도.
<도면의 주요부분에 대한 부호의 설명>
10 : 액티브패널 11, 31 : 편광판
11, 110 : 투명기판 12, 120 : 게이트버스라인
12a, 120a : 게이트전극 13, 130 : 데이터버스라인
13a, 130a : 소스전극 13c, 130c : 드레인전극
15, 150 : 접촉홀 16, 160 : 화소전극
17, 170 : 게이트절연막 17', 170" : 절연물질층
18, 180 : 순수반도체층 18', 180" : 순수 반도체물질층
19, 190 : 불순물반도체층 19', 190" : 불순물 반도체물질층
20, 200 : 보호막 22 : 액정
30 : 칼라필터패널 32 : 칼라필터
33 : 공통전극 A : 스위칭소자
B : 크랙발생부 B' : 데미지부
C1, C2 : 크로스(cross)부
이러한 목적을 달성하기 위해 본 발명에 따른 액정표시장치 액티브패널은, 기판; 상기 기판 위에 서로 평행하게 형성되는 다수의 게이트버스라인; 상기 게이트 버스라인과 교차하는 다수의 데이터버스라인; 상기 데이터버스라인의 하층에 연속증착되어 소정의 폭을 지니도록 패턴되는 버퍼층; 그리고, 상기 게이트버스라인과 데이터버스라인이 교차하여 이루는 소정의 영역에 위치하는 화소전극을 포함하고, 상기 버퍼층은 상기 화소전극의 가장자리부와 겹치는 것을 특징으로 한다.
즉, 상기 버퍼층은 근접한 두 화소전극의 가장자리 사이의 거리보다 큰 폭을 지니는 것을 특징으로 한다.
또한 상기 기판은 상기 게이트버스라인으로부터 분기된 게이트전극과, 상기 데이터버스라인으로부터 분기되는 소스전극과 드레인전극, 그리고 상기 소스전극과 드레인전극의 하층과 상기 게이트버스라인과 상기 게이트전극 상층에 위치하는 게이트절연막, 상기 게이트절연막 위에 위치하는 순수반도체층 및 불순물반도체층을 포함하는 것을 특징으로 한다.
이때 상기 버퍼층은 게이트절연막, 순수반도체층, 불순물반도체층의 패턴에 의해 형성되는 것을 특징으로 한다.
[실시예]
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 6에는 본 발명의 일 실시예에 따른 액정표시장치 액티브패널의 구조를 나타내기 위한 개략도가 도시되며, 도 7a~도 7e에는 그 액정표시장치 액티브패널의 제조공정에 따른 c-c단면부 제조공정을 나타내는 단면도가 도시된다.
유리기판 등을 이용한 투명기판(110) 위에 알루미늄(Al), 알루미늄(Al)계 합금(Al-Pd, Al-Si, Al-Si-Ti, Al-Si-Cu 등) 중 어느 하나를 증착하여 제 1금속층을 형성한다. 상기 제 1금속층을 제 1마스크 공정으로 패턴하여, 다수의 게이트버스라인(120)과, 게이트 전극(120a) 등을 상기 투명기판(110) 위에 형성한다(도 7a, 도 6).
상기 다수의 게이트버스라인(120)과 게이트전극(120a) 등을 포함하는 액정표시장치 기판에 계면특성이 좋고, 절연 내압이 높은 SiNx 또는, SiOx을 이용하여 절연물질층(170')을 형성한다.
상기 절연물질층(170') 위에 다결정 실리콘(a-Si) 등의 순수 반도체물질(180')과 불순물을 도핑(doping)한 불순물 반도체물질(180')을 연속으로 증착한다(도 7b, 도 6).
상기 절연물질층(170')과 순수 반도체물질층(180'), 불순물 반도체물질층(190')을 제 2마스크 공정으로 패턴하여 게이트절연막(170)과, 순수반도체층(180) 그리고, 오믹접촉을 위한 불순물반도체층(19:오믹접촉층)으로 이루어진 버퍼층을 형성한다(도 7c, 도 6).
상기 버퍼층(170, 180, 190)을 포함하는 기판에 알루미늄(Al), 알루미늄(Al)계 합금(Al-Pd, Al-Si, Al-Si-Ti, Al-Si-Cu 등) 중 어느 하나를 증착하여 제 2금속층을 형성한다. 상기 제 2금속층을 제 3마스크 공정으로 패턴하여 상술한 상기 게이트버스라인(120)의 형성방향과 수직한 방향을 지닌 다수의 데이터버스라인(130)과 그 데이터버스라인(130)에서 분기되는 소스전극(130a)이 형성되고, 상기 소스전극(130a)과 대향하는 위치에서 출력단자로써의 기능을 수행하는 드레인전극(130c)이 형성된다.
이때 상기 데이터버스라인(130)은 상기 상기 소정의 폭 이상으로 패턴된 버퍼층 상층에 위치하며, 상기 데이터버스라인(130)의 가장자리부와 하층의 버퍼층(170, 180, 190) 가장자리부 사이에는 소정의 간격이 유지된다(도 7d, 도 6).
상기 게이트버스라인(120), 데이터버스라인(130) 그리고, 게이트전극(120a), 반도체층(180, 190), 소스전극(130a), 드레인전극(130c) 등을 포함하는 액정표시장치 기판에 SiNx, SiOx, BCB(Benzocyclobutene) 등의 절연물질을 도포하여 보호막(200)을 형성한다.
그리고 도면에 도시되지는 않았지만, 상기 보호막의 하단에 존재하는 스위칭소자의 출력단자인 드레인전극(170c)의 일부가 노출되도록 제 4마스크 공정에 의해, 상기 보호막의 일부를 제거한다.
상기 보호막의 제거에 의해 접촉홀(150)을 형성한다.
상술한 공정이 완료된 액정표시장치 기판의 전면에 스퍼터링법 등을 이용하여 ITO(Indium Tin Oxide) 막을 증착한다. 그리고, 제 5마스크 공정에 의해 상기 ITO막을 패턴한다. 이때, 상기 ITO막은 상기 데이터버스라인(130) 하단부에 형성되는 게이트절연막(170) 순수반도체층(180) 및 불순물반도체층(180)의 가장자리부와 소정의 크로스(cross)부(C1, c2)를 지닌다. 상기 ITO막 패턴에 의해 화소전극(160)이 형성된다(도 7e, 도 6).
상술한 일련의 과정에 의해 상기 버퍼층(170, 180, 190)의 폭이, 근접한 화소전극의 가장자리부 사이의 거리보다 큰 폭을 지니는 앨정표시장치 액티브패널의 제조공정이 이루어진다.
이상에서 설명한 본 발명의 실시예에 따른 액정표시장치 액티브패널의 구조 및 제조방법에 의하면, 도 7e에 도시된 바와 같이 데이터버스라인(130)의 하층에서 게이트절연막(170), 순수반도체층(180) 및, 불순물반도체층(180)으로 이루어진 버퍼층은, 화소전극(160)의 가장자리부와 소정의 크로스부(C1, C2)를 지닌다.
따라서, 보호막(200)의 상단에 ITO막을 증착하고 패턴하는 과정에 의해 상기 보호막(200)의 표면이 에칭 되거나 크랙이 발생하여, 상기 ITO막을 패턴하기 위한 에천트가 ITO막의 패턴가장자리부에 존재하는 보호막(200)의 크랙발생부로 스며들게 되더라도, 보호막(200)의 하단에 존재하는 게이트버스라인(120)의 표면을 식각하지 못하게 된다. 그로 인해 상기 게이트버스라인(120)이 ITO의 에천트에 의해 단선되는 문제를 해결하는 효과가 있다.
이상에서 첨부된 도면을 참조하여 본 발명을 일 실시예에 의해 구체적으로 설명하였지만, 본 발명은 이에 의해 제한된 것은 아니고, 당업자의 통상적인 지식의 범위 내에서 그 변형이나 개량이 가능하다.
Claims (9)
- 기판;상기 기판 위에 서로 평행하게 형성되는 다수의 게이트버스라인;상기 게이트버스라인과 교차하는 다수의 데이터버스라인;상기 데이터버스라인의 하층에 연속증착되어 소정의 폭을 지니도록 패턴되는 버퍼층; 그리고,상기 게이트버스라인과 데이터버스라인이 교차하여 이루는 소정의 영역에 위치하는 화소전극을 포함하고, 상기 버퍼층은 상기 화소전극의 가장자리부와 겹치는 것을 특징으로 하는 기판을 포함하는 액정표시장치.
- 제 1항에 있어서, 상기 버퍼층은 근접한 두 화소전극의 가장자리 사이의 거리보다 큰 폭을 지니는 것을 특징으로 하는 액정표시장치.
- 제 1항에 있어서, 상기 기판은 상기 게이트버스라인으로부터 분기된 게이트전극과, 상기 데이터버스라인으로부터 분기되는 소스전극과 드레인전극, 그리고 상기 소스전극과 드레인전극의 하층과 상기 게이트버스라인과 상기 게이트전극 상층에 위치하는 게이트절연막, 상기 게이트절연막 위에 위치하는 순수반도체층 및 불순물반도체층을 포함하는 것을 특징으로 하는 액정표시장치.
- 제 1항 내지는 제3항에 있어서, 상기 버퍼층은 게이트절연막, 순수반도체층, 불순물반도체층으로 형성되는 것을 특징으로 하는 액정표시장치.
- 기판 위에 제 1금속으로 게이트버스라인 형성단계;상기 게이트버스라인을 포함하는 기판에 소정의 폭을 지니는 버퍼층 형성단계;상기 버퍼층이 형성된 기판의 전면에 제 2금속으로 상기 게이트버스라인과 교차하는 데이터버스라인 패턴 형성단계;상기 게이트버스라인, 데이터버스라인을 포함하는 기판의 전면에 보호막 도포단계;상기 게이트버스라인과 데이터버스라인이 교차하여 이루는 영역에 상기 버퍼층과 겹치는 화소전극 형성단계를 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
- 제 5항에 있어서, 상기 버퍼층은 근접한 화소전극의 가장자리부 사이의 거리보다 큰 폭을 지니는 것을 특징으로 하는 액정표시장치 제조방법.
- 제 5항에 있어서, 상기 액정표시장치는 상기 게이트버스라인으로부터 분기된 게이트전극과, 상기 데이터버스라인으로부터 분기되는 소스전극과 드레인전극, 그리고 상기 소스전극과 드레인전극의 하층과 상기 게이트버스라인과 상기 게이트전극 상층에 위치하는 게이트절연막, 상기 게이트절연막 위에 위치하는 순수반도체층 및 불순물반도체층을 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
- 제 5항 내지 제 7항에 있어서, 상기 버퍼층은 연속증착된 게이트절연막, 순수반도체층, 불순물반도체층으로 형성되는 것을 특징으로 하는 액정표시장치 제조방법.
- 제 5항에 있어서, 상기 버퍼층은 상기 데이터버스라인의 하층에 위치하는 것을 특징으로 하는 액정표시장치 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970069442A KR100268307B1 (ko) | 1997-12-17 | 1997-12-17 | 액정표시장치 액티브패널의 구조 및 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970069442A KR100268307B1 (ko) | 1997-12-17 | 1997-12-17 | 액정표시장치 액티브패널의 구조 및 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990050341A true KR19990050341A (ko) | 1999-07-05 |
| KR100268307B1 KR100268307B1 (ko) | 2000-10-16 |
Family
ID=19527519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970069442A KR100268307B1 (ko) | 1997-12-17 | 1997-12-17 | 액정표시장치 액티브패널의 구조 및 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100268307B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100709707B1 (ko) * | 2000-05-19 | 2007-04-19 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0566419A (ja) * | 1991-09-09 | 1993-03-19 | Fujitsu Ltd | 液晶装置及びその製造方法 |
-
1997
- 1997-12-17 KR KR1019970069442A patent/KR100268307B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100709707B1 (ko) * | 2000-05-19 | 2007-04-19 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100268307B1 (ko) | 2000-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101152528B1 (ko) | 누설전류를 줄일 수 있는 액정표시소자 및 그 제조방법 | |
| JP2001059976A (ja) | 液晶表示装置及びその製造方法 | |
| KR100673331B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| KR100582599B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| KR100654158B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| KR20100059508A (ko) | 액정표시장치의 패드부 | |
| KR101307961B1 (ko) | 횡전계형 액정표시장치용 어레이 기판 | |
| KR100632216B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR20010027285A (ko) | 액정표시장치의 구조 및 그 제조방법 | |
| KR19990042670A (ko) | 액정표시장치의 제조방법 | |
| KR20010016714A (ko) | 액정 표시장치 | |
| US20020168788A1 (en) | Method of fabricating a thin film transistor liquid crystal display | |
| KR101189143B1 (ko) | 횡전계형 액정표시장치 | |
| KR100268307B1 (ko) | 액정표시장치 액티브패널의 구조 및 제조방법 | |
| KR0124976B1 (ko) | 개구율 향상을 위한 액정표시장치 및 그 제조방법 | |
| KR100271040B1 (ko) | 액정표시장치의 배선구조 및 그 제조방법(the line structure of the lcd and the method of manufacturing the same) | |
| KR100717179B1 (ko) | 프린지 필드 구동 액정표시장치 제조방법 | |
| KR100259611B1 (ko) | 액정표시장치의 기판 및 그 액정표시장치의 기판의 제조방법 | |
| KR19990011352A (ko) | 이중 게이트 절연막을 갖는 박막 트랜지스터 액정 표시 장치 및 그 제조 방법 | |
| KR100668136B1 (ko) | 박막 트랜지스터 액정 표시 장치의 제조 방법 | |
| KR100247277B1 (ko) | 액정 평판 표시장치 및 그의 제조방법 | |
| KR980010548A (ko) | 액티브 매트릭스 액정표시장치의 제조방법 및 액티브 매트릭스 액정표시장치 | |
| KR100658523B1 (ko) | 액정표시장치 | |
| KR19990040307A (ko) | 몰리브데늄-텅스텐 합금을 이용한 액정표시장치와 그 제조방법 | |
| KR100611043B1 (ko) | 액정 표시장치 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130619 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20150629 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 17 |
|
| LAPS | Lapse due to unpaid annual fee |