KR19990048394A - 반도체 메모리 모듈 - Google Patents

반도체 메모리 모듈 Download PDF

Info

Publication number
KR19990048394A
KR19990048394A KR1019970067068A KR19970067068A KR19990048394A KR 19990048394 A KR19990048394 A KR 19990048394A KR 1019970067068 A KR1019970067068 A KR 1019970067068A KR 19970067068 A KR19970067068 A KR 19970067068A KR 19990048394 A KR19990048394 A KR 19990048394A
Authority
KR
South Korea
Prior art keywords
semiconductor memory
voltage source
memory module
conductive pad
sstl
Prior art date
Application number
KR1019970067068A
Other languages
English (en)
Inventor
이상원
이상혁
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970067068A priority Critical patent/KR19990048394A/ko
Publication of KR19990048394A publication Critical patent/KR19990048394A/ko

Links

Landscapes

  • Dram (AREA)

Abstract

반도체 메모리 모듈이 개시된다. 본 발명에 따른 반도체 메모리 모듈은 인쇄 회로 기판, 인쇄 회로 기판 상에 장착되고 전기적 특성 규격에서 조금 벗어나는 스텁 시리즈 터미네이티드 로직(Stub Series Terminated Logic:SSTL) 인터페이스 반도체 메모리 장치들 및 SSTL 인터페이스 반도체 메모리 장치들의 기준 전압 입력 핀들을 접지 전압원 또는 전원 전압원에 전기적으로 연결시키기 위한 연결부를 구비하므로 반도체 메모리 모듈 제작시 경비가 절감되는 효과가 있다.

Description

반도체 메모리 모듈
본 발명은 반도체 메모리 모듈에 관한 것이며, 특히 스텁 시리즈 터미네이티드 로직(Stub Series Terminated Logic:SSTL) 인터페이스 방식으로 제조된 반도체 메모리 모듈에 관한 것이다.
종래의 반도체 메모리 인터페이스 방식은 저전압 티티엘(Low Voltage Transistor Transistor Logic:LVTTL) 인터페이스 방식이 주류를 이루었으나, 임피던스 정합이 고려되지않아 고주파수 영역에서 전압 레벨 저하로인한 잡음이 발생하며, 핀 구동시 0 V ~ 3.3 V 또는 5 V로 풀 스윙하는 주 전원 전압원을 이용하므로 전력 소모가 많은 단점이 발생한다. 따라서 최근에는 임피던스 정합용 저항(Rs)을 삽입하여 임피던스 정합을 이루어 고주파수 영역에서도 일정한 전압 레벨을 유지하고, 기준 전압(Vref)입력 단자를 통해 핀 구동 전압을 기준 전압(Vref) ± 0.4V 이내로 스몰 스윙하도록 하여 전력 소모를 줄이고 잡음에 의한 영향을 줄인 SSTL 인터페이스 방식이 대두되고 있다.
도 1a 및 1b는 LVTTL 인터페이스 반도체 메모리 장치와 SSTL 인터페이스 반도체 메모리 장치의 핀 구성도를 나타내었다.
도 1a 및 도 1b를 참조하면 도 1a는 LVTTL 인터페이스 반도체 메모리 장치(140)의 핀 구성도로서 전원 전압(Vcc) 입력 단자들(100,106), 어드레스 입력 단자(102), 데이터 입/출력 단자(104), 칼럼 어드레스 스트로브(CAS) 입력 단자(112), 접지 전압(Vss) 연결 단자들(108,114) 및 비연결(No Connection:NC)단자(110)로 구성되며, 도 1b는 SSTL 인터페이스 반도체 메모리 장치(150)의 핀 구성도로서, 전원 전압원(Vcc) 입력 단자들(116,122), 어드레스 입력 단자(118), 데이터 입/출력 단자(120), 칼럼 어드레스 스트로브(CAS) 입력 단자(128), 접지 전압원(Vss) 연결 단자들(124,130) 및 기준 전압(Vref) 입력 단자(126)로 구성된다.
한편, SSTL 인터페이스 반도체 메모리 장치의 전기적 특성 규격은 LVTTL 인터페이스 반도체 메모리 징치의 전기적 특성보다 까다로우며, 따라서 전기적 특성 규격을 조금 벗어나 불량처리되는 SSTL 인터페이스 반도체 메모리 장치가 LVTTL 인터페이스 반도체 메모리 장치로는 전기적 특성에서 문제가 되지않는 경우가 많다. 그러나, 종래에는 전기적 특성 규격을 조금 벗어난 SSTL 인터페이스 반도체 메모리 장치를 불량으로 간주하여 폐기처분하며, 이로인한 경제적 손실이 크다할 수 있다.
본 발명이 이루고자하는 기술적 과제는, 전기적 특성 규격을 조금 벗어나는 SSTL 인터페이스 반도체 메모리 장치를 LVTTL 인터페이스 반도체 메모리 장치로 이용하는 반도체 메모리 모듈을 제공하는데 있다.
도 1a 및 도 1b는 저전압 티티엘(Low Voltage Transistor Transistor Logic :LVTTL) 인터페이스 및 스텁 시리즈 터미네이티드 로직(Stub Series Terminated Logic :SSTL) 인터페이스 반도체 메모리 장치의 핀 구성도.
도 2a 내지 도 2c는 본 발명에 의한 반도체 메모리 모듈에 장착되는 SSTL 인터페이스 반도체 메모리 장치를 설명하기 위한 도면.
도 3은 도 2a에 도시된 본 발명에 의한 연결부를 삽입하여 구성한 반도체 메모리 모듈을 설명하기 위한 도면.
상기 과제를 이루기 위한 본 발명에 따른 반도체 메모리 모듈은 인쇄 회로 기판, 인쇄 회로 기판 상에 장착되고, 전기적 특성 규격에서 조금 벗어난 SSTL 인터페이스 반도체 메모리 장치들 및 SSTL 인터페이스 반도체 메모리 장치들의 기준 전압 입력 핀들을 접지 전압원 또는 전원 전압원에 전기적으로 연결시키기 위한 연결부를 구비한다.
상기 본 발명에 의해 반도체 메모리 모듈 제작시 경비가 절감되는 효과가 있다.
이하, 본 발명에 의한 반도체 메모리 모듈의 구성 및 동작을 첨부한 도면을 참조로하여 다음과 같이 설명한다.
도 2a 내지 도 2c는 본 발명에 의한 반도체 메모리 모듈에 장착되는 SSTL 인터페이스 반도체 메모리 장치를 설명하기 위한 도면을 나타낸다.
전기적 특성 규격을 조금 벗어나는 SSTL 인터페이스 반도체 메모리 장치를 LVTTL 인터페이스 반도체 메모리 장치로 이용하기위해 SSTL 인터페이스 반도체 메모리 장치(150)의 기준 전압(Vref) 입력 단자(126)는 접지 전압원(Vss) 또는 전원 전압원(Vcc)으로 연결해야하며, 연결 단자의 선택은 JEDEC의 권고 사항을 따른다.
도 2a 내지 도 2c를 참조하면, 도 2a는 SSTL 인터페이스 반도체 메모리 장치(150) 및 연결부(200)로 구성된다. 여기서 연결부(200)는 SSTL 인터페이스 반도체 메모리 장치(150)의 기준 전압(Vref) 입력 단자(126)에 전기적으로 연결되는 제1전도성 패드(202), 전원 전압원(Vcc)에 전기적으로 연결된 제2전도성 패드(204) 및 접지 전압원(Vss)에 전기적으로 연결된 제3전도성 패드(206)로 구성된다. 도 2b는 도 2a에 도시된 제1전도성 패드(202)와 제2전도성 패드(204) 사이에 영옴 저항(R)을 연결하여 SSTL 인터페이스 반도체 메모리 장치(150)의 기준 전압(Vref) 입력 단자(126)를 전원 전압원(Vcc)으로 연결하는 연결부(210)를 도시하였고, 도 2c는 도 2a에 도시된 제1전도성 패드(202)와 제3전도성 패드(206) 사이에 영옴(R)을 연결하여 SSTL 인터페이스 반도체 메모리 장치(150)의 기준 전압(Vref) 입력 단자(126)가 접지 전압원(Vss)으로 연결되는 연결부(220)를 도시하였으며, 이때, 도 2a 내지 도 2c에 도시된 SSTL 인터페이스 반도체 메모리 장치(150)의 참조 번호는 도 1b에 도시된바와 같다. 상술한 바에 의해 연결부는 영옴 저항(R)의 연결 상태에따라 SSTL 인터페이스 반도체 메모리 장치(150)의 기준 전압(Vref) 입력 단자(126)를 접지 전압원(Vss) 또는 전원 전압원(Vcc)으로 선택적 연결이 가능하다.
도 3은 도 2a에 도시된 연결부(200)를 삽입하여 구성한 반도체 메모리 모듈을 설명하기 위한 도면으로서, SSTL 인터페이스 반도체 메모리 장치들(302) 및 도 2a에 도시된 연결부(200)(미도시)가 삽입된 인쇄 회로 기판(300)으로 구성된다.
도 3을 참조하면 전기적 특성 규격을 조금 벗어나는 SSTL 인터페이스 반도체 메모리 장치들(302)을 LVTTL 인터페이스 반도체 메모리 장치로 이용한 반도체 모듈을 나타내며, 본 발명에 따른 연결부를 통해 SSTL 인터페이스 반도체 메모리 장치의 기준 전압(Vref) 입력 단자(126)를 접지 전압원(Vss) 또는 전원 전압원(Vcc)으로 선택적 연결이 가능하며, 이로 인해 인쇄 회로 기판을 단일화할 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 메모리 모듈은 전기적 특성 규격을 조금 벗어나 불량으로 간주된 SSTL 인터페이스 반도체 메모리 장치를 LVTTL 인터페이스 반도체 메모리 장치로 이용하는 모듈을 제작하므로 반도체 모듈 제작시 경비 절감의 효과가 있으며, 영옴 저항을 이용한 연결부를 통해 인쇄 회로 기판의 단일화를 이룰 수 있다.

Claims (4)

  1. 인쇄 회로 기판;
    상기 인쇄 회로 기판 상에 장착되고, 전기적 특성을 조금 벗어나는 SSTL 인터페이스 반도체 메모리 장치들; 및
    상기 SSTL 인터페이스 반도체 메모리 장치들의 기준 전압 핀들을 접지 전압원 또는 전원 전압원에 전기적으로 연결시키기 위한 연결부를 구비하는 것을 특징으로하는 반도체 메모리 모듈.
  2. 제1항에 있어서, 상기 연결부는
    상기 기준 전압 핀에 전기적으로 연결되는 제1도전성 패드;
    상기 전원 전압원에 전기적으로 연결된 제2도전성 패드; 및
    상기 접지 전압원에 전기적으로 연결된 제3도전성 패드를 구비하는 것을 특징으로하는 반도체 메모리 모듈.
  3. 제2항에 있어서, 상기 제1도전성 패드와 제2도전성 패드 사이에 연결된 영옴 저항을 구비하는 것을 특징으로하는 반도체 메모리 모듈.
  4. 제2항에 있어서, 상기 제1도전성 패드와 제3도전성 패드 사이에 연결된 영옴 저항을 구비하는 것을 특징으로하는 반도체 메모리 모듈.
KR1019970067068A 1997-12-09 1997-12-09 반도체 메모리 모듈 KR19990048394A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970067068A KR19990048394A (ko) 1997-12-09 1997-12-09 반도체 메모리 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970067068A KR19990048394A (ko) 1997-12-09 1997-12-09 반도체 메모리 모듈

Publications (1)

Publication Number Publication Date
KR19990048394A true KR19990048394A (ko) 1999-07-05

Family

ID=66088961

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970067068A KR19990048394A (ko) 1997-12-09 1997-12-09 반도체 메모리 모듈

Country Status (1)

Country Link
KR (1) KR19990048394A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100471162B1 (ko) * 2002-02-27 2005-03-08 삼성전자주식회사 고속 메모리 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100471162B1 (ko) * 2002-02-27 2005-03-08 삼성전자주식회사 고속 메모리 시스템

Similar Documents

Publication Publication Date Title
KR0155033B1 (ko) 버스를 통하여 신호를 전송하기 위한 전자회로 장치 및 소정의 안정전압을 발생하기 위한 반도체 장치
US6097883A (en) Dual state memory card having combined and single circuit operation
US6426879B1 (en) Load adjustment board and data processing apparatus
KR930020653A (ko) 반도체 기억 장치의 실장 방법
KR100403621B1 (ko) 전기적 특성 평가를 위한 테스트 패드를 갖는 칩 온 필름패키지 및 칩 온 필름 패키지 형성 방법
US20070115712A1 (en) Apparatus and method for mounting microelectronic devices on a mirrored board assembly
US5923529A (en) Card slot unit for a personal computer
KR890013751A (ko) 반도체 장치
US6672912B2 (en) Discrete device socket and method of fabrication therefor
WO2020134036A1 (zh) 一种用于测试存储卡的测试板及测试设备
KR100582912B1 (ko) 집적 회로를 수용하는 하우징을 갖는 전자 회로 장치
KR19990048394A (ko) 반도체 메모리 모듈
US20060040528A1 (en) Connector module and motor utilizing the same
US7944705B2 (en) Compatible circuit for integrated circuits and layout method for the same
KR100570103B1 (ko) 정합 커패시터를 구비한 메모리 모듈 및 메모리 시스템
JP2002368374A (ja) 変換モジュール
JP2621766B2 (ja) 半導体装置試験用ユニバーサルバーンインボード
US6305946B1 (en) Power connector combining signal connection
KR100228148B1 (ko) 임피던스 정합 커패시터를 갖는 메모리 모듈
JPS5913350A (ja) Ｉｃソケツト
KR940004998Y1 (ko) 메모리모듈
KR100239686B1 (ko) Dram의 용량 확장구조
KR19980066880A (ko) 피씨비(pcb) 실장용 커넥터
US7301847B2 (en) Method and device for a main board commonly associated with DDR2 or DDR1
KR20040022818A (ko) 메모리모듈의 테스트용 소켓 지그

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination