KR19990039549A - 크로스토크 보상회로 - Google Patents

크로스토크 보상회로 Download PDF

Info

Publication number
KR19990039549A
KR19990039549A KR1019970059689A KR19970059689A KR19990039549A KR 19990039549 A KR19990039549 A KR 19990039549A KR 1019970059689 A KR1019970059689 A KR 1019970059689A KR 19970059689 A KR19970059689 A KR 19970059689A KR 19990039549 A KR19990039549 A KR 19990039549A
Authority
KR
South Korea
Prior art keywords
voltage
compensation circuit
liquid crystal
crosstalk compensation
control signal
Prior art date
Application number
KR1019970059689A
Other languages
English (en)
Other versions
KR100262957B1 (ko
Inventor
지경재
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019970059689A priority Critical patent/KR100262957B1/ko
Publication of KR19990039549A publication Critical patent/KR19990039549A/ko
Application granted granted Critical
Publication of KR100262957B1 publication Critical patent/KR100262957B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 크로스토크 보상회로의 적분기에 누적된 전하량을 초기화 제어부를 이용하여 주기적으로 방전시켜 균일한 공통전압을 보상하는 크로스토크 보상회로 및 이를 이용한 액정 표시장치에 관한 것이다.
본 발명의 크로스토크 보상회로는 차동증폭기와 가산기 사이에 접속되어 일정시간 동안 적정한 크기를 갖는 전압을 저장하는 전압축적 수단과, 전압축적 수단과 병렬로 접속되어 상기 전압축적 수단에 축적된 전하량을 초기화 시키는 초기화수단을 구비한다.

Description

크로스토크 보상회로(Circuit For Crosstalk Compensation)
본 발명은 크로스토크 보상회로에 관한 것으로, 특히 크로스토크 보상회로의 적분기에 누적된 전하량을 초기화 제어부를 이용하여 주기적으로 방전시켜 균일한 공통전압을 보상하는 크로스토크 보상회로 및 이를 이용한 액정 표시장치에 관한 것이다.
통상적으로 액정패널은 비디오 신호에 따라 광원으로부터의 광빔의 투과량을 조절하여 화면에 비디오 신호에 해당하는 화상을 표시한다. 이를 위하여, 액정패널은 매트릭스 형태로 배열되어진 다수의 액정셀들과 이들 액정셀들 각각에 공급될 비디오 신호를 절환하기 위한 다수의 제어용 스위치들로 구성된다. 그리고 상기 액정패널을 구동하기 위한 액정패널 구동장치는 다수의 액정셀들 각각에 그들 각각에 해당하는 화소신호를 인가하여야 한다. 아울러, 액정패널 구동장치는 액정패널의 구동전압을 낮추기 위해 비디오 신호를 일정한 전압레벨을 기준으로 정(+) 및 부(-)의 극성을 가지도록 변화시키고 있다. 이에따라, 액정패널 구동장치는 액정패널에 포함되어진 제어용 스위치들을 제어하기 위한 전압신호들을 공급하여야 하고 아울러 액정셀들에 일정한 전압레벨을 가지는 공통전압(VCOM)을 추가로 공급하여야 한다. 또한, 상기 액정패널에서는 크로스토크(Crosstalk) 보상회로를 사용하여 공통전압(VCOM)을 보상하고 있다.
도 1 내지 도 2를 참조하여 종래 기술에 따른 크로스토크 보상회로에 대해서 설명하고자 한다.
도 1은 종래의 기술에 따른 크로스토크 보상회로의 블록도를 나타내는 도면으로써, 도 1의 구성에서 종래 기술에 따른 크로스토크 보상회로는, 공통전압(VCOM)의 차신호를 입력으로 받는 차동증폭기(2)와, 상기 차동증폭기의 출력신호를 자신의 입력으로 인가 하는 적분기(4)와, 상기 적분기(4)의 출력신호 및 공통전압 제어신호를 입력하는 가산기(6)를 구비한다. 상기 차동증폭기(2)의 입력단에서는 패널(8)에 인가되기 전의 공통전압(VCOM1)과 패널에서 출력되어 왜곡된 공통전압(VCOM2)을 인가받게 되어 VCOM1과 VCOM2의 차신호를 입력으로 하여 상기 차신호를 증폭하여 출력한다. 또한, 적분기(4)에서는 상기 차동증폭기(2)로부터 출력된 신호를 일정기간동안 적정한 양의 크기를 갖도록 유지시킨다. 그리고, 가산기(6)에서는 상기 적분기(4)에서 출력된 적정한 크기를 갖는 전압과 공통전압 제어신호를 가산하여 출력되는 보상된 공통전압(VCOM)을 액정패널에 인가하이 액정패널의 수평동기신호 크로스토크를 개선한다.
도 2는 도 1의 상세 회로도로써, 도 2의 구성에서 종래기술에 따른 크로스토크 보상회로는 제1 노드(11)와 제7 노드(17) 사이에 접속된 제3 저항(R3)과, 제7노드(17)에 접속된 제1 연산증폭기(A1)의 반전단자와, 패널(8)과 제8 노드(18) 사이에 위치한 제2 저항(R2)과, 제8 노드(18)와 기저전압원(GND) 사이에 접속된 제1 저항과, 제7 노드(17)와 제2 노드(12) 사이에 병렬로 접속된 제4 저항(R4) 및 제1 캐패시터(C1)를 갖는 차동증폭기(2)를 구비한다. 제7 노드(17)에는 공통전압(VCOM1)이 인가되며, 제8 노드(18)에는 패널(8)에서 출력되는 왜곡된 공통전압(VCOM2)이 인가되어 제1 연산증폭기(A1)에서는 VCOM1과 VCOM2의 차신호가 적정크기로 증폭되어 출력되며, 제4 저항(R4) 및 제1 캐패시터(C1)는 제7 노드(17)에 자신의 출력신호가 더해지도록 귀환 시킨다. 이로인해, 상기 차동증폭기(2)에서는 패널(8)에 의해 왜곡된 공통전압(VCOM2)의 차를 추출하게 된다.
또한, 종래기술에 따른 크로스토크 보상회로는 제2 노드(12)와 제3 노드(13)사이에 접속된 제5 저항(R5)과, 제3 노드(13)와 기저전압원(GND) 사이에 접속된 제2 캐패시터(C2)를 갖는 적분기(4)를 구비한다. 상기 적분기(4)의 동작 원리를 살펴보면, 저항(R)과 캐패시터(C)의 곱의 형태를 갖는 시상수(τ)가 신호주기에 대하여 충분히 큰 경우에는 출력신호는 입력신호를 적분한 전압파형을 나타낸다. 상기 제5 저항(R5)과 제2 캐패시터(C2)의 값에 따라 시상수를 조절할 있으며, 상기 캐패시터는 일정시간 동안 적정한 크기를 갖는 전압를 저장하는 전압축적 수단으로 사용된다. 한편, 상기 전압축적 수단(C2)에는 내부의 형성된 귀환회로(Feedback Circuit)를 형성하여 지속적으로 전하를 축적시킨다. 이로인해, 미리 축적된 전하량에 의해서는 적정한 보상이 어려워 질수 있다.
또한, 종래기술에 따른 크로스토크 보상회로는 제3 노드(13)와 제4 노드(14) 사이에 접속된 제6 저항(R6)과, 제4 노드(14)와 제5 노드(15) 사이에 접속된 제7 저항(R7)과, 공통전압 제어신호 라인과 제4 노드(14) 사이에 접속된 제8 저항(R8)과, 제5 노드(15)에 접속된 제2 연산증폭기(A2)의 반전단자와, 기준전압 라인과 접속된 제2 연산증폭기(A2)의 비반전단자와, 제5 노드(15)와 제1 노드(11) 사이에 병렬로 접속된 제9 저항(R9) 및 제3 캐패시터(C3)와, 제6 노드(16)와 제9 노드(19)사이에 접속된 제10 저항(R10)과, 제9 노드(19)에 접속된 제1 및 제2 트랜지스터(Q1,Q2)의 (Q1,Q2)의 베이스와, 고전위 공급전압(VCC)에 접속된 제1 트랜지스터(Q1)의 컬렉터와, 제1 노드(11)에 접속된 제1 트랜지스터(Q1)의 에미터 및 제2 트랜지스터(Q2)의 에미터와 저전위 공급전압(-VCC)에 접속된 제2 트랜지스터(Q2)의 컬렉터를 갖는 가산기(6)를 구비한다. 상기 제6 및 제7 저항(R6,R7)은 두 저항값의 비에 따라 상기 적분기에서 출력된 보상전압과 공통전압 제어신호를 분압시킨다. 상기 분압저항(R6,R7)을 경유한 두 신호는 각각의 분압비에 따라 분압된 후 제2 연산증폭기(A2)의 반전단자에 입력된다. 또한, 기준전압(Reference Voltage : Vr)은 제2 연산증폭기(A2)의 비반전단자에 입력되며, 제2 연산증폭기(A2)는 자신의 비반전단자와 반전단자에 입력된 신호를 차동 증폭시킨다. 한편, 제1 및 제2 트랜지스터(Q1,Q2)로 구현된 푸쉬풀 증폭기는 출력전류를 증가시키는 부스터(Booster) 회로 이다. 또한, 제9 저항(R9) 및 제3 캐패시터(C3)는 출력전압 파형의 왜곡을 감소하기 위해 푸쉬풀 증폭기의 출력신호가 귀환되도록 한다. 이로인해, 가산기(2)에서는 적분기(4)에서 보상된 전압과 공통전압(VCOM) 제어신호를 가산하여 적정한 파항을 액정패널(8)에 인가한다.
그러나, 상술한 바와 같은 크로스토크 보상회로에서는 적분기의 캐패시터에 축적된 전하량이 내부적으로 형성된 귀환회로(Feedback Circuit)에 의해 지속적으로 축적되므로 미리 축적된 전하량에 의해 왜곡이 발생하게 되어 적정한 보상이 이루어지지 못하게 되며, 특히 패널에 가산되는 비율을 크게하면 수직 동기신호의 크로스토크를 유발시켜 액정패널의 화질에 악영항을 끼치는 요인이 되고있다.
따라서, 본 발명의 목적은 크로스토크 보상회로의 적분기에 누적된 전하량을 조정가능한 초기화 제어부를 이용하여 주기적으로 방전시켜 균일한 공통전압을 보상하는 크로스토크 보상회로 및 그를 이용한 액정표시장치를 제공하는데 있다.
도 1은 종래기술에 따른 크로스토크 보상회로의 블록도.
도 2는 도 1의 상세 회로도.
도 3은 본 발명에 따른 크로스토크 보상회로의 블록도.
도 4는 도 3의 상세 회로도.
도 5a는 초기화 제어부의 논리회로도.
도 5b는 도 5a의 또다른 실시예를 나타낸 도면.
도 6은 도 5a의 신호 파형도.
* 도면의 주요부분에 대한 부호의 설명 *
2,12 : 차동증폭기 4,14 : 적분기
6,16 : 가산기 8,18 : 액정패널
20 : 초기화 제어부 22 : 지연부
C1 내지 C13 : 캐패시터 A1 내지 A4 : 연산증폭기
Q1 내지 Q4 : 트랜지스터 VR1,VR2 : 가변저항
I1,I2 : 인버터 EX1 내지 EX4 : 배타적 논리합
Vr : 기준전압 VCOM: 공통전압
V1 : 초기화 제어신호 R1 내지 R20 : 저항
상기 목적을 달성하기 위하여 본 발명의 크로스토크 보상회로는 차동증폭기와 가산기 사이에 접속되어 일정시간 동안 적정한 크기를 갖는 전압을 저장하는 전압축적 수단과, 전압축적 수단과 병렬로 접속되어 상기 전압축적 수단에 축적된 전하량을 초기화 시키는 초기화 수단을 구비한다.
또한, 본 발명의 액정표시장치는 차동증폭기와 가산기 사이에 접속되어 전압을 저장하는 전압축적 수단 및 상기 전압축적 수단과 병렬로 접속되어 상기 전압축적 수단에 축적된 전하량을 초기화하는 초기화 수단을 갖는 크로스토크 보상회로와, 크로스토크 보상회로에 접속되어 상기 초기화 수단을 제어하는 초기화 제어부를 구비한다.
상기 목적외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
도 3 내지 도 6을 참조하여 본 발명의 바람직한 실시예에 대하여 설명 하기로 한다.
도 3은 본 발명에 따른 크로스토크 보상회로의 블록도를 나타내는 도면으로써, 도 3의 구성에서 본 발명에 따른 크로스토크 보상회로는, 공통전압(VCOM)의 차신호를 입력으로 받는 차동증폭기(12)와, 상기 차동증폭기의 출력신호를 자신의 입력으로 인가시키고 자신에게 축적된 전하를 방전하는 스위치를 구비하는 적분기(14)와, 상기 적분기(14)의 출력신호 및 공통전압 제어신호를 입력하는 가산기(16)를 구비한다. 상기 차동증폭기(12) 및 가산기(16)의 동작상태는 도 1과 동일하므로 상세한 설명은 생략하기로 한다. 한편, 적분기(14)에서는 상기 차동증폭기(12)로부터 출력된 신호를 일정기간동안 적정한 양의 크기를 갖도록 유지시킨후, 스위칭 작용에 의해 축적된 전하를 방전시킨다.
도 4는 도 3의 상세 회로도로써, 도 4의 구성에서 본 발명에 따른 크로스토크 보상회로는 제11 노드(21)와 제17 노드(27) 사이에 접속된 제13 저항(R13)과, 제17 노드(27)에 접속된 제3 연산증폭기(A3)의 반전단자와, 액정패널(18)과 제18 노드(28) 사이에 위치한 제12 저항(R12)과, 제18 노드(28)와 기저전압원(GND) 사이에 접속된 제11 저항과, 제17 노드(27)와 제12 노드(22) 사이에 병렬로 접속된 제14 저항(R14) 및 제11 캐패시터(C11)를 갖는 차동증폭기(12)를 구비한다. 상기 차동증폭기(12)의 동작상태 및 기능은 도 2와 동일하므로 상세한 설명은 생략하기로 한다.
또한, 본 발명에 따른 크로스토크 보상회로는 제13 노드(23)와 제14 노드(24) 사이에 접속된 제16 저항(R16)과, 제14 노드(24)와 제15 노드(25) 사이에 접속된 제17 저항(R17)과, 공통전압 제어신호 라인과 제14 노드(24) 사이에 접속된 제18 저항(R18)과, 제15 노드(25)에 접속된 제4 연산증폭기(A4)의 반전단자와, 기준전압 라인과 접속된 제4 연산증폭기(A4)의 반전단자와, 제15 노드(25)와 제11 노드(21) 사이에 병렬로 접속된 제19 저항(R19) 및 제13 캐패시터(C13)와, 제16 노드(26)와 제19 노드(29) 사이에 접속된 제20 저항(R20)과, 제19 노드(29)에 접속된 제3 및 제4 트랜지스터(Q3,Q4)의 베이스와, 고전위 공급전압(VCC)에 접속된 제3 트랜지스터(Q3)의 컬렉터와, 제11 노드(21)에 접속된 제3 트랜지스터(Q3)의 에미터 및 제4 트랜지스터(Q4)의 에미터와 저전위 공급전압(-VCC)에 접속된 제4 트랜지스터(Q4)의 컬렉터를 갖는 가산기(16)를 구비한다. 상기 가산기(16)의 동작상태 및 기능은 도 2와 동일하므로 상세한 설명은 생략하기로 한다.
또한, 본 발명에 따른 크로스토크 보상회로는 제12 노드(22)와 제13 노드(23) 사이에 접속된 제15 저항(R15)과, 제13 노드(23)와 기저전압원(GND) 사이에 접속된 제12 캐패시터(C12) 및 초기화 수단(S1)을 갖는 적분기(14)를 구비한다.
상기 제15 저항(R15)과 제12 캐패시터(C12)의 값에 따라 시상수를 조절할수 있으며, 상기 제12 캐패시터는 일정시간 동안 적정한 크기를 갖는 전압를 저장하는 전압축적 수단으로 사용되며, 상기 초기화 수단(S1)이 온되면, 상기 제12 캐패시터의 방전경로를 형성하여 제12 캐패시터에 축적된 전하를 방전하여 전압축적 수단에 축적된 전하를 초기화 시킨다. 반면에, 초기화 수단(S1)이 오프일 경우 제12 캐패시터(C12)에는 전하가 축적된다. 또한, 초기화 수단은 초기화 제어신호(V1)에 의해 온 또는 오프를 수행하게 된다. 상기 초기화 제어신호(V1)는 초기화 제어부(20)에서 발생되며, 상기 초기화 제어부(20)에 의해 캐패시터에 충전된 전하량의 방전시간을 조절할 수 있다. 이로인해, 전압축적 수단에 축적된 전하량을 초기화 수단의 절환 동작에 의해 초기화 시킬수 있게 되어 크로스토크 보상회로에서 보상된 공통전압(VCOM)을 액정패널에 인가하여 크로스토크를 적정하게 보상할수 있게된다.
도 5a는 초기화 제어부의 논리회로를 나타낸 도면으로써, 도 5a의 구성에서 본 발명의 초기화제어부는 공통전압(VCOM) 제어신호 라인에 접속되어 공통전압 제어신호를 소정시간 지연시켜 출력하는 지연부(22)와, 상기 지연부의 출력신호 및 상기 공통전압 제어신호를 인가하여 정수배의 주파수를 발생하는 주파수 정수배수단을 구비한다.
상기 지연부의 구성을 살펴보면, 공통전압 제어신호라인 및 공급전압(VDD)에 접속된 제1 및 제3 배타적 논리합 회로(EX1,EX3) 입력단과, 제1 배타적 논리합 회로(EX1)의 출력단과 제21 노드(31) 사이에 접속된 제1 가변저항(VR1)과, 제21 노드(31)와 기저전압원(GND) 사이에 접속된 제31 캐패시터(C31)와, 제21 노드(31)에 접속된 제2 배타적 논리합 회로(EX2) 입력단과, 제2 배타적 논리합 회로(EX2)의 출력단을 구비한다. 상기 제1 및 제2 배타적 논리합(EX1,EX2) 회로의 일측에는 공급전압(VDD)에 접속되어 하이논리가 인가되므로 배타적 논리합 회로의 특성에 의해 제1 및 제2 배타적 논리합 회로는 인버터의 역할을 수행하게 된다. 이를 상세히 설명하면, 제1 및 제2 배타적 논리합 회로의 일측에는 하이논리가 인가되고 있는 상태에서, 다른 일측에 로우논리를 인가하면 배타적 논리합 회로의 특성에 의해 제1 및 제2 배타적 논리합 회로의 출력단에는 하이논리를 갖는 신호가 출력된다. 반면에, 다른일측에 하이논리를 인가하면 제1 및 제2 배타적 논리합 회로의 출력단에는 로우논리를 갖는 신호가 출력되게 되어 다른 일측에서 인가되는 신호에 대해 인버터의 기능을 수행하게 된다. 상기 공통전압(VCOM) 제어신호가 제1 배타적 논리합 회로에 인가되어 제1 배타적 논리합 회로의 인버터 기능에 의해 반전된 신호가 출력된다. 이때의 공통전압(VCOM) 제어신호(D) 및 출력신호(E)의 파형이 도 6에 도시되어 있다. 한편, 제1 배타적 논리합 회로의 출력단을 경유한 출력신호(E)는 제2 배타적 논리합 회로의 입력으로 인가되어 제2 배타적 논리합 회로의 인버터 기능에 의해 재반전된 신호(G)가 출력된다. 이때의 재반전된 신호(G)의 파형이 도 6에 도시되어 있다. 상기 재반전된 신호는 공통전압 제어신호와 동일한 크기와 방항을 가지나 소정의 시간만큼 지연된 파형을 얻을 수 있다. 한편, 상기 가변저항(VR1)의 값을 조정함에 의해 제31 캐패시터(C31)에 축적되는 전하량을 조절함에 따라 출력파형의 펄스폭을 조절할수 있다. 또한, 제31 캐패시터(C31)에 충전 및 방전되는 신호의 파형이 도 6에 도시되어 있다.
또한, 상기 주파수 정수배 수단의 구성을 살펴보면, 상기 제2 배타적 논리회로의 출력단과 접속된 제3 배타적 논리합 회로(EX3) 입력단과, 초기화 제어신호(V1)를 발생하는 제3 배타적 논리합 회로(EX3)의 출력단을 구비한다. 상기 제3 배타적 논리합 회로(EX3)의 입력단에는 지연된 공통전압 제어신호와 공통전압 제어신호가 동시에 인가된다. 상기 제3 배타적 논리합 회로(EX3)의 출력단에서는 상기 입력단에서 입력되는 두신호의 지연시간 동안만 하이논리를 갖는 초기화 제어신호(V1)를 발생시키며, 이때의 초기화 제어신호의 파형(H)은 도 6에 도시되어 있다. 상기의 초기화 제어신호(V1)는 공통전압(VCOM) 제어신호의 상승과 하강의 타이밍마다 발생되므로, 입력신호보다 두배의 주파수를 갖는 신호가 된다. 이로인해, 상기 초기화 제어회로는 입력신호의 두배의 주파수를 갖도록 하는 주파수 정수배 회로의 역할을 수행하게 된다.
도 5b는 도 5a의 또 다른 실시예를 나타내는 도면으로써, 도 5a의 제1 및 제2 배타적 논리합(EX1,EX2) 회로를 제1 및 제2 인버터(I1,I2)로 대체하여 구현한 논리 회로도이다. 도 5b의 구성에서 본 발명의 스위치 제어회로는 공통전압(VCOM) 제어신호 라인에 접속된 제1 인버터(I1) 입력단과 제4 배타적 논리합 회로(EX4) 입력단과, 제1 인버터(I1)의 출력단과 제21 노드(31) 사이에 접속된 제2 가변저항(VR2)과, 제22 노드(32)와 기저전압원(GND) 사이에 접속된 제32 캐패시터(C32)와, 제22 노드(32)에 접속된 제2 인버터(I2)와, 제2 인버터(I2)의 출력단과 접속된 제4 배타적 논리합 회로(EX4) 입력단과, 스위치 제어전압(V1)을 출력하는 제4 배타적 논리합 회로(EX4)의 출력단을 구비한다. 상기 제1 및 제2 인버터(I1,I2)와 제4 배타적 논리합 회로의 동작상태 및 기능은 도 5a와 동일하므로 상세한 설명은 생략하기로 한다.
상술한 바와같이, 본 발명의 크로스토크 보상회로 스위치 제어회로는, 크로스토크 보상회로의 적분기에 누적된 전하량을 초기화 제어부를 이용하여 주기적으로 방전시켜 균일한 공통전압을 보상할수 있는 장점이 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (11)

  1. 자신에게 입력된 차신호를 증폭하는 차동증폭기와, 보상전압과 공통전압(VCOM) 제어신호를 가산하여 액정패널에 인가하는 가산기를 가지며 공통전압(VCOM)을 보상하는 크로스토크 보상회로에 있어서, 상기 차동증폭기와 가산기 사이에 접속되어 일정시간 동안 소정의 크기를 갖는 전압을 저장하는 전압축적 수단과, 상기 전압축적 수단과 병렬로 접속되어 상기 전압축적 수단에 축적된 전하량을 초기화 시키는 초기화 수단을 구비하는 것을 특징으로 하는 크로스토크 보상회로.
  2. 제1 항에 있어서, 상기 전압축적 수단이 캐패시터로 구성된 것을 특징으로 하는 크로스토크 보상회로.
  3. 제1 항에 있어서, 상기 초기화 수단이 초기화 제어신호에 의해 절환되는 것을 특징으로 하는 크로스토크 보상회로.
  4. 자신에게 입력된 차신호를 증폭하는 차동증폭기와, 보상전압과 공통전압(VCOM)제어신호를 가산하여 액정패널에 인가하는 가산기로 구성된 크로스토크 보상회로를 갖는 액정표시장치에 있어서, 상기 차동증폭기와 가산기 사이에 접속되어 전압을 저장하는 전압축적 수단 및 상기 전압축적 수단과 병렬로 접속되어 상기 전압축적 수단에 축적된 전하량을 초기화하는 초기화 수단을 갖는 크로스토크 보상회로와, 상기 크로스토크 보상회로에 접속되어 상기 초기화 수단을 제어하는 초기화 제어부를 구비하는 것을 특징으로 하는 크로스토크 보상회로를 이용한 액정표시장치.
  5. 제 4 항에 있어서, 상기 초기화 제어부가, 상기 공통전압(VCOM) 제어신호를 소정시간 지연시키는 지연부와, 상기 지연부의 출력신호 및 상기 공통전압(VCOM) 제어신호를 인가하여 정수배의 주파수를 발생하는 주파수 정수배수단을 구비하는 것을 특징으로 하는 크로스토크 보상회로를 이용한 액정표시장치.
  6. 제 5 항에 있어서, 상기 지연부가, 상기 공통전압(VCOM) 제어신호를 반전시키는 제1 반전수단과, 상기 제1 반전수단의 출력신호를 재반전시키는 제2 반전수단을 구비하는 것을 특징으로 하는 크로스토크 보상회로를 이용한 액정표시장치.
  7. 제 6 항에 있어서, 상기 제1 및 제2 반전수단이, 제1 및 제2 인버터로 구성된 것을 특징으로 하는 크로스토크 보상회로를 이용한 액정표시장치.
  8. 제 6 항에 있어서, 상기 제1 및 제2 반전수단이, 공급전압(VDD) 라인에 접속된 제1 및 제2 배타적 논리합 회로의 입력단과, 공통전압(VCOM) 제어신호 라인에 접속된 제1 배타적 논리회로 입력단과, 제1 배타적 논리합 회로의 출력단과 접속된 제2 배타적 논리합 회로의 입력단을 구비하는 것을 특징으로 하는 크로스토크 보상회로를 이용한 액정표시장치.
  9. 제 6 항에 있어서, 상기 제1 반전수단의 출력단과 제2 반전수단의 입력단 사이에 접속된 가변저항과, 상기 가변저항과 기저전압원 사이에 접속된 캐패시터를 추가로 구비하는 것을 특징으로 하는 크로스토크 보상회로를 이용한 액정표시장치.
  10. 제 9 항에 있어서, 상기 가변저항이 자신의 저항값을 조절함에 따라 상기 캐패시터에 축적되는 전하량을 조절할 수 있는 것을 특징으로 하는 크로스토크 보상회로를 이용한 액정표시장치.
  11. 제 5 항에 있어서, 상기 주파수 정수배 수단이, 공통전압(VCOM) 제어신호 펄스의 정수배인 주파수를 발생하는 것을 특징으로 하는 크로스토크 보상회로를 이용한 액정표시장치.
KR1019970059689A 1997-11-13 1997-11-13 크로스토크 보상회로 KR100262957B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970059689A KR100262957B1 (ko) 1997-11-13 1997-11-13 크로스토크 보상회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970059689A KR100262957B1 (ko) 1997-11-13 1997-11-13 크로스토크 보상회로

Publications (2)

Publication Number Publication Date
KR19990039549A true KR19990039549A (ko) 1999-06-05
KR100262957B1 KR100262957B1 (ko) 2000-08-01

Family

ID=19524651

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970059689A KR100262957B1 (ko) 1997-11-13 1997-11-13 크로스토크 보상회로

Country Status (1)

Country Link
KR (1) KR100262957B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100752340B1 (ko) * 2005-12-21 2007-08-27 엘지전자 주식회사 발광 소자 및 이를 구동하는 방법
KR100806906B1 (ko) * 2001-09-25 2008-02-22 삼성전자주식회사 액정 표시 장치와 이의 구동 장치 및 구동 방법
KR101140165B1 (ko) * 2005-05-26 2012-04-24 엘지디스플레이 주식회사 공통전압 보상회로 및 보상방법
KR101868420B1 (ko) * 2016-12-06 2018-07-20 주식회사에프지일렉트릭 전자파간섭 누화 제거기

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101213100B1 (ko) 2005-12-30 2012-12-18 엘지디스플레이 주식회사 액정 표시 장치의 공통 전압 제공 회로

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100806906B1 (ko) * 2001-09-25 2008-02-22 삼성전자주식회사 액정 표시 장치와 이의 구동 장치 및 구동 방법
KR101140165B1 (ko) * 2005-05-26 2012-04-24 엘지디스플레이 주식회사 공통전압 보상회로 및 보상방법
KR100752340B1 (ko) * 2005-12-21 2007-08-27 엘지전자 주식회사 발광 소자 및 이를 구동하는 방법
KR101868420B1 (ko) * 2016-12-06 2018-07-20 주식회사에프지일렉트릭 전자파간섭 누화 제거기

Also Published As

Publication number Publication date
KR100262957B1 (ko) 2000-08-01

Similar Documents

Publication Publication Date Title
CA1331813C (en) Driving apparatus
JP2743683B2 (ja) 液晶駆動装置
US6781605B2 (en) Display apparatus and driving device for displaying
CN101441845B (zh) 伽马参考电压产生装置与伽马电压产生装置
KR100982349B1 (ko) 증폭 회로의 작동 속도를 빠르게 하기 위한 회로들
US6954192B2 (en) Source driver output circuit of thin film transistor liquid crystal display
WO2004047067A1 (ja) 画像表示装置
JPH06348235A (ja) 液晶表示装置
CN108735171B (zh) 输出电路、数据线驱动器以及显示装置
KR100262957B1 (ko) 크로스토크 보상회로
KR20010089447A (ko) 다중 레퍼런스, 고정밀 스위칭 증폭기
JP3244630B2 (ja) 液晶表示装置の駆動回路
US5734379A (en) Liquid crystal display device
EP0726558B1 (en) A circuit for driving a thin film transistor liquid crystal display
US6897716B2 (en) Voltage generating apparatus including rapid amplifier and slow amplifier
KR100200369B1 (ko) 액정 표시 장치용 플리커 제어 회로
JP3059050B2 (ja) 電源回路
JP3674242B2 (ja) 極性反転装置及び液晶表示駆動装置
JPH08221032A (ja) 画像表示装置の駆動回路
JP2965822B2 (ja) 電源回路
JP2947438B2 (ja) 液晶駆動回路
JP3415689B2 (ja) 液晶表示装置
JPH08292416A (ja) 液晶表示装置
JP3128309B2 (ja) 画像表示装置およびその駆動方法
KR100462382B1 (ko) 액정 표시 장치의 딜레이 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 18

EXPY Expiration of term