JP3415689B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP3415689B2 JP3415689B2 JP30246194A JP30246194A JP3415689B2 JP 3415689 B2 JP3415689 B2 JP 3415689B2 JP 30246194 A JP30246194 A JP 30246194A JP 30246194 A JP30246194 A JP 30246194A JP 3415689 B2 JP3415689 B2 JP 3415689B2
- Authority
- JP
- Japan
- Prior art keywords
- gradation
- signal
- basic
- signals
- interpolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、容量性負荷である絵素
がマトリクス状に配置された液晶表示装置およびその駆
動方法に関し、特に、多階調駆動方法を用いたアクティ
ブマトリックス型の液晶表示装置およびその駆動方法に
関する。 【０００２】 【従来の技術】従来、液晶表示装置として、ＴＦＴ（Th
in Film Transister)素子やＭＩＭ(Metal Insulator Me
tal）素子などを用いた、いわゆるアクティブマトリッ
クス方式の表示装置が知られている。この液晶表示装置
の多階調駆動方法の一つとして、特願平５−３２５１５
２号公報および特願平５−３４９９３０号公報に示され
ているような多階調駆動方法がある。 【０００３】以下に、上記従来の多階調駆動方法につい
て説明する。 【０００４】図１３は従来の多階調駆動方法を用いたＴ
ＦＴ液晶表示装置（以下、表示装置という）の構成を示
すブロック図であり、ここでは、簡単なために３行３列
のマトリックスとしている。 【０００５】図１３において、表示装置１は、表示部２
と、この表示部２を表示駆動する駆動回路３とを含んで
構成されている。この表示部２において、互いに対向配
設された２つの基板４、５の間には、電気光学物質であ
る表示媒体としての液晶が封入されており、一対の基板
４、５の一方の基板４上には、複数の絵素電極６がマト
リックス状に配列されているとともに、これら複数の絵
素電極６にそれぞれ接続され、複数の絵素電極６をそれ
ぞれ駆動するためのスイッチング素子として、ＴＦＴ７
が各絵素電極６毎に配置されている。信号出力部が絵素
電極６に接続されている各ＴＦＴ７の信号入力部には、
相互に平行な複数の信号配線（データ配線）８がそれぞ
れ接続され、また、各ＴＦＴ７の制御端子である制御信
号入力部には、相互に平行で信号配線８と交差する方向
に延びる複数の走査配線（ゲート配線）９が配設されて
いる。 【０００６】他方の基板５の液晶側表面には、図示しな
い共通電極が、例えば基板５の全面にわたって形成され
ているか、または、絵素電極６の行方向に連なるグルー
プ毎に形成されている。この図示しない共通電極と絵素
電極６との間で、液晶を誘電体として、表示に寄与する
液晶容量Ｃlcが構成される。 【０００７】このコントロール回路１０はソース駆動回
路１１に接続されており、図示しない外部信号源により
ドットクロックＣＫ、水平同期信号ＨＳ、垂直同期信号
ＶＳおよびデータ信号ＤＤがコントロール回路１０に入
力されて、コントロール回路１０からソース駆動回路１
１に各種制御信号が出力されるとともに、後述する階調
信号および画像データが供給される。また、電源回路１
２はソース駆動回路１１に接続されており、コントロー
ル回路１０に対して電源電圧Ｖｓｈ、Ｖｓｌを出力す
る。このソース駆動回路１１は各信号配線８を介して各
ＴＦＴ７の信号入力部に接続され、各信号配線８毎に表
示駆動を行う駆動電圧Ｓ１、Ｓ２、Ｓ３をそれぞれ各信
号配線８に供給する。さらに、コントロール回路１０が
接続されるゲート駆動回路１３は、マトリックスの各行
毎にＴＦＴ７をオン／オフする走査信号Ｇ１、Ｇ２、Ｇ
３をそれぞれ各走査配線９に出力する。これらコントロ
ール回路１０、信号配線８に接続されるソース駆動回路
１１、電源回路１２、および走査配線９に接続されるゲ
ート駆動回路１３により、駆動回路３が構成される。 【０００８】ここで、この多階調駆動方法とは、ＴＦＴ
７のオン抵抗Ｒonと液晶容量Ｃlcによって、ＴＦＴ７と
絵素毎の液晶とを含む部分が低周波通過フィルタ特性を
持つことを利用しており、駆動用の電源電圧は高レベル
のＶshと低レベルのＶslの２つの電位しか持たない。即
ち、上記駆動電圧Ｓ１、Ｓ２、Ｓ３の出力を図１４に示
すような基本周期Ｔｔ、振幅Ｖsh−Ｖsl、デューティ
（ｄｕｔｙ）比がｍ：ｎ（＝電位Ｖshの出力時間：Ｖsl
の出力時間）の信号とすることにより、液晶容量Ｃlcに
（ｍＶsh＋ｎＶsl）／Ｔｔに相当する平均電圧を充電す
ることができるのである。 【０００９】この方法においては、駆動電圧出力のデュ
ーティ（ｄｕｔｙ）比のｍ：ｎを任意に決めてやること
で、液晶容量Ｃlcに電位Ｖshと電位Ｖslとの間の任意の
電圧を充電することができ、この結果、多階調表示が可
能となる。 【００１０】図１５にその一例として１６階調に対応し
た階調信号Ｔ0〜Ｔ15（総称する場合は、単に符号Ｔと
する）の波形図を示している。 【００１１】図１５において、階調信号Ｔとはコントロ
ール回路１０からソース駆動回路１１に入力されるデュ
ーティ（ｄｕｔｙ）比がｍ：ｎの信号のことで、ソース
駆動回路１１においてこの階調信号Ｔと電源回路１２か
ら供給される電源電圧Ｖsh、Ｖslから駆動電圧Ｓ１、Ｓ
２、Ｓ３を作成して、各信号配線８に出力する。 【００１２】図１６に補間階調の考えを導入した場合の
１６階調に対応した階調信号Ｔの波形図を示している。 【００１３】図１６においては、基本階調信号Ｔｉとし
てＴ0、Ｔ4、Ｔ8、Ｔ12、Ｔ15を、基本周期Ｔｔの４倍
の範囲で組み合わせる場合を示している。ここで、補間
階調とは、基本階調信号Ｔｉを基本周期Ｔｔの整数倍の
範囲で組み合わせることにより、その他の階調信号（補
間階調信号）Ｔｓをソース駆動回路１１の内部にて作成
するという考え方である。例えば、図１６の補間階調信
号Ｔ2の場合、基本周期Ｔｔの４倍の範囲で基本階調信
号Ｔ0とＴ4を２：２の時間的な比率で組み合わせること
により、基本階調信号Ｔ0と基本階調信号Ｔ4の間の補間
階調信号Ｔ2という階調を実現している。この方式で
は、コントロール回路１０からソース駆動回路１１に出
力される階調信号Ｔの信号線数が１６本（＝階調数）か
ら５本（＝基本階調数）と削減することができる。 【００１４】 【発明が解決しようとする課題】上記従来の多階調駆動
方法を用いた場合には、液晶を駆動させるために必要な
電力は階調信号Ｔの周波数ｆｔが早くなればなるほど大
きくなる。図１５のように階調信号Ｔが階調数と同じ数
の場合には、階調信号Ｔがすべて同じ周波数であればも
ちろんどの階調も同じ周波数であるが、図１６のように
補間階調の考えを導入した場合には、基本階調信号
Ｔ0、Ｔ4、Ｔ8、Ｔ12、Ｔ15とその他の階調信号Ｔｓを
比較すると、周波数としてみると補間階調信号Ｔｓは基
本階調信号Ｔｉの４分の１の周波数成分も含むことな
り、消費電力は小さくなるはずである。しかしながら、
図１６に示すように基本階調信号Ｔｉを組み合わせてい
ると、補間階調信号Ｔｓの変化する回数は基本階調信号
Ｔｉと同じである信号が殆どであることから、補間階調
信号Ｔｓの一部に周波数が低くなっている信号があるに
も関わらずそれほど消費電力は小さくなっていなかっ
た。 【００１５】本発明は、上記従来の問題を解決するもの
で、補間階調の考えを導入した場合の多階調駆動方法に
おいて、表示品位を低下させずに消費電力を低減させる
ことができる液晶表示装置およびその駆動方法を提供す
ることを目的とする。 【００１６】 【課題を解決するための手段】本発明の液晶表示装置
は、それぞれのデューティ比が異なる同じ周期の少なく
とも２つの基本ディジタル階調信号の１周期の波形を組
み合わせて補間ディジタル階調信号を生成し、該基本デ
ィジタル階調信号および補間ディジタル階調信号を用い
て多階調表示する液晶表示装置において、各基本ディジ
タル階調信号の１周期の波形同士を、各基本ディジタル
階調信号の周期の少なくとも２倍以上の整数倍の組み合
せ周期になるように組み合わせて、補間ディジタル階調
信号を生成するとともに、組み合わされる前記基本ディ
ジタル階調信号のうちの一方の基本ディジタル階調信号
の１周期の波形の立ち上がりのタイミングに対して他方
の基本ディジタル階調信号の１周期の波形の立ち下がり
のタイミングが同じであって、そのタイミングに合わせ
て、各基本ディジタル階調信号の１周期の波形同士を、
組み合される各基本ディジタル階調信号の１周期の波形
の高出力電圧レベルが連続するように組み合わせて、前
記補間ディジタル階調信号を生成する補間階調信号発生
部を有しており、そのことにより上記目的が達成され
る。 【００１７】 【００１８】 【００１９】 【００２０】 【００２１】 【００２２】 【作用】液晶を駆動させるために必要な電力は階調信号
の周波数が早くなればなるほど大きくなるが、本発明の
補間階調信号は、一方の基本階調信号の立ち上がりのタ
イミングに対して他方の基本階調信号の立ち下がりのタ
イミングが同じとし、各基本ディジタル階調信号をその
タイミングで組み合わせられているので、表示品位を低
下させることなく、基本階調信号を組み合わせた補間階
調信号のパルス数、即ち変化数が基本階調信号よりも減
少可能となり、この結果、消費電力は低減することにな
る。 【００２３】また、各基本ディジタル階調信号の変化タ
イミングが同じであるタイミングに合わせて各基本ディ
ジタル階調信号を組み合わせるようにすれば、新たに部
品点数を増加させることなく消費電力の低減が可能とな
る。 【００２４】さらに、基本ディジタル階調信号を組み合
わせる際には、補間ディジタル階調信号の高・低２つの
出力電圧レベルにおけるデューティ比が同等になるよう
に各基本ディジタル階調信号を最大限に組み合わせて、
補間ディジタル階調信号において、同じ基本ディジタル
階調信号が連続しないようにすれば、補間階調信号のパ
ルス数がさらに減少可能となり、この結果、更なる消費
電力の低減が可能となる。 【００２５】さらに、組み合わせに使用される２つの基
本ディジタル階調信号が、組み合せのタイミングで少な
くとも微小時間互いに高出力電圧レベルで重なっている
基本階調信号に変更し、この変更した基本階調信号を用
いて補間階調信号を生成するので、部品点数の増加を防
ぎつつ消費電力を低減させることができる。 【００２６】また、基本階調信号の変化タイミングを、
例えば列電極駆動回路における組み合わせを考慮に入れ
て、この列電極駆動回路において基本階調信号を組み合
わせるタイミングより、基本階調信号発生部にて、ある
程度の時間差をもたせることにより、部品点数の増加を
防ぎつつ消費電力が低減される。 【００２７】 【実施例】以下、本発明の実施例について説明する。 【００２８】（実施例１）図１は本発明の実施例１を示
す液晶表示装置の階調信号波形図である。 【００２９】図１において、少なくとも２つの基本ディ
ジタル階調信号（以下、単に基本階調信号という）、例
えば基本階調信号Ｔｎ、Ｔｎ＋４を組み合わせて、新た
な補間ディジタル階調信号（以下、単に補間階調信号と
いう）Ｔｎ＋１、Ｔｎ＋２、Ｔｎ＋３をソース（列電
極）駆動回路の補間階調信号発生部にて作成する。これ
ら基本階調信号Ｔｎ、Ｔｎ＋４および補間ディジタル階
調信号Ｔｎ＋１、Ｔｎ＋２、Ｔｎ＋３を用いて多階調表
示する液晶表示装置が構成される。 【００３０】これらの補間階調信号Ｔｎ＋１、Ｔｎ＋
２、Ｔｎ＋３は、それぞれ基本階調信号Ｔｎ、Ｔｎ＋４
を３：１、２：２、１：３の割合で基本階調信号の１周
期Ｔｔの４倍の周期で組み合わせている。また、これら
の補間階調信号Ｔｎ＋１、Ｔｎ＋２、Ｔｎ＋３の波形
は、基本階調信号Ｔｎ＋４の立ち上がる変化タイミング
と同時に、基本階調信号Ｔｎが立ち下がるような波形と
している。このようなタイミングで補間階調信号Ｔｎ＋
１、Ｔｎ＋２、Ｔｎ＋３を作成するための基本階調信号
Ｔｎ、Ｔｎ＋４の組み合せが行われる。このような基本
階調信号Ｔｎ、Ｔｎ＋４を元に補間階調信号Ｔｎ＋１、
Ｔｎ＋２、Ｔｎ＋３を作成すると、各補間階調信号Ｔｎ
＋１、Ｔｎ＋２、Ｔｎ＋３のパルス数、即ち、”Ｈ”レ
ベルと”Ｌ”レベルの組み合わせ回数が組み合わせの周
期４Ｔｔのうち３回となり、基本階調信号Ｔｎ、Ｔｎ＋
４のパルス数４回に対して３／４となっている。 【００３１】したがって、液晶表示装置にて補間階調の
考え方を導入した場合の多階調駆動方法において、基本
階調信号を組み合わせた補間階調信号のパルス数、即ち
変化数を減少することができる。この結果、消費電力を
低減させることができる。 【００３２】なお、本実施例１の波形図は図１の波形図
に限るものではなく、基本階調信号Ｔｎ、Ｔｎ＋４のデ
ューティ比が図１のものと異なっていてもよく、組み合
せの周期が基本階調信号の必ずしも４倍である必要はな
く、２倍、３倍または４倍以上であってもよい。 【００３３】ここで、本実施例１の階調信号波形を発生
させるための液晶表示装置の列電極駆動回路における補
間階調信号発生部の構成について、以下に説明する。 【００３４】図２は図１の補間階調信号波形を発生させ
るための補間階調信号発生部の構成を示す回路図であ
る。 【００３５】図２において、基本階調信号Ｔｎを発生す
る基本階調信号発生部２１はＡＮＤゲート２２、２３、
２４に接続され、また、基本階調信号Ｔｎ＋４を発生す
る基本階調信号発生部２５は、Ｄフリップフロップ２６
のクロック端子およびＡＮＤゲート２７、２８、２９に
接続されている。このＤフリップフロップ２６の反転出
力端子はＤフリップフロップ３０のクロック端子に接続
されており、これらＤフリップフロップ２６、３０の反
転出力端子はそれぞれ自らのデータ入力端子にそれぞれ
接続され、それらの出力端子はそれぞれＡＮＤゲート３
１およびＯＲゲート３２の入力端子にそれぞれ接続され
ている。このＡＮＤゲート３１の出力端はＡＮＤゲート
２２の入力端子に接続されると共に、インバータ３３を
介してＡＮＤゲート２７の入力端子に接続されている。
また、ＯＲゲート３２の出力端はＡＮＤゲート２４の入
力端子に接続されると共に、インバータ３４を介してＡ
ＮＤゲート２９の入力端子に接続されている。さらに、
Ｄフリップフロップ３０の出力端子はＡＮＤゲート２３
の入力端子に接続されると共に、インバータ３５を介し
てＡＮＤゲート２８の入力端子に接続されている。 【００３６】さらに、ＡＮＤゲート２２、２７の出力端
はそれぞれＯＲゲート３６の入力端子にそれぞれ接続さ
れ、ＯＲゲート３６の出力端から補間階調信号Ｔｎ＋１
が出力される。また、ＡＮＤゲート２３、２８の出力端
はそれぞれＯＲゲート３７の入力端子にそれぞれ接続さ
れ、ＯＲゲート３７の出力端から補間階調信号Ｔｎ＋２
が出力される。さらに、ＡＮＤゲート２４、２９の出力
端はそれぞれＯＲゲート３８の入力端子にそれぞれ接続
され、ＯＲゲート３８の出力端から補間階調信号Ｔｎ＋
３が出力される。以上のＡＮＤゲート２２〜２４、ＡＮ
Ｄゲート２７〜２９、３１、ＯＲゲート３６〜３８、３
２、インバータ３３〜３５およびＤフリップフロップ２
６、３０により補間階調信号発生部３９が構成される。 【００３７】この補間階調信号発生部３９が設けられて
いるソース（列電極）駆動回路は、基本階調信号発生部
からの基本階調信号および、高・低２つの出力レベルを
決定する電源部からの入力を受けて、基本階調信号の組
み合せによって決定される周期にて、高・低２つの出力
電圧レベルが切り替わり、入力された基本階調信号の数
よりも多い階調数の階調信号、即ち、基本階調信号およ
び補間階調信号に対応する列電極駆動信号を出力する。
このソース（列電極）駆動回路と、行電極を行順次選択
駆動するゲート（行電極）駆動回路のタイミングをタイ
ミングコントロール回路が制御する。 【００３８】上記構成により、基準となる基本階調信号
Ｔｎ＋４が入力されるＤフリップフロップ２６、次段の
Ｄフリップフロップ３０、ＡＮＤゲート３１、ＯＲゲー
ト３２およびインバータ３３、３５、３４を用いて、基
本階調信号Ｔｎ＋４から各補間階調信号Ｔｎ＋１、Ｔｎ
＋２、Ｔｎ＋３を作成するための基本階調信号切り替え
波形を作成する。この波形と基本階調信号Ｔｎ、Ｔｎ＋
４を用いて、ＡＮＤゲート２２〜２４、ＡＮＤゲート２
７〜２９、ＯＲゲート３６〜３８を介して基本階調信号
Ｔｎ、Ｔｎ＋４から補間階調信号Ｔｎ＋１、Ｔｎ＋２、
Ｔｎ＋３を作成することができる。これら補間階調信号
Ｔｎ＋１、Ｔｎ＋２、Ｔｎ＋３は、基本階調信号Ｔｎ＋
４の立ち上がりのタイミングに対して他方の基本階調信
号Ｔｎの立ち下がりのタイミングが同じであるように組
み合わせられている。このため、基本階調信号Ｔｎ、Ｔ
ｎ＋４を組み合わせた補間階調信号Ｔｎ＋１、Ｔｎ＋
２、Ｔｎ＋３のパルス数、即ち変化数が減少可能とな
り、この結果、消費電力は低減することになる。 【００３９】また、ソース（列電極）駆動回路に図１の
補間階調信号発生部３９のような回路を組み込むだけで
補間階調信号Ｔｎ＋１、Ｔｎ＋２、Ｔｎ＋３を作成する
ことができ、基本階調信号Ｔｎ、Ｔｎ＋４の変化タイミ
ングを合わせるタイミングが、基本階調信号Ｔｎ、Ｔｎ
＋４を組み合わせるタイミングと同じであるように構成
すれば、新たに部品点数を増加させることなく消費電力
の低減をすることができる。 【００４０】なお、本実施例１の波形図を得るための回
路図は図２の回路に限るものではなく、要は図１のよう
なパルス数の少ない波形が得られればよいのである。 【００４１】次に、図３に図１の実施例１を考慮に入れ
た１６階調表示に対応する階調信号例を示す。 【００４２】図３において、基本階調信号をＴ0、Ｔ4、
Ｔ8、Ｔ12、Ｔ15とし、その他の階調信号Ｔ1〜3、Ｔ5〜
7、Ｔ9〜11、Ｔ13、Ｔ14を補間階調信号とする。例え
ば、補間階調信号Ｔ5は基本階調信号Ｔ4、Ｔ8を３：１
の割合で組み合わせている。 【００４３】また、基本階調信号Ｔ4の立ち上がりを補
間階調信号を組み合わせるタイミングとして、基本階調
信号Ｔ4と基本階調信号Ｔ8、基本階調信号Ｔ8と基本階
調信号Ｔ12、基本階調信号Ｔ12と基本階調信号Ｔ15の間
で一方の階調信号の立ち上がりともう一方の階調信号の
立ち下がりを合わせるという本発明を満足している。こ
のため、得られる補間階調信号のパルス数は組み合わせ
周期４Ｔｔのうち３回以下となり、基本階調信号Ｔ4、
Ｔ8、Ｔ12、Ｔ15のパルス数４回よりも少なくなってい
る。この結果、消費電力を低減させることができる。 【００４４】（実施例２）図４は本発明の実施例２を示
す液晶表示装置の階調信号波形図である。 【００４５】図４において、基本階調信号Ｔｎ、Ｔｎ＋
４に対して、補間階調信号Ｔｎ＋１、Ｔｎ＋２、Ｔｎ＋
３をソース（列電極）駆動回路の補間階調信号発生部に
て作成している。ここで、補間階調信号Ｔｎ＋１、Ｔｎ
＋２、Ｔｎ＋３はそれぞれ基本階調信号Ｔｎ、Ｔｎ＋４
を３：１、２：２、１：３の割合で基本階調信号Ｔｎ、
Ｔｎ＋４の１周期Ｔｔの４倍の周期で組み合わせてい
る。この補間階調信号Ｔｎ＋１、Ｔｎ＋２、Ｔｎ＋３の
波形は、図１の実施例１と同様に基本階調信号Ｔｎ＋４
の立ち上がる変化タイミングと同時に基本階調信号Ｔｎ
が立ち下がるような波形としている。このタイミングで
補間階調信号Ｔｎ＋１、Ｔｎ＋２、Ｔｎ＋３を作成する
ための基本階調信号Ｔｎ、Ｔｎ＋４の組み合せが行われ
る。そこで、補間階調信号Ｔｎ＋２を、図４のように、
基本階調信号Ｔｎと基本階調信号Ｔｎ＋４が一緒になっ
たパルスを繰り返すようにする。このようにすることに
よって、補間階調信号Ｔｎ＋２のパルス数が組み合わせ
周期４Ｔｔのうち２回となり、基本階調信号Ｔｎ、Ｔｎ
＋４のパルス数４回の半分となり、実施例１の補間階調
信号Ｔｎ＋２のパルス数３回よりも少なくなる。 【００４６】したがって、液晶表示装置にて補間階調の
考え方を導入した場合の多階調駆動方法において、基本
階調信号を組み合わせた補間階調信号のパルス数を減少
することができる。この結果、消費電力を低減させるこ
とができる。ただし、本実施例２においては、補間階調
信号の周波数が基本階調信号の半分となることから、表
示に不具合が発生する可能性があり注意が必要である。 【００４７】なお、本実施例２の波形図は図４の波形図
に限るものではなく、基本階調信号Ｔｎ、Ｔｎ＋４のデ
ューティ比が図４のものと異なっていてもよく、組み合
せの周期が基本階調信号の必ずしも４倍である必要はな
く、２倍、３倍または４倍以上であってもよい。 【００４８】ここで、本実施例２の階調信号波形を発生
させるための液晶表示装置のソース（列電極）駆動回路
における補間階調信号発生部の構成について、以下に説
明する。 【００４９】図５は図４の階調信号波形を発生させるた
めの補間階調信号発生部の構成を示す回路図である。図
５の構成においては、図２と殆ど同じため構成部品に対
して図２と同じ番号を付与するが、インバータ３５とＡ
ＮＤゲート２３の入力部にＤフリップフロップ２６の出
力端子を接続している点が異なっている。これにより、
補間階調信号発生部４０が構成されている。 【００５０】上記構成により、図４のような基本階調信
号Ｔｎ、Ｔｎ＋４を入力することで、図２の場合と同じ
ようにして、各補間階調信号Ｔｎ＋１、Ｔｎ＋２、Ｔｎ
＋３が得られる。この場合、基本階調信号Ｔｎ、Ｔｎ＋
４を組み合わせる際に、補間階調信号Ｔｎ＋１、Ｔｎ＋
２、Ｔｎ＋３の高・低２つの出力電圧レベルにおけるデ
ューティ比が同等になるように基本階調信号Ｔｎ、Ｔｎ
＋４を最大限に組み合わせ、かつ、できるだけ同じ基本
階調信号Ｔｎ、Ｔｎ＋４が連続しないようにしているの
で、補間階調信号Ｔｎ＋１、Ｔｎ＋２、Ｔｎ＋３のパル
ス数をさらに減少させることができる結果、更なる消費
電力の低減を図ることができる。 【００５１】また、ソース（列電極）駆動回路に図５の
補間階調信号発生部４０のような回路を組み込むだけ
で、補間階調信号Ｔｎ＋１、Ｔｎ＋２、Ｔｎ＋３を作成
することができ、実施例１と同様に他に新たな部品点数
の増加を無くすことができる。 【００５２】なお、本実施例２の波形図を得るための回
路図は図５の回路に限るものではなく、要は図４のよう
な波形が得られればよいのである。 【００５３】次に、図６に図４の実施例２を考慮に入れ
た１６階調表示に対応する階調信号例を示している。 【００５４】図６に示すように、その波形図は、基本階
調信号をＴ0、Ｔ4、Ｔ8、Ｔ12、Ｔ15とし、その他の補
間階調信号Ｔ1〜3、Ｔ5〜7、Ｔ9〜11、Ｔ13、Ｔ14を補
間階調信号としており、殆ど図３の波形図と同じである
が、補間階調信号Ｔ2、Ｔ6、Ｔ10、Ｔ14を作成する際の
基本階調信号Ｔ0、Ｔ4、Ｔ8、Ｔ12、Ｔ15の組み合わせ
方が異なっている。即ち、例えば補間階調信号Ｔ6の場
合、図６のように基本階調信号Ｔ8と基本階調信号Ｔ4を
最大限一緒にしたパルスを繰り返すようにする。このた
め、得られる補間階調信号Ｔ1〜3、Ｔ5〜7、Ｔ9〜11、
Ｔ13、Ｔ14のパルス数は組み合わせ周期４Ｔｔのうち最
少２回（Ｔ1を除く）となり、基本階調信号Ｔ4、Ｔ8、
Ｔ12、Ｔ15のパルス数４回、および、実施例１の場合の
パルス数３回よりもさらに少なくなっている。この結
果、消費電力を低減させることができる。 【００５５】ところで、上記のように基本階調信号を組
み合わせる際には、組み合わせに使用される基本階調信
号の変化タイミングと組み合わせのタイミングが同時で
あることが条件とされる。そこで、その一例として、図
７に基本階調信号の組み合わせのタイミングが基本階調
信号の変化タイミングと異なった場合を示す。 【００５６】図７において、基本階調信号をＴａ、Ｔｂ
とし、補間階調信号Ｔｃを作成するための組み合わせタ
イミングが期間ｄ１だけ遅れているものとする。この場
合、補間階調信号Ｔｃの波形は、期間ｄ１の幅を持つパ
ルスが発生するために、補間階調信号Ｔｃのパルス数は
組み合わせ周期４Ｔｔのうち６回となってしまい、基本
階調信号Ｔａ、Ｔｂの４回よりも多くなってしまう。こ
のような現象は、基本階調信号Ｔａ、Ｔｂどうしの変化
タイミングがずれてしまうか、または基本階調信号Ｔ
ａ、Ｔｂの変化タイミングと組み合わせのタイミング全
てがずれてしまうかなどで起こる可能性があり、実際に
は、各種タイミングを全く同時にすることは困難であ
る。 【００５７】（実施例３）上記のようなタイミングずれ
現象に対応するための本発明の実施例３の波形図を図８
に示している。 【００５８】図８において、基本階調信号をＴａ、Ｔｂ
とし、補間階調信号Ｔｃを作成するための組み合わせと
して選択されていない期間の基本階調信号を一部変形し
ている。即ち、基本階調信号Ｔａに関してはその非選択
期間の立ち下がりタイミングを期間ｄ２だけ遅らせ、そ
の後を”Ｌ”レベルとしたような波形Ｔａ’を作成し、
また、基本階調信号Ｔｂに関してはその非選択期間を”
Ｌ”レベルとしただけの波形Ｔｂ’を作成する。実際の
補間階調信号Ｔｃは波形Ｔａ’、Ｔｂ’を基本階調信号
Ｔｂの立ち上がりタイミングにて組み合わせることによ
り作成できる。 【００５９】したがって、基本階調信号Ｔａの立ち下が
りタイミングを期間ｄ２だけ遅らせているので、補間階
調信号Ｔｃのパルス数は２回となり、図７のように階調
信号の組み合わせに際してタイミングずれ現象によるパ
ルス数を増加させることなく、この結果、消費電力を減
少することができる。 【００６０】なお、上記波形Ｔａ’としては、その非選
択期間を”Ｈ”レベルとしても良く、また、上記波形Ｔ
ｂ’としては、その非選択期間の立ち上がりタイミング
を遅らせたような波形でも良く、組み合わせるタイミン
グは基本階調信号Ｔｂの立ち上がりタイミングと異なっ
ていても何等問題はなく、結果的に必要以上のパルス数
のない補間階調信号が得られればよい。 【００６１】ここで、上記タイミングずれ現象に対応し
た本実施例３の階調信号波形を発生させるための液晶表
示装置の列電極駆動回路における階調信号発生部の構成
について、以下に説明する。 【００６２】図９は図８の準基本階調信号波形Ｔａ’、
Ｔｂ’を発生させるための準基本階調信号発生部の構成
を示す回路図である。 【００６３】図９において、基本階調信号Ｔａを発生す
る基本信号発生部４１はＡＮＤゲート４２の一方入力端
子に接続されており、また、基本階調信号Ｔｂを発生す
る基本信号発生部４３はＡＮＤゲート４４の一方入力端
子とＤフリップフロップ４５のクロック端子に接続され
ている。このＤフリップフロップ４５の出力端子はＡＮ
Ｄゲート４２の他方入力端子に接続され、その反転出力
端子はＡＮＤゲート４４の他方入力端子に接続されてい
る。このＡＮＤゲート４２の出力端子はＯＲゲート４７
の一方入力端子に接続されると共に、ディレイ回路４６
を介してＯＲゲート４７の他方入力端子に接続されてい
る。また、ＡＮＤゲート４４の出力端子はＯＲゲート４
８の一方入力端子に接続され、また、ＯＲゲート４７の
出力端子はＯＲゲート４８の他方入力端子に接続されて
いる。このＯＲゲート４８の出力端子から補間階調信号
Ｔｃが得られる。 【００６４】上記構成により、Ｄフリップフロップ４５
とＡＮＤゲート４２、４４により基本階調信号Ｔａ、Ｔ
ｂの組み合わせの選択期間を検出して、ディレイ回路４
６およびＯＲゲート４７により波形Ｔａ’を作成すると
ともに、ＡＮＤゲート４４の出力端子から波形Ｔｂ’を
作成する。さらに、ＯＲゲート４８にて波形Ｔａ’と波
形Ｔｂ’をＯＲ出力して補間階調信号Ｔｃを作成する。 【００６５】また、図１０に図９のディレイ回路４６の
回路例を示している。 【００６６】図１０において、ディレイ回路４６はバッ
ファ４９〜５３から構成されており、バッファ５個分、
即ち、図８においてはｄ2に相当する微小期間だけ入力
信号を遅らせる働きを持つものとする。これらの回路例
は補間階調の考え方からしてもソース（列電極）駆動回
路内に存在させるものであり、このため、他に新たな部
品点数の増加はない。 【００６７】なお、本実施例３の波形を得るための回路
図は図９および図１０に限るわけではなく、要は図８の
ような波形が得られればよいのである。 【００６８】（実施例４）図１１は本発明の実施例４を
示す液晶表示装置の階調信号波形図である。 【００６９】図１１において、基本階調信号発生部より
出力される基本階調信号として、図７や図８のような基
本階調信号Ｔａ、Ｔｂではなく、基本階調信号Ｔａと波
形Ｔｂ’としている。即ち、組み合わされる２つの階調
信号のうち、どちらか一方はその組み合わせのタイミン
グから信号変化タイミングを、列電極駆動回路での組み
合わせ方を考慮に入れてずらせておくのである。この組
み合わせのタイミングを基本階調信号Ｔａの立ち下がり
とし、基本階調信号に用いる波形Ｔｂ’は上記基本階調
信号Ｔｂに対してその立ち上がりタイミングが期間ｄ３
だけ遅いものと期間ｄ４だけ早いものとが繰り返される
ような波形となっている。このため、基本階調信号Ｔ
ａ、Ｔｂ’により組み合わされる階調信号Ｔｃは、図１
１のような波形となり、不必要なパルス数は発生しない
ことになる。 【００７０】したがって、補間階調信号Ｔｃのパルス数
は２回となり、図７のように基本階調信号Ｔａ、Ｔｂの
組み合わせに際して、そのパルス数を増加させることは
なく、この結果、消費電力を減少させることができる。 【００７１】なお、上記波形Ｔｂ’ではなく上記波形Ｔ
ａ’として基本階調信号Ｔａに対してその立ち下がりタ
イミングを早めるか、または遅めて、波形Ｔｂと組み合
わせても何等問題はなく、結果的に必要以上のパルス数
のない補間階調信号Ｔｃが得られれば良い。ただし、本
実施例４によって得られる補間階調信号Ｔｃは、例えば
図１１に示すように期間ｄ４分だけ”Ｈ”レベル期間の
短い波形となる。また、実際の表示自体で不具合がなけ
れば問題がないが、問題となる場合の対策として図１２
の波形図を示す。 【００７２】（実施例５）図１２は本発明の実施例５を
示す液晶表示装置の階調信号波形図である。 【００７３】図１２において、図１１の実施例４と比べ
て期間ｄ３＝期間ｄ４とし、基本階調信号Ｔｂ’の立ち
下がりのタイミングは上記波形Ｔｂの立ち下がりのタイ
ミングと同じとする。このため、基本階調信号Ｔｂ’の
パルス幅は同じではなく”Ｈ”レベルの長いものと短い
ものの２種類となるが、組み合わせ周期が基本階調信号
の偶数倍であれば本来の基本階調信号Ｔｂのデューティ
比としては同じであると考えられるため、問題はない。
基本階調信号Ｔａと波形Ｔｂ’により組み合わされる補
間階調信号Ｔｃは、図１１のように不必要なパルス数の
発生しない波形が得られることになる。 【００７４】したがって、補間階調信号Ｔｃのパルス数
は２回となり、図７のように階調信号の組み合わせに際
して、そのパルス数を増加させることはなく、この結
果、消費電力を減少することができる。 【００７５】なお、上記波形Ｔｂ’ではなく上記波形Ｔ
ａ’として、基本階調信号Ｔａに対してその立ち下がり
タイミングを早めるか、または遅めて、基本階調信号Ｔ
ｂと組み合わせても何等問題はなく、結果的に必要以上
のパルス数のない補間階調信号Ｔｃが得られればよい。
また、本実施例５では、図１１や図１２に示すような基
本階調信号Ｔｂ’は単に基本階調信号発生部にて作成す
るとしたが、列電極駆動回路内において作成しても良
い。 【００７６】 【発明の効果】以上のように本発明によれば、液晶表示
装置にて補間階調の考え方を導入した場合の多階調駆動
において、基本階調信号を組み合わせた補間階調信号の
パルス数を減少させることができるため、表示品位を低
下させることなく、表示電力を低減させることができ
る。 【００７７】また、各基本階調信号の変化タイミングを
合わせるタイミングを、例えば列電極駆動回路において
基本階調信号を組み合わせるタイミングと同じとするこ
とにより、新たに部品点数を増加させることなく消費電
力を低減させることができる。 【００７８】さらに、基本階調信号を組み合わせる際に
は、補間ディジタル階調信号の高・低２つの出力電圧レ
ベルにおけるデューティ比が同等になるように基本ディ
ジタル階調信号を最大限に組み合わせて、できるだけ同
じディジタル階調信号が連続しないようにすることによ
り、補間階調信号のパルス数を減少させることができる
結果、消費電力をさらに低減させることができる。 【００７９】さらに、組み合わせに使用されている２つ
の基本階調信号において、ある期間での組み合わせに選
択されない基本階調信号の波形部分を、例えば列電極駆
動回路にて、少なくとも微小時間互いに高出力電圧レベ
ルで重なるように変更することにより、部品点数の増加
を防ぎつつ消費電力を低減させることができる。 【００８０】さらに、基本階調信号の変化タイミング
を、例えば列電極駆動回路における組み合わせを考慮に
入れて、列電極駆動回路において基本階調信号を組み合
わせるタイミングより、基本階調信号発生部にて、微小
時間遅らせるかまたは進ませてある程度の時間差をもた
せることにより、部品点数の増加を防ぎつつ消費電力を
低減させることができる。
がマトリクス状に配置された液晶表示装置およびその駆
動方法に関し、特に、多階調駆動方法を用いたアクティ
ブマトリックス型の液晶表示装置およびその駆動方法に
関する。 【０００２】 【従来の技術】従来、液晶表示装置として、ＴＦＴ（Th
in Film Transister)素子やＭＩＭ(Metal Insulator Me
tal）素子などを用いた、いわゆるアクティブマトリッ
クス方式の表示装置が知られている。この液晶表示装置
の多階調駆動方法の一つとして、特願平５−３２５１５
２号公報および特願平５−３４９９３０号公報に示され
ているような多階調駆動方法がある。 【０００３】以下に、上記従来の多階調駆動方法につい
て説明する。 【０００４】図１３は従来の多階調駆動方法を用いたＴ
ＦＴ液晶表示装置（以下、表示装置という）の構成を示
すブロック図であり、ここでは、簡単なために３行３列
のマトリックスとしている。 【０００５】図１３において、表示装置１は、表示部２
と、この表示部２を表示駆動する駆動回路３とを含んで
構成されている。この表示部２において、互いに対向配
設された２つの基板４、５の間には、電気光学物質であ
る表示媒体としての液晶が封入されており、一対の基板
４、５の一方の基板４上には、複数の絵素電極６がマト
リックス状に配列されているとともに、これら複数の絵
素電極６にそれぞれ接続され、複数の絵素電極６をそれ
ぞれ駆動するためのスイッチング素子として、ＴＦＴ７
が各絵素電極６毎に配置されている。信号出力部が絵素
電極６に接続されている各ＴＦＴ７の信号入力部には、
相互に平行な複数の信号配線（データ配線）８がそれぞ
れ接続され、また、各ＴＦＴ７の制御端子である制御信
号入力部には、相互に平行で信号配線８と交差する方向
に延びる複数の走査配線（ゲート配線）９が配設されて
いる。 【０００６】他方の基板５の液晶側表面には、図示しな
い共通電極が、例えば基板５の全面にわたって形成され
ているか、または、絵素電極６の行方向に連なるグルー
プ毎に形成されている。この図示しない共通電極と絵素
電極６との間で、液晶を誘電体として、表示に寄与する
液晶容量Ｃlcが構成される。 【０００７】このコントロール回路１０はソース駆動回
路１１に接続されており、図示しない外部信号源により
ドットクロックＣＫ、水平同期信号ＨＳ、垂直同期信号
ＶＳおよびデータ信号ＤＤがコントロール回路１０に入
力されて、コントロール回路１０からソース駆動回路１
１に各種制御信号が出力されるとともに、後述する階調
信号および画像データが供給される。また、電源回路１
２はソース駆動回路１１に接続されており、コントロー
ル回路１０に対して電源電圧Ｖｓｈ、Ｖｓｌを出力す
る。このソース駆動回路１１は各信号配線８を介して各
ＴＦＴ７の信号入力部に接続され、各信号配線８毎に表
示駆動を行う駆動電圧Ｓ１、Ｓ２、Ｓ３をそれぞれ各信
号配線８に供給する。さらに、コントロール回路１０が
接続されるゲート駆動回路１３は、マトリックスの各行
毎にＴＦＴ７をオン／オフする走査信号Ｇ１、Ｇ２、Ｇ
３をそれぞれ各走査配線９に出力する。これらコントロ
ール回路１０、信号配線８に接続されるソース駆動回路
１１、電源回路１２、および走査配線９に接続されるゲ
ート駆動回路１３により、駆動回路３が構成される。 【０００８】ここで、この多階調駆動方法とは、ＴＦＴ
７のオン抵抗Ｒonと液晶容量Ｃlcによって、ＴＦＴ７と
絵素毎の液晶とを含む部分が低周波通過フィルタ特性を
持つことを利用しており、駆動用の電源電圧は高レベル
のＶshと低レベルのＶslの２つの電位しか持たない。即
ち、上記駆動電圧Ｓ１、Ｓ２、Ｓ３の出力を図１４に示
すような基本周期Ｔｔ、振幅Ｖsh−Ｖsl、デューティ
（ｄｕｔｙ）比がｍ：ｎ（＝電位Ｖshの出力時間：Ｖsl
の出力時間）の信号とすることにより、液晶容量Ｃlcに
（ｍＶsh＋ｎＶsl）／Ｔｔに相当する平均電圧を充電す
ることができるのである。 【０００９】この方法においては、駆動電圧出力のデュ
ーティ（ｄｕｔｙ）比のｍ：ｎを任意に決めてやること
で、液晶容量Ｃlcに電位Ｖshと電位Ｖslとの間の任意の
電圧を充電することができ、この結果、多階調表示が可
能となる。 【００１０】図１５にその一例として１６階調に対応し
た階調信号Ｔ0〜Ｔ15（総称する場合は、単に符号Ｔと
する）の波形図を示している。 【００１１】図１５において、階調信号Ｔとはコントロ
ール回路１０からソース駆動回路１１に入力されるデュ
ーティ（ｄｕｔｙ）比がｍ：ｎの信号のことで、ソース
駆動回路１１においてこの階調信号Ｔと電源回路１２か
ら供給される電源電圧Ｖsh、Ｖslから駆動電圧Ｓ１、Ｓ
２、Ｓ３を作成して、各信号配線８に出力する。 【００１２】図１６に補間階調の考えを導入した場合の
１６階調に対応した階調信号Ｔの波形図を示している。 【００１３】図１６においては、基本階調信号Ｔｉとし
てＴ0、Ｔ4、Ｔ8、Ｔ12、Ｔ15を、基本周期Ｔｔの４倍
の範囲で組み合わせる場合を示している。ここで、補間
階調とは、基本階調信号Ｔｉを基本周期Ｔｔの整数倍の
範囲で組み合わせることにより、その他の階調信号（補
間階調信号）Ｔｓをソース駆動回路１１の内部にて作成
するという考え方である。例えば、図１６の補間階調信
号Ｔ2の場合、基本周期Ｔｔの４倍の範囲で基本階調信
号Ｔ0とＴ4を２：２の時間的な比率で組み合わせること
により、基本階調信号Ｔ0と基本階調信号Ｔ4の間の補間
階調信号Ｔ2という階調を実現している。この方式で
は、コントロール回路１０からソース駆動回路１１に出
力される階調信号Ｔの信号線数が１６本（＝階調数）か
ら５本（＝基本階調数）と削減することができる。 【００１４】 【発明が解決しようとする課題】上記従来の多階調駆動
方法を用いた場合には、液晶を駆動させるために必要な
電力は階調信号Ｔの周波数ｆｔが早くなればなるほど大
きくなる。図１５のように階調信号Ｔが階調数と同じ数
の場合には、階調信号Ｔがすべて同じ周波数であればも
ちろんどの階調も同じ周波数であるが、図１６のように
補間階調の考えを導入した場合には、基本階調信号
Ｔ0、Ｔ4、Ｔ8、Ｔ12、Ｔ15とその他の階調信号Ｔｓを
比較すると、周波数としてみると補間階調信号Ｔｓは基
本階調信号Ｔｉの４分の１の周波数成分も含むことな
り、消費電力は小さくなるはずである。しかしながら、
図１６に示すように基本階調信号Ｔｉを組み合わせてい
ると、補間階調信号Ｔｓの変化する回数は基本階調信号
Ｔｉと同じである信号が殆どであることから、補間階調
信号Ｔｓの一部に周波数が低くなっている信号があるに
も関わらずそれほど消費電力は小さくなっていなかっ
た。 【００１５】本発明は、上記従来の問題を解決するもの
で、補間階調の考えを導入した場合の多階調駆動方法に
おいて、表示品位を低下させずに消費電力を低減させる
ことができる液晶表示装置およびその駆動方法を提供す
ることを目的とする。 【００１６】 【課題を解決するための手段】本発明の液晶表示装置
は、それぞれのデューティ比が異なる同じ周期の少なく
とも２つの基本ディジタル階調信号の１周期の波形を組
み合わせて補間ディジタル階調信号を生成し、該基本デ
ィジタル階調信号および補間ディジタル階調信号を用い
て多階調表示する液晶表示装置において、各基本ディジ
タル階調信号の１周期の波形同士を、各基本ディジタル
階調信号の周期の少なくとも２倍以上の整数倍の組み合
せ周期になるように組み合わせて、補間ディジタル階調
信号を生成するとともに、組み合わされる前記基本ディ
ジタル階調信号のうちの一方の基本ディジタル階調信号
の１周期の波形の立ち上がりのタイミングに対して他方
の基本ディジタル階調信号の１周期の波形の立ち下がり
のタイミングが同じであって、そのタイミングに合わせ
て、各基本ディジタル階調信号の１周期の波形同士を、
組み合される各基本ディジタル階調信号の１周期の波形
の高出力電圧レベルが連続するように組み合わせて、前
記補間ディジタル階調信号を生成する補間階調信号発生
部を有しており、そのことにより上記目的が達成され
る。 【００１７】 【００１８】 【００１９】 【００２０】 【００２１】 【００２２】 【作用】液晶を駆動させるために必要な電力は階調信号
の周波数が早くなればなるほど大きくなるが、本発明の
補間階調信号は、一方の基本階調信号の立ち上がりのタ
イミングに対して他方の基本階調信号の立ち下がりのタ
イミングが同じとし、各基本ディジタル階調信号をその
タイミングで組み合わせられているので、表示品位を低
下させることなく、基本階調信号を組み合わせた補間階
調信号のパルス数、即ち変化数が基本階調信号よりも減
少可能となり、この結果、消費電力は低減することにな
る。 【００２３】また、各基本ディジタル階調信号の変化タ
イミングが同じであるタイミングに合わせて各基本ディ
ジタル階調信号を組み合わせるようにすれば、新たに部
品点数を増加させることなく消費電力の低減が可能とな
る。 【００２４】さらに、基本ディジタル階調信号を組み合
わせる際には、補間ディジタル階調信号の高・低２つの
出力電圧レベルにおけるデューティ比が同等になるよう
に各基本ディジタル階調信号を最大限に組み合わせて、
補間ディジタル階調信号において、同じ基本ディジタル
階調信号が連続しないようにすれば、補間階調信号のパ
ルス数がさらに減少可能となり、この結果、更なる消費
電力の低減が可能となる。 【００２５】さらに、組み合わせに使用される２つの基
本ディジタル階調信号が、組み合せのタイミングで少な
くとも微小時間互いに高出力電圧レベルで重なっている
基本階調信号に変更し、この変更した基本階調信号を用
いて補間階調信号を生成するので、部品点数の増加を防
ぎつつ消費電力を低減させることができる。 【００２６】また、基本階調信号の変化タイミングを、
例えば列電極駆動回路における組み合わせを考慮に入れ
て、この列電極駆動回路において基本階調信号を組み合
わせるタイミングより、基本階調信号発生部にて、ある
程度の時間差をもたせることにより、部品点数の増加を
防ぎつつ消費電力が低減される。 【００２７】 【実施例】以下、本発明の実施例について説明する。 【００２８】（実施例１）図１は本発明の実施例１を示
す液晶表示装置の階調信号波形図である。 【００２９】図１において、少なくとも２つの基本ディ
ジタル階調信号（以下、単に基本階調信号という）、例
えば基本階調信号Ｔｎ、Ｔｎ＋４を組み合わせて、新た
な補間ディジタル階調信号（以下、単に補間階調信号と
いう）Ｔｎ＋１、Ｔｎ＋２、Ｔｎ＋３をソース（列電
極）駆動回路の補間階調信号発生部にて作成する。これ
ら基本階調信号Ｔｎ、Ｔｎ＋４および補間ディジタル階
調信号Ｔｎ＋１、Ｔｎ＋２、Ｔｎ＋３を用いて多階調表
示する液晶表示装置が構成される。 【００３０】これらの補間階調信号Ｔｎ＋１、Ｔｎ＋
２、Ｔｎ＋３は、それぞれ基本階調信号Ｔｎ、Ｔｎ＋４
を３：１、２：２、１：３の割合で基本階調信号の１周
期Ｔｔの４倍の周期で組み合わせている。また、これら
の補間階調信号Ｔｎ＋１、Ｔｎ＋２、Ｔｎ＋３の波形
は、基本階調信号Ｔｎ＋４の立ち上がる変化タイミング
と同時に、基本階調信号Ｔｎが立ち下がるような波形と
している。このようなタイミングで補間階調信号Ｔｎ＋
１、Ｔｎ＋２、Ｔｎ＋３を作成するための基本階調信号
Ｔｎ、Ｔｎ＋４の組み合せが行われる。このような基本
階調信号Ｔｎ、Ｔｎ＋４を元に補間階調信号Ｔｎ＋１、
Ｔｎ＋２、Ｔｎ＋３を作成すると、各補間階調信号Ｔｎ
＋１、Ｔｎ＋２、Ｔｎ＋３のパルス数、即ち、”Ｈ”レ
ベルと”Ｌ”レベルの組み合わせ回数が組み合わせの周
期４Ｔｔのうち３回となり、基本階調信号Ｔｎ、Ｔｎ＋
４のパルス数４回に対して３／４となっている。 【００３１】したがって、液晶表示装置にて補間階調の
考え方を導入した場合の多階調駆動方法において、基本
階調信号を組み合わせた補間階調信号のパルス数、即ち
変化数を減少することができる。この結果、消費電力を
低減させることができる。 【００３２】なお、本実施例１の波形図は図１の波形図
に限るものではなく、基本階調信号Ｔｎ、Ｔｎ＋４のデ
ューティ比が図１のものと異なっていてもよく、組み合
せの周期が基本階調信号の必ずしも４倍である必要はな
く、２倍、３倍または４倍以上であってもよい。 【００３３】ここで、本実施例１の階調信号波形を発生
させるための液晶表示装置の列電極駆動回路における補
間階調信号発生部の構成について、以下に説明する。 【００３４】図２は図１の補間階調信号波形を発生させ
るための補間階調信号発生部の構成を示す回路図であ
る。 【００３５】図２において、基本階調信号Ｔｎを発生す
る基本階調信号発生部２１はＡＮＤゲート２２、２３、
２４に接続され、また、基本階調信号Ｔｎ＋４を発生す
る基本階調信号発生部２５は、Ｄフリップフロップ２６
のクロック端子およびＡＮＤゲート２７、２８、２９に
接続されている。このＤフリップフロップ２６の反転出
力端子はＤフリップフロップ３０のクロック端子に接続
されており、これらＤフリップフロップ２６、３０の反
転出力端子はそれぞれ自らのデータ入力端子にそれぞれ
接続され、それらの出力端子はそれぞれＡＮＤゲート３
１およびＯＲゲート３２の入力端子にそれぞれ接続され
ている。このＡＮＤゲート３１の出力端はＡＮＤゲート
２２の入力端子に接続されると共に、インバータ３３を
介してＡＮＤゲート２７の入力端子に接続されている。
また、ＯＲゲート３２の出力端はＡＮＤゲート２４の入
力端子に接続されると共に、インバータ３４を介してＡ
ＮＤゲート２９の入力端子に接続されている。さらに、
Ｄフリップフロップ３０の出力端子はＡＮＤゲート２３
の入力端子に接続されると共に、インバータ３５を介し
てＡＮＤゲート２８の入力端子に接続されている。 【００３６】さらに、ＡＮＤゲート２２、２７の出力端
はそれぞれＯＲゲート３６の入力端子にそれぞれ接続さ
れ、ＯＲゲート３６の出力端から補間階調信号Ｔｎ＋１
が出力される。また、ＡＮＤゲート２３、２８の出力端
はそれぞれＯＲゲート３７の入力端子にそれぞれ接続さ
れ、ＯＲゲート３７の出力端から補間階調信号Ｔｎ＋２
が出力される。さらに、ＡＮＤゲート２４、２９の出力
端はそれぞれＯＲゲート３８の入力端子にそれぞれ接続
され、ＯＲゲート３８の出力端から補間階調信号Ｔｎ＋
３が出力される。以上のＡＮＤゲート２２〜２４、ＡＮ
Ｄゲート２７〜２９、３１、ＯＲゲート３６〜３８、３
２、インバータ３３〜３５およびＤフリップフロップ２
６、３０により補間階調信号発生部３９が構成される。 【００３７】この補間階調信号発生部３９が設けられて
いるソース（列電極）駆動回路は、基本階調信号発生部
からの基本階調信号および、高・低２つの出力レベルを
決定する電源部からの入力を受けて、基本階調信号の組
み合せによって決定される周期にて、高・低２つの出力
電圧レベルが切り替わり、入力された基本階調信号の数
よりも多い階調数の階調信号、即ち、基本階調信号およ
び補間階調信号に対応する列電極駆動信号を出力する。
このソース（列電極）駆動回路と、行電極を行順次選択
駆動するゲート（行電極）駆動回路のタイミングをタイ
ミングコントロール回路が制御する。 【００３８】上記構成により、基準となる基本階調信号
Ｔｎ＋４が入力されるＤフリップフロップ２６、次段の
Ｄフリップフロップ３０、ＡＮＤゲート３１、ＯＲゲー
ト３２およびインバータ３３、３５、３４を用いて、基
本階調信号Ｔｎ＋４から各補間階調信号Ｔｎ＋１、Ｔｎ
＋２、Ｔｎ＋３を作成するための基本階調信号切り替え
波形を作成する。この波形と基本階調信号Ｔｎ、Ｔｎ＋
４を用いて、ＡＮＤゲート２２〜２４、ＡＮＤゲート２
７〜２９、ＯＲゲート３６〜３８を介して基本階調信号
Ｔｎ、Ｔｎ＋４から補間階調信号Ｔｎ＋１、Ｔｎ＋２、
Ｔｎ＋３を作成することができる。これら補間階調信号
Ｔｎ＋１、Ｔｎ＋２、Ｔｎ＋３は、基本階調信号Ｔｎ＋
４の立ち上がりのタイミングに対して他方の基本階調信
号Ｔｎの立ち下がりのタイミングが同じであるように組
み合わせられている。このため、基本階調信号Ｔｎ、Ｔ
ｎ＋４を組み合わせた補間階調信号Ｔｎ＋１、Ｔｎ＋
２、Ｔｎ＋３のパルス数、即ち変化数が減少可能とな
り、この結果、消費電力は低減することになる。 【００３９】また、ソース（列電極）駆動回路に図１の
補間階調信号発生部３９のような回路を組み込むだけで
補間階調信号Ｔｎ＋１、Ｔｎ＋２、Ｔｎ＋３を作成する
ことができ、基本階調信号Ｔｎ、Ｔｎ＋４の変化タイミ
ングを合わせるタイミングが、基本階調信号Ｔｎ、Ｔｎ
＋４を組み合わせるタイミングと同じであるように構成
すれば、新たに部品点数を増加させることなく消費電力
の低減をすることができる。 【００４０】なお、本実施例１の波形図を得るための回
路図は図２の回路に限るものではなく、要は図１のよう
なパルス数の少ない波形が得られればよいのである。 【００４１】次に、図３に図１の実施例１を考慮に入れ
た１６階調表示に対応する階調信号例を示す。 【００４２】図３において、基本階調信号をＴ0、Ｔ4、
Ｔ8、Ｔ12、Ｔ15とし、その他の階調信号Ｔ1〜3、Ｔ5〜
7、Ｔ9〜11、Ｔ13、Ｔ14を補間階調信号とする。例え
ば、補間階調信号Ｔ5は基本階調信号Ｔ4、Ｔ8を３：１
の割合で組み合わせている。 【００４３】また、基本階調信号Ｔ4の立ち上がりを補
間階調信号を組み合わせるタイミングとして、基本階調
信号Ｔ4と基本階調信号Ｔ8、基本階調信号Ｔ8と基本階
調信号Ｔ12、基本階調信号Ｔ12と基本階調信号Ｔ15の間
で一方の階調信号の立ち上がりともう一方の階調信号の
立ち下がりを合わせるという本発明を満足している。こ
のため、得られる補間階調信号のパルス数は組み合わせ
周期４Ｔｔのうち３回以下となり、基本階調信号Ｔ4、
Ｔ8、Ｔ12、Ｔ15のパルス数４回よりも少なくなってい
る。この結果、消費電力を低減させることができる。 【００４４】（実施例２）図４は本発明の実施例２を示
す液晶表示装置の階調信号波形図である。 【００４５】図４において、基本階調信号Ｔｎ、Ｔｎ＋
４に対して、補間階調信号Ｔｎ＋１、Ｔｎ＋２、Ｔｎ＋
３をソース（列電極）駆動回路の補間階調信号発生部に
て作成している。ここで、補間階調信号Ｔｎ＋１、Ｔｎ
＋２、Ｔｎ＋３はそれぞれ基本階調信号Ｔｎ、Ｔｎ＋４
を３：１、２：２、１：３の割合で基本階調信号Ｔｎ、
Ｔｎ＋４の１周期Ｔｔの４倍の周期で組み合わせてい
る。この補間階調信号Ｔｎ＋１、Ｔｎ＋２、Ｔｎ＋３の
波形は、図１の実施例１と同様に基本階調信号Ｔｎ＋４
の立ち上がる変化タイミングと同時に基本階調信号Ｔｎ
が立ち下がるような波形としている。このタイミングで
補間階調信号Ｔｎ＋１、Ｔｎ＋２、Ｔｎ＋３を作成する
ための基本階調信号Ｔｎ、Ｔｎ＋４の組み合せが行われ
る。そこで、補間階調信号Ｔｎ＋２を、図４のように、
基本階調信号Ｔｎと基本階調信号Ｔｎ＋４が一緒になっ
たパルスを繰り返すようにする。このようにすることに
よって、補間階調信号Ｔｎ＋２のパルス数が組み合わせ
周期４Ｔｔのうち２回となり、基本階調信号Ｔｎ、Ｔｎ
＋４のパルス数４回の半分となり、実施例１の補間階調
信号Ｔｎ＋２のパルス数３回よりも少なくなる。 【００４６】したがって、液晶表示装置にて補間階調の
考え方を導入した場合の多階調駆動方法において、基本
階調信号を組み合わせた補間階調信号のパルス数を減少
することができる。この結果、消費電力を低減させるこ
とができる。ただし、本実施例２においては、補間階調
信号の周波数が基本階調信号の半分となることから、表
示に不具合が発生する可能性があり注意が必要である。 【００４７】なお、本実施例２の波形図は図４の波形図
に限るものではなく、基本階調信号Ｔｎ、Ｔｎ＋４のデ
ューティ比が図４のものと異なっていてもよく、組み合
せの周期が基本階調信号の必ずしも４倍である必要はな
く、２倍、３倍または４倍以上であってもよい。 【００４８】ここで、本実施例２の階調信号波形を発生
させるための液晶表示装置のソース（列電極）駆動回路
における補間階調信号発生部の構成について、以下に説
明する。 【００４９】図５は図４の階調信号波形を発生させるた
めの補間階調信号発生部の構成を示す回路図である。図
５の構成においては、図２と殆ど同じため構成部品に対
して図２と同じ番号を付与するが、インバータ３５とＡ
ＮＤゲート２３の入力部にＤフリップフロップ２６の出
力端子を接続している点が異なっている。これにより、
補間階調信号発生部４０が構成されている。 【００５０】上記構成により、図４のような基本階調信
号Ｔｎ、Ｔｎ＋４を入力することで、図２の場合と同じ
ようにして、各補間階調信号Ｔｎ＋１、Ｔｎ＋２、Ｔｎ
＋３が得られる。この場合、基本階調信号Ｔｎ、Ｔｎ＋
４を組み合わせる際に、補間階調信号Ｔｎ＋１、Ｔｎ＋
２、Ｔｎ＋３の高・低２つの出力電圧レベルにおけるデ
ューティ比が同等になるように基本階調信号Ｔｎ、Ｔｎ
＋４を最大限に組み合わせ、かつ、できるだけ同じ基本
階調信号Ｔｎ、Ｔｎ＋４が連続しないようにしているの
で、補間階調信号Ｔｎ＋１、Ｔｎ＋２、Ｔｎ＋３のパル
ス数をさらに減少させることができる結果、更なる消費
電力の低減を図ることができる。 【００５１】また、ソース（列電極）駆動回路に図５の
補間階調信号発生部４０のような回路を組み込むだけ
で、補間階調信号Ｔｎ＋１、Ｔｎ＋２、Ｔｎ＋３を作成
することができ、実施例１と同様に他に新たな部品点数
の増加を無くすことができる。 【００５２】なお、本実施例２の波形図を得るための回
路図は図５の回路に限るものではなく、要は図４のよう
な波形が得られればよいのである。 【００５３】次に、図６に図４の実施例２を考慮に入れ
た１６階調表示に対応する階調信号例を示している。 【００５４】図６に示すように、その波形図は、基本階
調信号をＴ0、Ｔ4、Ｔ8、Ｔ12、Ｔ15とし、その他の補
間階調信号Ｔ1〜3、Ｔ5〜7、Ｔ9〜11、Ｔ13、Ｔ14を補
間階調信号としており、殆ど図３の波形図と同じである
が、補間階調信号Ｔ2、Ｔ6、Ｔ10、Ｔ14を作成する際の
基本階調信号Ｔ0、Ｔ4、Ｔ8、Ｔ12、Ｔ15の組み合わせ
方が異なっている。即ち、例えば補間階調信号Ｔ6の場
合、図６のように基本階調信号Ｔ8と基本階調信号Ｔ4を
最大限一緒にしたパルスを繰り返すようにする。このた
め、得られる補間階調信号Ｔ1〜3、Ｔ5〜7、Ｔ9〜11、
Ｔ13、Ｔ14のパルス数は組み合わせ周期４Ｔｔのうち最
少２回（Ｔ1を除く）となり、基本階調信号Ｔ4、Ｔ8、
Ｔ12、Ｔ15のパルス数４回、および、実施例１の場合の
パルス数３回よりもさらに少なくなっている。この結
果、消費電力を低減させることができる。 【００５５】ところで、上記のように基本階調信号を組
み合わせる際には、組み合わせに使用される基本階調信
号の変化タイミングと組み合わせのタイミングが同時で
あることが条件とされる。そこで、その一例として、図
７に基本階調信号の組み合わせのタイミングが基本階調
信号の変化タイミングと異なった場合を示す。 【００５６】図７において、基本階調信号をＴａ、Ｔｂ
とし、補間階調信号Ｔｃを作成するための組み合わせタ
イミングが期間ｄ１だけ遅れているものとする。この場
合、補間階調信号Ｔｃの波形は、期間ｄ１の幅を持つパ
ルスが発生するために、補間階調信号Ｔｃのパルス数は
組み合わせ周期４Ｔｔのうち６回となってしまい、基本
階調信号Ｔａ、Ｔｂの４回よりも多くなってしまう。こ
のような現象は、基本階調信号Ｔａ、Ｔｂどうしの変化
タイミングがずれてしまうか、または基本階調信号Ｔ
ａ、Ｔｂの変化タイミングと組み合わせのタイミング全
てがずれてしまうかなどで起こる可能性があり、実際に
は、各種タイミングを全く同時にすることは困難であ
る。 【００５７】（実施例３）上記のようなタイミングずれ
現象に対応するための本発明の実施例３の波形図を図８
に示している。 【００５８】図８において、基本階調信号をＴａ、Ｔｂ
とし、補間階調信号Ｔｃを作成するための組み合わせと
して選択されていない期間の基本階調信号を一部変形し
ている。即ち、基本階調信号Ｔａに関してはその非選択
期間の立ち下がりタイミングを期間ｄ２だけ遅らせ、そ
の後を”Ｌ”レベルとしたような波形Ｔａ’を作成し、
また、基本階調信号Ｔｂに関してはその非選択期間を”
Ｌ”レベルとしただけの波形Ｔｂ’を作成する。実際の
補間階調信号Ｔｃは波形Ｔａ’、Ｔｂ’を基本階調信号
Ｔｂの立ち上がりタイミングにて組み合わせることによ
り作成できる。 【００５９】したがって、基本階調信号Ｔａの立ち下が
りタイミングを期間ｄ２だけ遅らせているので、補間階
調信号Ｔｃのパルス数は２回となり、図７のように階調
信号の組み合わせに際してタイミングずれ現象によるパ
ルス数を増加させることなく、この結果、消費電力を減
少することができる。 【００６０】なお、上記波形Ｔａ’としては、その非選
択期間を”Ｈ”レベルとしても良く、また、上記波形Ｔ
ｂ’としては、その非選択期間の立ち上がりタイミング
を遅らせたような波形でも良く、組み合わせるタイミン
グは基本階調信号Ｔｂの立ち上がりタイミングと異なっ
ていても何等問題はなく、結果的に必要以上のパルス数
のない補間階調信号が得られればよい。 【００６１】ここで、上記タイミングずれ現象に対応し
た本実施例３の階調信号波形を発生させるための液晶表
示装置の列電極駆動回路における階調信号発生部の構成
について、以下に説明する。 【００６２】図９は図８の準基本階調信号波形Ｔａ’、
Ｔｂ’を発生させるための準基本階調信号発生部の構成
を示す回路図である。 【００６３】図９において、基本階調信号Ｔａを発生す
る基本信号発生部４１はＡＮＤゲート４２の一方入力端
子に接続されており、また、基本階調信号Ｔｂを発生す
る基本信号発生部４３はＡＮＤゲート４４の一方入力端
子とＤフリップフロップ４５のクロック端子に接続され
ている。このＤフリップフロップ４５の出力端子はＡＮ
Ｄゲート４２の他方入力端子に接続され、その反転出力
端子はＡＮＤゲート４４の他方入力端子に接続されてい
る。このＡＮＤゲート４２の出力端子はＯＲゲート４７
の一方入力端子に接続されると共に、ディレイ回路４６
を介してＯＲゲート４７の他方入力端子に接続されてい
る。また、ＡＮＤゲート４４の出力端子はＯＲゲート４
８の一方入力端子に接続され、また、ＯＲゲート４７の
出力端子はＯＲゲート４８の他方入力端子に接続されて
いる。このＯＲゲート４８の出力端子から補間階調信号
Ｔｃが得られる。 【００６４】上記構成により、Ｄフリップフロップ４５
とＡＮＤゲート４２、４４により基本階調信号Ｔａ、Ｔ
ｂの組み合わせの選択期間を検出して、ディレイ回路４
６およびＯＲゲート４７により波形Ｔａ’を作成すると
ともに、ＡＮＤゲート４４の出力端子から波形Ｔｂ’を
作成する。さらに、ＯＲゲート４８にて波形Ｔａ’と波
形Ｔｂ’をＯＲ出力して補間階調信号Ｔｃを作成する。 【００６５】また、図１０に図９のディレイ回路４６の
回路例を示している。 【００６６】図１０において、ディレイ回路４６はバッ
ファ４９〜５３から構成されており、バッファ５個分、
即ち、図８においてはｄ2に相当する微小期間だけ入力
信号を遅らせる働きを持つものとする。これらの回路例
は補間階調の考え方からしてもソース（列電極）駆動回
路内に存在させるものであり、このため、他に新たな部
品点数の増加はない。 【００６７】なお、本実施例３の波形を得るための回路
図は図９および図１０に限るわけではなく、要は図８の
ような波形が得られればよいのである。 【００６８】（実施例４）図１１は本発明の実施例４を
示す液晶表示装置の階調信号波形図である。 【００６９】図１１において、基本階調信号発生部より
出力される基本階調信号として、図７や図８のような基
本階調信号Ｔａ、Ｔｂではなく、基本階調信号Ｔａと波
形Ｔｂ’としている。即ち、組み合わされる２つの階調
信号のうち、どちらか一方はその組み合わせのタイミン
グから信号変化タイミングを、列電極駆動回路での組み
合わせ方を考慮に入れてずらせておくのである。この組
み合わせのタイミングを基本階調信号Ｔａの立ち下がり
とし、基本階調信号に用いる波形Ｔｂ’は上記基本階調
信号Ｔｂに対してその立ち上がりタイミングが期間ｄ３
だけ遅いものと期間ｄ４だけ早いものとが繰り返される
ような波形となっている。このため、基本階調信号Ｔ
ａ、Ｔｂ’により組み合わされる階調信号Ｔｃは、図１
１のような波形となり、不必要なパルス数は発生しない
ことになる。 【００７０】したがって、補間階調信号Ｔｃのパルス数
は２回となり、図７のように基本階調信号Ｔａ、Ｔｂの
組み合わせに際して、そのパルス数を増加させることは
なく、この結果、消費電力を減少させることができる。 【００７１】なお、上記波形Ｔｂ’ではなく上記波形Ｔ
ａ’として基本階調信号Ｔａに対してその立ち下がりタ
イミングを早めるか、または遅めて、波形Ｔｂと組み合
わせても何等問題はなく、結果的に必要以上のパルス数
のない補間階調信号Ｔｃが得られれば良い。ただし、本
実施例４によって得られる補間階調信号Ｔｃは、例えば
図１１に示すように期間ｄ４分だけ”Ｈ”レベル期間の
短い波形となる。また、実際の表示自体で不具合がなけ
れば問題がないが、問題となる場合の対策として図１２
の波形図を示す。 【００７２】（実施例５）図１２は本発明の実施例５を
示す液晶表示装置の階調信号波形図である。 【００７３】図１２において、図１１の実施例４と比べ
て期間ｄ３＝期間ｄ４とし、基本階調信号Ｔｂ’の立ち
下がりのタイミングは上記波形Ｔｂの立ち下がりのタイ
ミングと同じとする。このため、基本階調信号Ｔｂ’の
パルス幅は同じではなく”Ｈ”レベルの長いものと短い
ものの２種類となるが、組み合わせ周期が基本階調信号
の偶数倍であれば本来の基本階調信号Ｔｂのデューティ
比としては同じであると考えられるため、問題はない。
基本階調信号Ｔａと波形Ｔｂ’により組み合わされる補
間階調信号Ｔｃは、図１１のように不必要なパルス数の
発生しない波形が得られることになる。 【００７４】したがって、補間階調信号Ｔｃのパルス数
は２回となり、図７のように階調信号の組み合わせに際
して、そのパルス数を増加させることはなく、この結
果、消費電力を減少することができる。 【００７５】なお、上記波形Ｔｂ’ではなく上記波形Ｔ
ａ’として、基本階調信号Ｔａに対してその立ち下がり
タイミングを早めるか、または遅めて、基本階調信号Ｔ
ｂと組み合わせても何等問題はなく、結果的に必要以上
のパルス数のない補間階調信号Ｔｃが得られればよい。
また、本実施例５では、図１１や図１２に示すような基
本階調信号Ｔｂ’は単に基本階調信号発生部にて作成す
るとしたが、列電極駆動回路内において作成しても良
い。 【００７６】 【発明の効果】以上のように本発明によれば、液晶表示
装置にて補間階調の考え方を導入した場合の多階調駆動
において、基本階調信号を組み合わせた補間階調信号の
パルス数を減少させることができるため、表示品位を低
下させることなく、表示電力を低減させることができ
る。 【００７７】また、各基本階調信号の変化タイミングを
合わせるタイミングを、例えば列電極駆動回路において
基本階調信号を組み合わせるタイミングと同じとするこ
とにより、新たに部品点数を増加させることなく消費電
力を低減させることができる。 【００７８】さらに、基本階調信号を組み合わせる際に
は、補間ディジタル階調信号の高・低２つの出力電圧レ
ベルにおけるデューティ比が同等になるように基本ディ
ジタル階調信号を最大限に組み合わせて、できるだけ同
じディジタル階調信号が連続しないようにすることによ
り、補間階調信号のパルス数を減少させることができる
結果、消費電力をさらに低減させることができる。 【００７９】さらに、組み合わせに使用されている２つ
の基本階調信号において、ある期間での組み合わせに選
択されない基本階調信号の波形部分を、例えば列電極駆
動回路にて、少なくとも微小時間互いに高出力電圧レベ
ルで重なるように変更することにより、部品点数の増加
を防ぎつつ消費電力を低減させることができる。 【００８０】さらに、基本階調信号の変化タイミング
を、例えば列電極駆動回路における組み合わせを考慮に
入れて、列電極駆動回路において基本階調信号を組み合
わせるタイミングより、基本階調信号発生部にて、微小
時間遅らせるかまたは進ませてある程度の時間差をもた
せることにより、部品点数の増加を防ぎつつ消費電力を
低減させることができる。
【図面の簡単な説明】
【図１】本発明の実施例１を示す液晶表示装置の階調信
号波形図である。 【図２】図１の階調信号波形を発生させるための補間階
調信号発生部の構成を示す回路図である。 【図３】図１の実施例１を考慮に入れた１６階調表示に
対応する階調信号例を示す波形図である。 【図４】本発明の実施例２を示す液晶表示装置の階調信
号波形図である。 【図５】図４の階調信号波形を発生させるための補間階
調信号発生部の構成を示す回路図である。 【図６】図４の実施例２を考慮に入れた１６階調表示に
対応する階調信号例を示す波形図である。 【図７】本発明を実現した場合に想定されるタイミング
ずれの問題を説明するための波形図である。 【図８】図７のタイミングずれ現象に対応するための本
発明の実施例３における液晶表示装置の階調信号波形図
である。 【図９】図８の階調信号波形を発生させるための階調信
号発生部の構成を示す回路図である。 【図１０】図９のディレイ回路部４６の一例を示す回路
図である。 【図１１】本発明の実施例４を示す液晶表示装置の階調
信号波形図である。 【図１２】本発明の実施例５を示す液晶表示装置の階調
信号波形図である。 【図１３】従来の多階調駆動方法を用いた表示装置の構
成を示すブロック図である。 【図１４】従来の列電極駆動信号の波形図である。 【図１５】従来の階調信号例として、１６階調用の階調
信号の波形図である。 【図１６】従来の階調信号例として、列電極駆動回路に
て補間階調法を用いた場合の１６階調信号の波形図であ
る。 【符号の説明】 １１ ソース（列電極）駆動回路 ２１、２５、４１、４３ 基本階調信号発生部 ２６、３０、４５ Ｄフリップフロップ ２２〜２４、２７〜２９、３１、４２、４４ ＡＮＤ
ゲート ３３〜３５ インバータ ３６〜３８、３２、４７、４８ ＯＲゲート ３９、４０ 補間階調信号発生部 ４６ ディレイ回路部 ４９〜５３ バッファ
号波形図である。 【図２】図１の階調信号波形を発生させるための補間階
調信号発生部の構成を示す回路図である。 【図３】図１の実施例１を考慮に入れた１６階調表示に
対応する階調信号例を示す波形図である。 【図４】本発明の実施例２を示す液晶表示装置の階調信
号波形図である。 【図５】図４の階調信号波形を発生させるための補間階
調信号発生部の構成を示す回路図である。 【図６】図４の実施例２を考慮に入れた１６階調表示に
対応する階調信号例を示す波形図である。 【図７】本発明を実現した場合に想定されるタイミング
ずれの問題を説明するための波形図である。 【図８】図７のタイミングずれ現象に対応するための本
発明の実施例３における液晶表示装置の階調信号波形図
である。 【図９】図８の階調信号波形を発生させるための階調信
号発生部の構成を示す回路図である。 【図１０】図９のディレイ回路部４６の一例を示す回路
図である。 【図１１】本発明の実施例４を示す液晶表示装置の階調
信号波形図である。 【図１２】本発明の実施例５を示す液晶表示装置の階調
信号波形図である。 【図１３】従来の多階調駆動方法を用いた表示装置の構
成を示すブロック図である。 【図１４】従来の列電極駆動信号の波形図である。 【図１５】従来の階調信号例として、１６階調用の階調
信号の波形図である。 【図１６】従来の階調信号例として、列電極駆動回路に
て補間階調法を用いた場合の１６階調信号の波形図であ
る。 【符号の説明】 １１ ソース（列電極）駆動回路 ２１、２５、４１、４３ 基本階調信号発生部 ２６、３０、４５ Ｄフリップフロップ ２２〜２４、２７〜２９、３１、４２、４４ ＡＮＤ
ゲート ３３〜３５ インバータ ３６〜３８、３２、４７、４８ ＯＲゲート ３９、４０ 補間階調信号発生部 ４６ ディレイ回路部 ４９〜５３ バッファ
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平１−114120（ＪＰ，Ａ)
特開 昭49−52598（ＪＰ，Ａ)
特開 平３−28884（ＪＰ，Ａ)
特開 昭60−123825（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G02F 1/133 550
G09G 3/36
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 それぞれのデューティ比が異なる同じ周
期の少なくとも２つの基本ディジタル階調信号の１周期
の波形を組み合わせて補間ディジタル階調信号を生成
し、該基本ディジタル階調信号および補間ディジタル階
調信号を用いて多階調表示する液晶表示装置において、各基本ディジタル階調信号の１周期の波形同士を、各基
本ディジタル階調信号の周期の少なくとも２倍以上の整
数倍の組み合せ周期になるように組み合わせて、補間デ
ィジタル階調信号を生成するとともに、 組み合わされる
前記基本ディジタル階調信号のうちの一方の基本ディジ
タル階調信号の１周期の波形の立ち上がりのタイミング
に対して他方の基本ディジタル階調信号の１周期の波形
の立ち下がりのタイミングが同じであって、そのタイミ
ングに合わせて、各基本ディジタル階調信号の１周期の
波形同士を、組み合される各基本ディジタル階調信号の
１周期の波形の高出力電圧レベルが連続するように組み
合わせて、前記補間ディジタル階調信号を生成する補間
階調信号発生部を有する液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30246194A JP3415689B2 (ja) | 1994-12-06 | 1994-12-06 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30246194A JP3415689B2 (ja) | 1994-12-06 | 1994-12-06 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08160393A JPH08160393A (ja) | 1996-06-21 |
| JP3415689B2 true JP3415689B2 (ja) | 2003-06-09 |
Family
ID=17909227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30246194A Expired - Fee Related JP3415689B2 (ja) | 1994-12-06 | 1994-12-06 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3415689B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW573290B (en) * | 2000-04-10 | 2004-01-21 | Sharp Kk | Driving method of image display apparatus, driving apparatus of image display apparatus, and image display apparatus |
| JP2002082645A (ja) * | 2000-06-19 | 2002-03-22 | Sharp Corp | 画像表示装置の列電極駆動回路及びそれを用いた画像表示装置 |
-
1994
- 1994-12-06 JP JP30246194A patent/JP3415689B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08160393A (ja) | 1996-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6384806B1 (en) | Digital driver circuit for electro-optical device and electro-optical device having the digital driver circuit | |
| US6310616B1 (en) | Voltage generating circuit, and common electrode drive circuit signal line drive circuit and gray-scale voltage generating circuit for display device | |
| KR0169769B1 (ko) | Tft액정표시디스플레이 | |
| KR100261053B1 (ko) | 액정 패널 구동 방법 및 회로 | |
| KR970022922A (ko) | 전압 출력 회로 및 화상 표시 장치 | |
| JPH10177370A (ja) | 多階調出力回路及び液晶表示装置 | |
| JP3059048B2 (ja) | 液晶表示装置及びその駆動方法 | |
| JP2004054292A (ja) | 液晶表示装置 | |
| JP3145552B2 (ja) | 液晶表示パネルの駆動装置 | |
| JPH0822267A (ja) | 液晶駆動回路と液晶表示装置 | |
| KR0127102B1 (ko) | 표시장치의 구동회로 | |
| JP3281159B2 (ja) | 液晶表示装置 | |
| JP3415689B2 (ja) | 液晶表示装置 | |
| JPH0389393A (ja) | 表示装置の駆動回路 | |
| JP3674059B2 (ja) | 液晶表示装置 | |
| KR100606973B1 (ko) | 액정표시장치의 구동부 및 이의 구동방법 | |
| JP2806718B2 (ja) | 表示装置の駆動方法及び駆動回路 | |
| KR100543035B1 (ko) | 박막트랜지스터 액정표시장치 | |
| JPH02184816A (ja) | アクティブマトリックス形液晶表示装置 | |
| JP3253331B2 (ja) | 画像表示装置 | |
| JPH09198012A (ja) | 液晶表示装置 | |
| JP4454705B2 (ja) | 表示装置 | |
| JPH07140439A (ja) | 表示装置 | |
| KR100212289B1 (ko) | 라인 반전(line inversion) 구동이나 도트 반전(dot inversion) 구동중 하나를 선택할 수 있는 액정 표시 장치 및 구동 회로 | |
| JP2001075072A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021210 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030324 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080404 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |