KR19990033745A - 반도체장치의 배선형성방법 - Google Patents
반도체장치의 배선형성방법 Download PDFInfo
- Publication number
- KR19990033745A KR19990033745A KR1019970055151A KR19970055151A KR19990033745A KR 19990033745 A KR19990033745 A KR 19990033745A KR 1019970055151 A KR1019970055151 A KR 1019970055151A KR 19970055151 A KR19970055151 A KR 19970055151A KR 19990033745 A KR19990033745 A KR 19990033745A
- Authority
- KR
- South Korea
- Prior art keywords
- wiring
- interlayer insulating
- insulating layer
- forming
- etch stop
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체장치의 배선형성방법에 관한 것으로서 기판 상의 소정 부분에 다수의 제 1 배선을 형성하는 공정과, 상기 기판 상에 상기 제 1 배선을 덮는 제 1 층간절연층을 형성하고 상기 제 1 층간절연층 상의 상기 소정의 제 1 배선과 대응하는 부분에 식각정지층을 형성하는 공정과, 상기 제 1 층간절연층 및 상기 식각정지층 상에 제 2 층간절연층을 형성하는 공정과, 상기 제 1 및 제 2 층간절연층을 패터닝하여 상기 소정 제 1 배선을 노출시키는 접촉구를 형성함과 동시에 상기 식각정지층이 노출되도록 다른 제 1 배선과 대응하는 부분의 제 2 층간절연층을 패터닝하여 트렌치를 형성하는 공정과, 상기 층간절연층 상에 상기 접촉구를 통해 제 1 배선과 접촉되며 상기 트렌치를 채우는 제 2 배선을 형성하는 공정을 구비한다. 따라서, 층간절연층 상에 제 2 배선을 얇게 형성하므로 표면의 토포그래피를 향상시켜 이 후의 공정을 용이하게 할 수 있으며, 또한, 제 2 배선을 트렌치를 채우도록 형성하므로 저항을 감소시킬 수 있다.
Description
본 발명은 반도체장치의 배선형성방법에 관한 것으로서, 특히, 표면의 평탄도를 향상시키면서 비저항을 감소시킬 수 있는 반도체장치의 배선형성방법에 관한 것이다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체장치의 배선형성방법을 도시하는 공정도이다.
도 1a를 참조하면, 기판(11)의 상에 불순물이 도핑된 다결정실리콘 또는 도전성금속을 증착하고 포토리쏘그래피(photolithography) 방법으로 패터닝하여 다수 개의 제 1 배선(13)(14)을 형성한다.
도 1b를 참조하면, 기판(11) 상에 산화실리콘, BSG(Boro Silicate Glass), PSG(Phospho Silicate Glass) 또는 BPSG(Boro Phospho Silicate Glass) 등의 절연물을 제 1 배선(13)(14)을 덮도록 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 증착하여 층간절연층(15)을 형성한다. 층간절연층(15)을 통상의 포토리쏘그래피 방법으로 패터닝하여 소정의 제 1 배선(13)을 노출시키는 접촉구(17)을 형성한다.
도 1c를 참조하면, 층간절연층(15) 상에 접촉구(17)를 통해 제 1 배선(13)과 접촉되도록 도전성금속을 증착한다. 그리고, 도전성금속을 제 1 배선(13)과 접촉되는 부분과 층간절연층(15) 상의 소정 부분에 남도록 포토리쏘그래피 방법으로 패터닝하여 제 2 배선(18)(19)을 형성한다.
그러나, 상술한 종래 기술에 따른 배선형성방법은 제 2 배선이 층간절연층 상에 두껍게 형성되므로 표면의 토포그래피가 저하되어 이 후의 공정을 어렵게 하는 문제점이 있었다. 또한, 표면의 토포그래피(topography)가 저하되는 것을 방지하기 위해 제 2 배선을 얇게 형성하면 저항이 증가되는 문제점이 있었다.
따라서, 본 발명의 목적은 표면의 토포그래피를 향상시켜 이 후의 공정을 용이하게 할 수 있는 반도체장치의 배선형성방법을 제공함에 있다.
본 발명의 다른 목적은 저항을 감소시킬 수 있는 반도체장치의 배선형성방법을 제공함에 있다.
상기 목적들을 달성하기 위한 본 발명에 따른 반도체장치의 배선형성방법은 기판 상의 소정 부분에 다수의 제 1 배선을 형성하는 공정과, 상기 기판 상에 상기 제 1 배선을 덮는 제 1 층간절연층을 형성하고 상기 제 1 층간절연층 상의 상기 소정의 제 1 배선과 대응하는 부분에 식각정지층을 형성하는 공정과, 상기 제 1 층간절연층 및 상기 식각정지층 상에 제 2 층간절연층을 형성하는 공정과, 상기 제 1 및 제 2 층간절연층을 패터닝하여 상기 소정 제 1 배선을 노출시키는 접촉구를 형성함과 동시에 상기 식각정지층이 노출되도록 다른 제 1 배선과 대응하는 부분의 제 2 층간절연층을 패터닝하여 트렌치를 형성하는 공정과, 상기 층간절연층 상에 상기 접촉구를 통해 제 1 배선과 접촉되며 상기 트렌치를 채우는 제 2 배선을 형성하는 공정을 구비한다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체장치의 배선형성방법을 도시하는 공정도
도 2a 내지 도 2d는 본 발명에 따른 반도체장치의 배선형성방법을 도시하는 공정도
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 도 2d는 본 발명에 따른 반도체장치의 배선형성방법을 도시하는 공정도이다.
도 2a를 참조하면, 기판(21) 상에 불순물이 도핑된 다결정실리콘 또는 도전성금속을 증착하고 포토리쏘그래피 방법으로 패터닝하여 다수 개의 제 1 배선(23)(24)을 형성한다.
도 2b를 참조하면, 기판(21) 상에 산화실리콘, BSG, PSG 또는 BPSG 등의 절연물을 제 1 배선(23)을 덮는 CVD 방법으로 증착하여 제 1 층간절연층(25)을 형성한다.
제 1 층간절연층(25) 상에 이 제 1 층간절연층(25)을 이루는 물질과 식각 선택비가 다른 물질, 예를 들면, 질화실리콘을 증착하여 식각정지층(27)을 형성한다. 그리고, 식각정지층(27)을 소정의 제 1 배선(24)와 대응하는 부분만 남고 나머지 제 1 배선(23)과 대응하는 부분의 제 1 층간절연층(25)이 노출되도록 패터닝한다.
도 2c를 참조하면, 제 1 층간절연층(25)과 식각정지층(27) 상에 산화실리콘, BSG, PSG 또는 BPSG 등의 절연물을 CVD 방법으로 증착하여 제 2 층간절연층(29)을 형성한다.
제 1 및 제 2 층간절연층(25)(29)을 통상의 포토리쏘그래피 방법으로 패터닝하여 소정의 제 1 배선(23)을 노출시키는 접촉구(31)를 형성한다.이 때, 제 1 배선(24)과 대응하는 부분도 패터닝되는 데, 제 2 층간절연층(29)은 제 1 배선(23)과 대응하는 부분과 동일하게 패터닝되지만 계속되는 제 1 층간절연층(25) 패터닝시 제 1 배선(23)과 대응하는 부분은 패터닝되나 제 1 배선(24)과 대응하는 부분은 식각정지층(27)에 패터닝되지 않는다. 그러므로, 제 1 배선(24)과 대응하는 부분은 제 2 층간절연층(29)만 패터닝되어 식각정지층(27)을 노출시키는 트렌치(33)가 형성된다.
도 2d를 참조하면, 제 2 층간절연층(29) 상에 접촉구(31)를 통해 제 1 배선(23)과 접촉되도록 도전성금속을 증착한다. 이 때, 도전성금속은 트렌치(36)도 채우도록 증착된다. 그리고, 도전성금속을 접촉구(31)를 통해 제 1 배선(23)과 접촉되는 부분과 트렌치(33)를 채운 부분이 남도록 포토리쏘그래피 방법으로 패터닝하여 제 2 배선(35)(36)을 형성한다. 상기에서 제 2 배선(36)은 도전성금속을 트렌치(33) 내를 채우도록 형성되므로 제 2 층간절연층(29) 상에 얇게 형성될 수도 있다. 그러므로, 제 2 배선(36)이 제 2 층간절연층(29) 상에 얇게 형성되므로 표면의 토포그래피가 향상되어 이 후의 공정이 쉽게 된다. 그리고, 제 2 배선(36)이 트렌치(33)를 채우도록 형성되므로 단면적이 증가되어 저항이 감소된다.
따라서, 본 발명은 층간절연층 상에 제 2 배선을 얇게 형성하므로 표면의 토포그래피를 향상시켜 이 후의 공정을 용이하게 할 수 있으며, 또한, 제 2 배선을 트렌치를 채우도록 형성하므로 저항을 감소시킬 수 있는 잇점이 있다.
Claims (2)
- 기판 상의 소정 부분에 다수의 제 1 배선을 형성하는 공정과,상기 기판 상에 상기 제 1 배선을 덮는 제 1 층간절연층을 형성하고 상기 제 1 층간절연층 상의 상기 소정의 제 1 배선과 대응하는 부분에 식각정지층을 형성하는 공정과,상기 제 1 층간절연층 및 상기 식각정지층 상에 제 2 층간절연층을 형성하는 공정과,상기 제 1 및 제 2 층간절연층을 패터닝하여 상기 소정 제 1 배선을 노출시키는 접촉구를 형성함과 동시에 상기 식각정지층이 노출되도록 다른 제 1 배선과 대응하는 부분의 제 2 층간절연층을 패터닝하여 트렌치를 형성하는 공정과,상기 층간절연층 상에 상기 접촉구를 통해 제 1 배선과 접촉되며 상기 트렌치를 채우는 제 2 배선을 형성하는 공정을 구비하는 반도체장치의 배선형성방법.
- 청구항 1에 있어서상기 식각정지층을 질화실리콘으로 형성하는 반도체장치의 배선형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970055151A KR19990033745A (ko) | 1997-10-27 | 1997-10-27 | 반도체장치의 배선형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970055151A KR19990033745A (ko) | 1997-10-27 | 1997-10-27 | 반도체장치의 배선형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990033745A true KR19990033745A (ko) | 1999-05-15 |
Family
ID=66048536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970055151A KR19990033745A (ko) | 1997-10-27 | 1997-10-27 | 반도체장치의 배선형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990033745A (ko) |
-
1997
- 1997-10-27 KR KR1019970055151A patent/KR19990033745A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100215847B1 (ko) | 반도체 장치의 금속 배선 및 그의 형성 방법 | |
| KR100277377B1 (ko) | 콘택트홀/스루홀의형성방법 | |
| KR20010004598A (ko) | 반도체 소자의 게이트 형성방법 | |
| JPH10335459A (ja) | 半導体装置およびその製造方法 | |
| KR20000044892A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20000004334A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR19990033745A (ko) | 반도체장치의 배선형성방법 | |
| US6881678B2 (en) | Method for forming a dual damascene structure in a semiconductor device | |
| KR19990032597A (ko) | 반도체장치의 배선형성방법 | |
| KR100340860B1 (ko) | 반도체 소자의 콘택 플러그 제조 방법 | |
| KR960004082B1 (ko) | 반도체 장치의 배선형성방법 | |
| KR100349346B1 (ko) | 반도체장치의 배선패턴 형성방법 | |
| KR100408683B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR100235960B1 (ko) | 반도체소자의 도전 라인 형성방법 | |
| KR100265749B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| KR100249018B1 (ko) | 접촉홀 형성 방법 | |
| KR100318271B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100240613B1 (ko) | 반도체장치의 배선들의 접촉 방법 | |
| KR20010004008A (ko) | 에어-갭을 갖는 반도체 소자의 금속배선 형성방법 | |
| KR100221606B1 (ko) | 반도체장치의 배선들의 접촉 방법 | |
| KR100315457B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0172525B1 (ko) | 반도체 소자의 제조방법 | |
| KR100265828B1 (ko) | 반도체소자 제조방법 | |
| JPH09266252A (ja) | 半導体装置の製造方法 | |
| KR20030054782A (ko) | 반도체 소자의 금속 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |