KR19990031267U - 마이크로 볼 그리드 어레이 반도체 패키지용 마이크로 필름의 구조 - Google Patents

마이크로 볼 그리드 어레이 반도체 패키지용 마이크로 필름의 구조 Download PDF

Info

Publication number
KR19990031267U
KR19990031267U KR2019970043976U KR19970043976U KR19990031267U KR 19990031267 U KR19990031267 U KR 19990031267U KR 2019970043976 U KR2019970043976 U KR 2019970043976U KR 19970043976 U KR19970043976 U KR 19970043976U KR 19990031267 U KR19990031267 U KR 19990031267U
Authority
KR
South Korea
Prior art keywords
film
micro
circuit pattern
recognition
grid array
Prior art date
Application number
KR2019970043976U
Other languages
English (en)
Other versions
KR200301935Y1 (ko
Inventor
조중호
장성식
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR2019970043976U priority Critical patent/KR200301935Y1/ko
Publication of KR19990031267U publication Critical patent/KR19990031267U/ko
Application granted granted Critical
Publication of KR200301935Y1 publication Critical patent/KR200301935Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 고안은 마이크로 볼 그리드 어레이 반도체 패키지용 마이크로 필름의 구조에 관한 것으로, 그 구성은 표면에 회로패턴이 형성되어 있고, 이 회로패턴에 외측 끝단부에는 테이프 오토메이티드 본딩(Tape Automated Bonding, TAB) 방식으로 반도체칩 상의 칩패드와 연결시킬 수 있는 팬인탭리드(Fan-in TAB Lead)가 사각링 형태의 지지용 패턴에 연결되어 있으며, 상기한 회로패턴의 내측 단부로는 필름의 저면으로 어레이 형태로 배열되는 솔더볼랜드에 연결된 회로패턴이 형성된 마이크로 필름을 구성함에 있어서, 상기한 팬인탭리드가 연결된 사각링 형태의 지지용 패턴의 각 모서리부에 외측으로 위치하도록 십자형의 인식마크가 형성되고, 이 인식마크의 저면으로 상기한 필름이 개방되도록 인식용 홀을 각각 형성하며, 상기한 인식용 홀 중에서 하나의 인식용 홀 일측에는 필름을 관통하는 별도의 기준홀을 형성하여서 된 것이다.

Description

마이크로 볼 그리드 어레이 반도체 패키지용 마이크로 필름의 구조
본 고안은 마이크로 볼 그리드 어레이 반도체 패키지용 마이크로 필름의 구조에 관한 것으로, 더욱 상세하게는 마이크로 볼 그리드 어레이(Micro Ball grid array) 반도체 패키지에 사용되는 마이크로 필름에 인식용 홀과 기준홀을 형성하여 반도체칩의 부착 내지 각 공정을 진행시 정확한 세팅이 이루어지도록 함으로서, 불량을 방지하고, 신뢰성을 향상시키도록 된 것이다.
최근, 반도체칩의 급속한 고집적화 및 소형화 추세에 따라 전자 기기나 가전제품들도 소형화되어 가고 있음으로, 이러한 추세에 따라 반도체 패키지의 크기를 반도체칩의 크기로 축소하여 경박단소화 함은 물론, 반도체 패키지의 고집적화 및 고성능화 한 패키지로서 마이크로 볼 그리드 어레이 반도체 패키지가 개발되어 있다.
상기한 마이크로 볼 그리드 어레이 반도체 패키지는, 회로패턴이 형성된 마이크로 필름(Micro film)을 이용하는 것으로, 이러한 마이크로 필름의 구성은, 표면에 회로패턴이 형성되어 있고, 이 회로패턴에 외측 끝단부에는 테이프 오토메이티드 본딩(Tape Automated Bonding, TAB) 방식으로 반도체칩 상의 칩패드와 연결시킬 수 있는 팬인탭리드(Fan-in TAB Lead)가 형성되며, 상기한 회로패턴의 내측 단부로는 필름의 저면으로 어레이 형태로 배열되는 솔더볼랜드에 연결되어 있는 것이다.
그러나, 이러한 마이크로 필름에는 반도체칩의 부착시 상기한 반도체칩의 세팅을 위한 별도의 인식마크가 없음으로써, 정확한 세팅이 이루어지지 못하여 불량을 발생시켰던 문제점이 있었다.
즉, 상기한 필름의 표면에 반도체칩이 부착되고, 이 상태에서 반도체칩 상의 패드에 팬인탭리드를 테이프 오토메이티드 본딩 방식으로 직접 연결시켜 본딩하는 것이다. 따라서, 상기한 필름에 반도체칩을 부착하거나, 또는 각 공정의 진행시 정확한 세팅이 이루져야 불량을 방지할 수 있는 것은 당연하다.
본 고안의 목적은 이와같은 문제점을 해소하기 위하여 고안된 것으로서, 마이크로 볼 그리드 어레이 반도체 패키지에 사용되는 마이크로 필름에 인식용 홀과 기준홀을 형성하여 반도체칩의 부착 내지 각 공정을 진행시 정확한 세팅이 이루어지도록 함으로서, 불량을 방지하고, 신뢰성을 향상시키도록 된 마이크로 볼 그리드 어레이 반도체 패키지용 마이크로 필름의 구조를 제공함에 있다.
도 1은 본 고안에 따른 마이크로 볼 그리드 어레이 반도체 패키지용 마이크로 필름을 나타낸 평면도
도 2는 본 고안에 따른 마이크로 볼 그리드 어레이 반도체 패키지용 마이크로 필름을 나타낸 저면도
도 3은 도 2의 A-A선 단면도
- 도면의 주요 부분에 대한 부호의 설명 -
1 - 회로패턴 2 - 팬인탭리드(Fan-in TAB Lead)
3 - 지지용 패턴 4 - 솔더볼랜드
5 - 인식마크 6 - 인식용 홀
7 - 기준홀
이하, 본 고안을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 1은 본 고안에 따른 마이크로 볼 그리드 어레이 반도체 패키지용 마이크로 필름을 나타낸 평면도이고, 도 2는 본 고안에 따른 마이크로 볼 그리드 어레이 반도체 패키지용 마이크로 필름을 나타낸 저면도이며, 도 3은 도 2의 A-A선 단면도이다.
도시된 바와같이 본 고안에 의한 마이크로 필름의 구성은, 표면에 회로패턴(1)이 형성되어 있고, 이 회로패턴(1)에 외측 끝단부에는 테이프 오토메이티드 본딩(Tape Automated Bonding, TAB) 방식으로 반도체칩 상의 칩패드와 연결시킬 수 있는 팬인탭리드(2 ; Fan-in TAB Lead)가 사각링 형태의 지지용 패턴(3)에 연결되어 있으며, 상기한 회로패턴(1)의 내측 단부로는 필름의 저면으로 어레이 형태로 배열되는 솔더볼랜드(4)에 연결된 회로패턴이 형성된 마이크로 필름을 구성함에 있어서, 상기한 팬인탭리드(2)가 연결된 사각링 형태의 지지용 패턴(3)의 각 모서리부에 외측으로 위치하도록 십자형의 인식마크(5)가 형성되고, 이 인식마크(5)의 저면으로 상기한 필름이 개방되도록 인식용 홀(6)을 각각 형성하며, 상기한 인식용 홀(6) 중에서 하나의 인식용 홀(6) 일측에는 필름을 관통하는 기준홀(7)을 형성하여서 된 것이다.
이와같이 구성된 본 고안은, 회로패턴이 형성된 마이크로 필름을 이용하여 마이크로 볼 그리드 어레이 반도체 패키지의 공정에서 본딩시에 상기한 인식마크(5)에 의해 반도체칩을 부탁하거나, 또는 각 공정을 진행시 정확히 세팅할 수 있음으로써, 불량을 방지할 수 있는 것이다.
예를 들어, 상기한 필름을 이용하여 반도체칩 상의 패드에 팬인탭리드(2)를 테이프 오토메이티드 본딩 방식으로 직접 연결시켜 본딩할 때, 인식용 홀(6)과 기준홀(7)이 필름을 관통하여 형성되어 있음으로서, 이 인식용 홀(6)과 기준홀(7)을 통해 인식마크(5)가 보임으로써, 정확한 본딩 위치를 인식할 수 있는 것이다. 즉, 상기한 인식용 홀(6)과 기준홀(7)이 관통됨으로써, 필름의 표면 뿐만 아니라, 저면에서도 인식마크(5)를 쉽게 확인할 수 있는 것이다.
이상의 설명에서 알 수 있듯이 본 고안의 마이크로 볼 그리드 어레이 반도체 패키지용 마이크로 필름의 구조에 의하면, 마이크로 볼 그리드 어레이 반도체 패키지에 사용되는 마이크로 필름에 인식용 홀과 기준홀을 형성하여 반도체칩의 부착 내지 각 공정을 진행시 정확한 세팅이 이루어지도록 함으로서, 불량을 방지하고, 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (1)

  1. 표면에 회로패턴(1)이 형성되어 있고, 이 회로패턴(1)에 외측 끝단부에는 테이프 오토메이티드 본딩(Tape Automated Bonding, TAB) 방식으로 반도체칩 상의 칩패드와 연결시킬 수 있는 팬인탭리드(2 ; Fan-in TAB Lead)가 사각링 형태의 지지용 패턴(3)에 연결되어 있으며, 상기한 회로패턴(1)의 내측 단부로는 필름의 저면으로 어레이 형태로 배열되는 솔더볼랜드(4)에 연결된 회로패턴이 형성된 마이크로 필름을 구성함에 있어서, 상기한 팬인탭리드(2)가 연결된 사각링 형태의 지지용 패턴(3)의 각 모서리부에 외측으로 위치하도록 십자형의 인식마크(5)가 형성되고, 이 인식마크(5)의 저면으로 상기한 필름이 개방되도록 인식용 홀(6)을 각각 형성하며, 상기한 인식용 홀(6) 중에서 하나의 인식용 홀(6) 일측에는 필름을 관통하는 별도의 기준홀(7)을 형성하여서 된 것을 특징으로 하는 마이크로 볼 그리드 어레이 반도체 패키지용 마이크로 필름의 구조.
KR2019970043976U 1997-12-30 1997-12-30 마이크로볼그리드어레이반도체패키지용마이크로필름의구조 KR200301935Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019970043976U KR200301935Y1 (ko) 1997-12-30 1997-12-30 마이크로볼그리드어레이반도체패키지용마이크로필름의구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019970043976U KR200301935Y1 (ko) 1997-12-30 1997-12-30 마이크로볼그리드어레이반도체패키지용마이크로필름의구조

Publications (2)

Publication Number Publication Date
KR19990031267U true KR19990031267U (ko) 1999-07-26
KR200301935Y1 KR200301935Y1 (ko) 2003-07-10

Family

ID=49399384

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019970043976U KR200301935Y1 (ko) 1997-12-30 1997-12-30 마이크로볼그리드어레이반도체패키지용마이크로필름의구조

Country Status (1)

Country Link
KR (1) KR200301935Y1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010065254A (ko) * 1999-12-29 2001-07-11 마이클 디. 오브라이언 반도체 패키지 제조용 부재
KR100460071B1 (ko) * 1998-02-13 2005-04-20 주식회사 하이닉스반도체 칩사이즈패키지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100460071B1 (ko) * 1998-02-13 2005-04-20 주식회사 하이닉스반도체 칩사이즈패키지
KR20010065254A (ko) * 1999-12-29 2001-07-11 마이클 디. 오브라이언 반도체 패키지 제조용 부재

Also Published As

Publication number Publication date
KR200301935Y1 (ko) 2003-07-10

Similar Documents

Publication Publication Date Title
US5714800A (en) Integrated circuit assembly having a stepped interposer and method
JP5090385B2 (ja) 改善された半田ボールランドの構造を有する半導体パッケージ
US20050258544A1 (en) Substrate for solder joint
JP3516611B2 (ja) 半導体装置、その製造方法及び半導体装置用基板
US6403401B1 (en) Heat spreader hole pin 1 identifier
KR920005315B1 (ko) 반도체장치
US20020008326A1 (en) Electrode structure of a carrier substrate of a semiconductor device
US7449364B2 (en) Device and method for including passive components in a chip scale package
KR200301935Y1 (ko) 마이크로볼그리드어레이반도체패키지용마이크로필름의구조
US5621242A (en) Semiconductor package having support film formed on inner leads
KR20010070124A (ko) 배선의 레이아웃이 향상된 칩 스케일 패키지
US5849609A (en) Semiconductor package and a method of manufacturing thereof
US6150730A (en) Chip-scale semiconductor package
KR200322940Y1 (ko) 마이크로볼그리드어레이반도체패키지용마이크로필름의구조
KR19990031264U (ko) 마이크로 볼 그리드 어레이 반도체 패키지용 마이크로 필름의구조
KR100298693B1 (ko) 마이크로볼그리드어레이반도체패키지
KR200276089Y1 (ko) 마이크로 볼 그리드 어레이 반도체 패키지용 마이크로 필름의구조
JPH0410635A (ja) フリップチップ実装方法
KR200239641Y1 (ko) 반도체패키지용 가요성회로기판의 구조
JPH10163381A (ja) 半導体チップの封止構造
KR100919985B1 (ko) 반도체 팩키지용 필름 기판 및 이를 이용한 반도체 팩키지
KR100791575B1 (ko) 테이프캐리어형 반도체 장치
KR100336762B1 (ko) 칩 사이즈 패키지 및 그 제조방법
JP2818700B2 (ja) 半導体装置
KR100206861B1 (ko) 고밀도 반도체 패키지구조

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20120110

Year of fee payment: 10

EXPY Expiration of term