KR19990025040U

KR19990025040U - Thin Semiconductor Package

Info

Publication number: KR19990025040U
Application number: KR2019970037531U
Authority: KR
Inventors: 홍성학
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1997-12-16
Filing date: 1997-12-16
Publication date: 1999-07-05

Abstract

본 고안은 박형 반도체 패키지를 개시한다. 개시된 본 고안의 박형 반도체 패키지는 양측 가장자리 근처에 일렬로 배열되는 다수개의 홀들이 구비되며, 상기 각각의 홀 및 홀에 인접된 부분 상에는 각각의 전극단자가 구비된 레지스트막의 중심부 상에 접착제의 개재하에 반도체 칩이 부착됨과 아울러 상기 반도체 칩과 전극단자들은 금속 와이어에 의해 전기적으로 연결되고, 상기 반도체 칩, 전극단자들 및 금속 와이어를 포함한 상기 레지스트막의 상부면은 몰딩 컴파운드에 의해 봉지되며, 상기 각 전극단자의 하부면에는 솔더 볼이 각각 부착된 것을 특징으로 한다.The present invention discloses a thin semiconductor package. The disclosed thin semiconductor package is provided with a plurality of holes arranged in a line near both edges, and on the center of the resist film having respective electrode terminals on each hole and a portion adjacent to the hole, with an adhesive interposed therebetween. In addition to the semiconductor chip attached, the semiconductor chip and the electrode terminals are electrically connected by a metal wire, the upper surface of the resist film including the semiconductor chip, the electrode terminals and the metal wire is sealed by a molding compound, each electrode Solder balls are attached to the lower surface of the terminal, respectively.

Description

Thin Semiconductor Package

본 고안은 반도체 패키지에 관한 것으로, 보다 상세하게는, 패키지의 두께를 감소시킨 박형 반도체 패키지에 관한 것이다.The present invention relates to a semiconductor package, and more particularly, to a thin semiconductor package having a reduced thickness of the package.

최근, 각종 전기·전자 제품의 크기가 소형화되는 추세에 따라 한정된 크기의 기판에 보다 많은 수의 칩을 실장함으로써 소형이면서도 고용량을 달성하고자 하는 많은 연구가 전개되고 있으며, 이에 따라, 기판 상에 실장되는 반도체 패키지의 크기 및 두께가 점차 감소되고 있는 실정이다.In recent years, as the size of various electric and electronic products has been miniaturized, many studies have been developed to achieve a small size and high capacity by mounting a larger number of chips on a limited sized substrate. The size and thickness of semiconductor packages are gradually decreasing.

도 1 은 패키지의 크기 및 두께를 감소시킨 종래 기술에 따른 반도체 패키지를 도시한 도면이다.1 is a diagram illustrating a semiconductor package according to the related art having a reduced size and thickness of a package.

도시된 바와 같이, 집적화된 반도체 칩(1)은 접착제(2)의 개재하에 소정의 회로패턴(도시않됨)이 구비된 인쇄회로기판(Printed Circuit Board : 이하, PCB 3)의 상부면 중심부에 부착되어 있고, 이러한 반도체 칩(1)과 PCB(3)는 상기 반도체 칩(1)의 상부면에 구비되는 본딩패드(1a)와 상기 PCB(3)의 상부면 양측 가장자리 각각에 구비되는 전극단자(도시않됨)를 연결하는 금속 와이어(4)에 의해 전기적으로 연결되어 있다.As shown, the integrated semiconductor chip 1 is attached to the center of the upper surface of the printed circuit board (hereinafter, referred to as PCB 3) provided with a predetermined circuit pattern (not shown) under the interposition of the adhesive 2. The semiconductor chip 1 and the PCB 3 have bonding pads 1a provided on the upper surface of the semiconductor chip 1 and electrode terminals provided at both edges of the upper surface of the PCB 3. Electrically connected by means of a metal wire (4) connecting the not shown.

또한, 반도체 칩(1) 및 이에 와이어 본딩된 회로패턴을 포함한 PCB(3)의 상부면은 몰딩 컴파운드(Epoxy Molding Compound : 5)에 의해 봉지되어 있고, 상기 PCB(2)의 하부면에는 외부 단자의 역할을 하는 솔더 볼들(Solder Ball : 6)이 부착되어 있다.In addition, the upper surface of the PCB 3 including the semiconductor chip 1 and the circuit pattern wire-bonded thereto is sealed by an molding compound (Epoxy Molding Compound) 5, the lower surface of the PCB (2) an external terminal Solder Balls (6) are attached.

그러나, 상기와 같은 종래의 반도체 패키지는 그 크기는 어느 정도 감소시킬 수 있지만, 두께를 감소시키는데는 한계가 있는 문제점이 있었다.However, although the size of the conventional semiconductor package as described above can be reduced to some extent, there is a problem in that the thickness is limited.

따라서, 본 고안은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 패키지의 두께를 더욱더 감소시키기 위하여 PCB 대신에 전극단자들이 구비된 레지스트막을 사용한 박형 반도체 패키지 제공하는데, 그 목적이 있다.Accordingly, an object of the present invention is to provide a thin semiconductor package using a resist film having electrode terminals instead of a PCB in order to further reduce the thickness of the package.

도 1 은 종래 기술에 따른 반도체 패키지를 도시한 단면도.1 is a cross-sectional view showing a semiconductor package according to the prior art.

도 2 는 본 고안에 따른 박형 반도체 패키지를 설명하기 위한 단면도.2 is a cross-sectional view illustrating a thin semiconductor package according to the present invention.

(도면의 주요부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)

10 : 반도체 칩 11 : 본딩패드10: semiconductor chip 11: bonding pad

12 : 접착제 14 : 금속 와이어12: adhesive 14: metal wire

20 : 레지스트막 22 : 전극단자20: resist film 22: electrode terminal

24 : 솔더 볼 30 : 몰딩 컴파운드24: solder ball 30: molding compound

상기와 같은 목적은 달성하기 위한 본 고안의 박형 반도체 패키지는, 집적화된 반도체 칩이 양측 가장자리 부분에 전극단자들이 구비된 박막의 레지스트막 상에 부착되고, 상기 반도체 칩과 전극단자는 금속 와이어를 통해 전기적으로 연결되며, 상기 반도체 칩 및 이에 와이어 본딩된 전극단자를 포함한 레지스트막의 상부면은 몰딩 컴파운드에 의해 봉지된다. 그리고, 전극단자의 하부면에는 패키지의 외부 단자 역할을 하는 솔더 볼이 부착된다.In the thin semiconductor package of the present invention for achieving the above object, an integrated semiconductor chip is attached on a thin film resist film having electrode terminals at both edges thereof, and the semiconductor chip and the electrode terminal are connected through a metal wire. The upper surface of the resist film, which is electrically connected to the semiconductor chip and the electrode terminal wire-bonded thereto, is sealed by a molding compound. The lower surface of the electrode terminal is attached with a solder ball that serves as an external terminal of the package.

본 고안에 따르면, PCB 대신에 전극단자들이 구비된 박막의 레지스트막을 사용함으로써, 패키지의 전체적인 두께를 더욱 감소시킬 수 있다.According to the present invention, it is possible to further reduce the overall thickness of the package by using a thin film resist film provided with electrode terminals instead of the PCB.

이하, 본 고안의 바람직한 실시예를 첨부한 도 2 를 참조하여 보다 상세하게 설명한다.Hereinafter, with reference to the accompanying Figure 2, a preferred embodiment of the present invention will be described in more detail.

도 2 는 본 고안에 따른 박형 반도체 패키지를 도시한 도면이다.2 is a view showing a thin semiconductor package according to the present invention.

도시된 바와 같이, 본 고안의 박형 반도체 패키지는 상부면에 본딩패드들(11)이 구비된 반도체 칩(10)이 상부면 양측 가장자리 부분에 전극단자들(22)이 구비된 박막의 레지스트막(20)의 중심부 상에 에폭시와 같은 접착제(12)에 의해 부착되어 있고, 상기 반도체 칩(10)의 본딩 패드들(11)과 상기 레지스트막(20)의 양측 가장자리 각각에 구비된 전극단자들(22)은 금속 와이어(14)에 의해 전기적으로 각각 연결되어 있다. 그리고, 반도체 칩(10)과 금속 와이어(14) 및 전극단자들(22)을 포함한 레지스트막(20)의 상부면은 몰딩 컴파운드(30)에 의해 봉지되어 있다.As shown, the thin semiconductor package of the present invention is a thin film resist film having electrode terminals 22 at both edges of the upper surface of the semiconductor chip 10 having the bonding pads 11 on the upper surface thereof. 20 is attached to the center of the electrode by an adhesive 12 such as epoxy, and the electrode terminals provided at each of the bonding pads 11 of the semiconductor chip 10 and both edges of the resist film 20. 22 is electrically connected to each other by metal wires 14. The upper surface of the resist film 20 including the semiconductor chip 10, the metal wire 14, and the electrode terminals 22 is sealed by the molding compound 30.

상기에서, 레지스트막(20)은 반도체 칩의 제조공정에서 통상 사용되는 레지스트로 형성한 것이며, 레지스트막 상에 구비되는 전극단자(22)는 구리 패턴이고, 이러한 구리 패턴은 금속 와이어와의 전기적 연결이 용이하게 되도록 10 내지 100㎛ 정도의 두께로 구비된다.In the above, the resist film 20 is formed of a resist typically used in a semiconductor chip manufacturing process. The electrode terminal 22 provided on the resist film is a copper pattern, and the copper pattern is electrically connected to a metal wire. It is provided with a thickness of about 10 to 100㎛ to facilitate this.

계속해서, 각각의 전극단자들(22)의 하부면에는 패키지의 외부 단자 역할을 하는 솔더 볼들(24)이 부착되어 있다. 여기서, 솔더 볼의 부착시에는 레지스트막에 통상의 노광 공정을 통해 전극단자들의 하부면 일부분을 노출시키는 홀을 형성한 상태에서, 상기 노출된 각각의 전극단자의 후면에 솔더 볼들을 각각 부착시키게 된다.Subsequently, solder balls 24, which serve as external terminals of the package, are attached to the lower surface of each electrode terminal 22. Here, when the solder balls are attached, the solder balls are attached to the rear surfaces of the exposed electrode terminals, respectively, in a state in which holes are formed in the resist film to expose a portion of the lower surface of the electrode terminals. .

한편, 본 발명의 다른 실시예로서, 전극단자로서 구리 패턴 대신에 통상의 패키지 조립 공정에서 사용하는 리드를 사용할 수도 있으며, 이 경우에는 에폭시와 같은 접착제를 사용하여 레지스트막의 양측 가장자리 각각에 리드를 부착시켜 사용하게 된다.Meanwhile, as another embodiment of the present invention, instead of a copper pattern, a lead used in a general package assembly process may be used as an electrode terminal. In this case, a lead is attached to each of both edges of the resist film using an adhesive such as epoxy. Will be used.

이상에서와 같이, 본 고안의 박형 반도체 패키지는 전극단자들이 구비된 박막의 레지스트막을 기판으로 사용하기 때문에 PCB를 사용하는 것 보다는 패키지의 전체적인 두께를 더욱 더 감소시킬 수 있다.As described above, since the thin semiconductor package of the present invention uses a thin resist film provided with electrode terminals as a substrate, the overall thickness of the package can be further reduced than using a PCB.

또한, 레지스트막은 반도체 칩의 제조공정에서 통상 사용하는 재료이기 때문에 PCB기판을 제작하거나, 또는 회로패턴이 구비된 패턴 필름을 제작할 필요가 없으며, 이에 따라, 전체적인 패키지의 제작 공정수를 감소시킬 수 있다.In addition, since the resist film is a material commonly used in the manufacturing process of a semiconductor chip, it is not necessary to manufacture a PCB substrate or a pattern film provided with a circuit pattern, thereby reducing the number of manufacturing steps of the overall package. .

한편, 여기에서는 본 고안의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 실용신안등록청구의 범위는 본 고안의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.Meanwhile, although specific embodiments of the present invention have been described and illustrated, modifications and variations can be made by those skilled in the art. Therefore, hereinafter, the scope of the utility model registration request can be understood to include all modifications and variations as long as they fall within the true spirit and scope of the present invention.

Claims

A plurality of holes are arranged in a line near both edges, and the semiconductor chip is attached to the center of the resist film having respective electrode terminals on each hole and the portion adjacent to the hole, with the semiconductor chip being attached through the adhesive. The chip and the electrode terminals are electrically connected by metal wires, and an upper surface of the resist film including the semiconductor chip, electrode terminals, and metal wires is sealed by a molding compound, and solder balls are formed on the lower surface of each electrode terminal. A thin semiconductor package, characterized in that attached to each.

The thin semiconductor package of claim 1, wherein the electrode terminal is a copper pattern.

The thin semiconductor package of claim 2, wherein the copper pattern has a thickness of about 10 μm to about 100 μm.

The thin semiconductor package of claim 1, wherein the electrode terminal is a lead.