KR19990020692U

KR19990020692U - 반도체 테스트 패턴 회로

Info

Publication number: KR19990020692U
Application number: KR2019970034189U
Authority: KR
Inventors: 김재형
Original assignee: 구본준; 엘지반도체 주식회사
Priority date: 1997-11-27
Filing date: 1997-11-27
Publication date: 1999-06-15

Abstract

본 고안은 단위 트랜지스터의 핫캐리어 이펙트에 의한 특성 변화와 CMOS 인버터에서의 특성변화를 연관시킬 수 있는 테스트 패턴 회로의 설계기술에 관한 것으로, 인버터의 엔모스트랜지스터나 피모스트랜지스터에 직류전압으로 스트레스를 가하여 특성변화를 유발시킨 후 링발진기의 주파수 시프트 등을 측정함으로써 단위 트랜지스터와 인버터간의 상호연관 관계를 찾을 수 있도록 하기 위하여, 피모스트랜지스터 및 엔모스트랜지스터가 직렬접속된 형태로 구성된 각각의 인버터(1),(2),(3)가 하나의 루프상에 직렬접속된 링발진기형 반도체 테스트 패턴 회로에 있어서, 상기 단위 인버터(3)의 입출력단 사이에 스위치(SW)를 접속하여 구성한 것이다.

Description

반도체 테스트 패턴 회로

본 고안은 반도체 테스트 패턴의 설계기술에 관한 것으로, 특히 단위 트랜지스터의 핫캐리어 이펙트(hot carrier effect)에 의한 특성 변화와 씨모스(CMOS) 인버터에서의 특성변화를 연관시킬 수 있는 테스트 패턴을 제공할 수 있도록한 반도체 테스트 패턴 회로에 관한 것이다.

도 1은 종래기술에서 반도체의 테스트 패턴으로 사용되는 링발진기(ring oscilla -tor)의 회로도로서 이에 도시한 바와 같이, 피모스 트랜지스터(PM1)와 엔모스 트랜지스터(NM1)가 직렬접속되어 하나의 인버터(1)를 구성하고, 이 인버터(1)와 동일한 구성을 갖는 인버터(2),(3)를 직렬접속하여 최종 출력단이 출력패드(4)에 접속됨과 아울러 상기 인버터(1)의 입력단에 접속되어 구성된 것으로, 이의 작용을 설명하면 다음과 같다.

전원단자(V_CC)에 전원이 공급되면 각각의 인버터(1),(2),(3)가 동작하여 출력패드(4)측에 "하이"와 "로우"가 교번되게 나타난다. 예로써, 인버터(1)의 입력단에 "로우"가 공급되면 이의 출력단에 "하이"가 출력되고, 이는 두 번째 단의 인버터(2)를 통해 "로우"로 반전된 후 다시 세 번째 단의 인버터(3)를 통해 "하이"로 반전되어 출력패드(4)에 공급됨과 아울러, 다시 상기 인버터(1)의 입력단으로 피드백되어 상기와 같이 반전처리된다.

이와 같은 링발진기를 이용하여 핫캐리어 이펙트 특성을 살펴보기 위해서는 스트레스를 인가한 후 주파수의 시프트 정도를 측정하였다.

그러나, 이와 같은 종래기술에 의한 반도체 테스트 패턴 회로에 있어서는 핫캐리어 이펙트에 의한 단위소자(피모스 트랜지스터 또는 엔모스 트랜지스터)의 열화와 인버터에서의 특성저하를 직접적으로 연관시켜 측정할 수 없는 결함이 있었다.

따라서, 본 고안이 이루고자 하는 기술적 과제는 필요에 따라 핫캐리어 이펙트에 의한 단위소자의 열화와 인버터에서의 특성저하를 직접적으로 연관시켜 측정할 수 있는 반도체 테스트 패턴 회로를 제공함에 있다.

도 1은 종래기술에 의한 반도체 테스트 패턴 회로도.

도 2는 본 발명에 의한 반도체 테스트 패턴 회로도.

***도면의 주요 부분에 대한 부호의 설명***

1~3 : 인버터 4 : 출력패트

NM1-NM3 : 엔모스트랜지스터 PM1-PM3 : 피모스트랜지스터

도 2는 본 고안의 목적을 달성하기 위한 반도체 테스트 패턴 회로의 일실시 예시도로서 이에 도시한 바와 같이, 피모스 트랜지스터(PM1)와 엔모스 트랜지스터(NM1)가 직렬접속되어 하나의 인버터(1)를 구성하고, 이 인버터(1)와 동일한 구성을 갖는 인버터(2),(3)를 직렬접속하여 최종 출력단이 출력패드(4)에 접속됨과 아울러 상기 인버터(1)의 입력단에 접속되어 구성된 반도체 테스트 패턴회로에 있어서, 단위 인버터(3)의 입출력단 사이에 스위치(SW)를 접속하여 구성한 것으로, 이와 같이 구성한 본 고안의 작용을 상세히 설명하면 다음과 같다.

인버터(3)의 입출력단 사이에 연결된 스위치(SW)가 오프되면 회로적으로 종래의 회로와 동일하므로 작용 또한 동일하다.

즉, 인버터(1)의 입력단에 "로우"가 공급되면 이의 출력단에 "하이"가 출력되고, 이는 두 번째 단의 인버터(2)를 통해 "로우"로 반전된 후 다시 세 번째 단의 인버터(3)를 통해 "하이"로 반전되어 출력패드(4)에 공급됨과 아울러, 다시 상기 인버터(1)의 입력단으로 피드백되어 상기와 같이 반전처리되므로 그 출력패드(4)에는 "하이"와 "로우"가 교번되게 나타난다.

그러나, 상기 스위치(SW)가 온되면 각 인버터(1),(2)의 출력전압은 "하이" 또는 "로우"로 고정되고, 인버터(3)의 입출력전압은 동일하게 된다.

상기 인버터(3)의 입출력전압이 "하이"인 경우 엔모스트랜지스터(NM3)의 게이트와 소오스에 "하이" 레벨의 전압이 공급되어 스트레스를 받게 되고, 그 인버터(3)의 입출력전압이 "로우"인 경우 피모스트랜지스터(PM3)가 도통되어 스트레스를 받게 된다.

상기 엔모스트랜지스터(NM3)가 스트레스를 받는지 피모스트랜지스터(PM3)가 스트레스를 받는지의 여부는 출력패드(4)의 전압을 측정해 봄으로써 알 수 있다. 이러한 스트레스를 가한 후 링발진기의 특성변화를 측정하면 단위 트랜지스터(NNM1-NM3), (PM1-PM3)와 인버터(1),(2),(3)간의 상관 관계를 알 수 있게 된다.

상기 스위치(SW)는 전달 게이트(transfer gate) 등으로 용이하게 구현할 수 있다.

이상에서 상세히 설명한 바와 같이, 본 고안은 인버터의 엔모스트랜지스터나 피모스트랜지스터에 직류전압으로 스트레스를 가하여 특성변화를 유발시킨 후 링발진기의 주파수 시프트 등을 측정함으로써 단위 트랜지스터와 인버터간의 상호연관 관계를 찾을 수 있게 되고, 이를 근거로 단위 트랜지스터의 특성을 개선시킬 수 있는 효과가 있다.

Claims

피모스트랜지스터 및 엔모스트랜지스터가 직렬접속된 형태로 구성된 각각의 인버터(1),(2),(3)가 하나의 루프상에 직렬접속된 링발진기형 반도체 테스트 패턴 회로에 있어서, 상기 단위 인버터(3)의 입출력단 사이에 스위치(SW)를 접속하여, 그 인버터(3)를 구성하는 피모스트랜지스터나 엔모스트랜지스터에 스트레스를 가한 후 주파수 시프트 정도를 측정하도록 구성한 것을 특징으로 하는 반도체 테스트 패턴 회로.
제1항에 있어서, 스위치(SW)는 전달 게이트로 구성된 것을 특징으로 하는 반도체 테스트 패턴 회로.