KR19990018342A - 디지털신호처리기로 구현된 코드분할다중접속 모뎀 칩셋을 가지는 디지털 휴대용 전화기 및 그 칩셋 제어 방법 - Google Patents

디지털신호처리기로 구현된 코드분할다중접속 모뎀 칩셋을 가지는 디지털 휴대용 전화기 및 그 칩셋 제어 방법 Download PDF

Info

Publication number
KR19990018342A
KR19990018342A KR1019970041517A KR19970041517A KR19990018342A KR 19990018342 A KR19990018342 A KR 19990018342A KR 1019970041517 A KR1019970041517 A KR 1019970041517A KR 19970041517 A KR19970041517 A KR 19970041517A KR 19990018342 A KR19990018342 A KR 19990018342A
Authority
KR
South Korea
Prior art keywords
digital signal
finger
signal processor
search
digital
Prior art date
Application number
KR1019970041517A
Other languages
English (en)
Other versions
KR100232879B1 (ko
Inventor
김준래
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970041517A priority Critical patent/KR100232879B1/ko
Publication of KR19990018342A publication Critical patent/KR19990018342A/ko
Application granted granted Critical
Publication of KR100232879B1 publication Critical patent/KR100232879B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/7097Interference-related aspects
    • H04B1/711Interference-related aspects the interference being multi-path interference
    • H04B1/7115Constructive combining of multi-path signals, i.e. RAKE receivers
    • H04B1/7117Selection, re-selection, allocation or re-allocation of paths to fingers, e.g. timing offset control of allocated fingers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

호스트와의 통신 인테페이스가 용이한, 디지털신호처리기로 구현된 코드분할다중접속 모뎀 칩셋을 가지는 디지털 휴대용 전화기 및 상기 전화기의 호스트에서 상기 칩셋을 구동하는 방법에 관한 기술이다.
디지털 휴대용 전화기의 호스트는, 코드분할다중접속 모뎀 칩셋의 디지털신호처리부로 서치 명령을 송출하고, 이에 응답하여 상기 디지털신호처리부로부터 송출되어지는 서치 결과 및 핑거 정보를 메시지의 형태로 수신하며, 상기 수신한 서치 결과 및 핑거정보를 분석한 결과 핑거의 변경이 필요하면 상기 디지털신호처리부로 핑거 할당 명령을 송출한다. 상기 코드분할다중접속 모뎀 칩셋은 상기 디지털신호처리부와 상기 호스트 사이의 통신을 위한 인터페이스제어부를 가진다.

Description

디지털신호처리기로 구현된 코드분할다중접속 모뎀 칩셋을 가지는 디지털 휴대용 전화기 및 그 칩셋 제어 방법
본 발명은 디지털 휴대용 전화기에 있어서 코드분할 다중접속(Code Division Multi Access: 이하 CDMA라 함.) 방식을 지원하는 모뎀 칩셋(chipset)에 디지털신호처리기(Digital Signal Processor: 이하 DSP라 함.)를 이용하고 있는 디지털 휴대용 전화기 및 그 칩셋 제어 방법에 관한 것이다.
CDMA 모뎀 칩셋은 거의 모든 기능이 하드웨어적으로 구현되어 있기 때문에 이들 하드웨어를 제어하고 그 동작 결과를 얻기 위해서는 각 하드웨어에 연결되어 있는 레지스터들을 통해 인터페이스가 이루어진다. 다시 말해서, 상기 레지스터들에 어떤 값을 써두거나 그곳으로부터 읽어내어야 한다. 그런데 이러한 방식에서는 지능이 없는 하드웨어를 제어하기 때문에 인터페이스가 간단하고 별도의 응답(acknowledgement)이 필요없다. 이러한 예는 퀄컴(Qualcomm)사의 MSM(Mobile Station Modem)을 들 수 있다.
도 1은 하드웨어적으로 구현된 CDMA 모뎀 칩셋을 가지는 디지털 휴대용 전화기의 개략적인 구성을 나타낸 것이다. CPU 10은 디지털 휴대용 전화기의 전반적인 동작을 총괄적으로 제어하는 호스트이다. 롬 13은 디지털 휴대용 전화기의 동작을 제어하기 위한 프로그램 및 초기데이터들을 저장한다. 램 14는 각종 데이터 및 상기 프로그램의 처리 결과 등을 일시적으로 저장한다. 참조부호 100은 하드웨어적으로 구현된 CDMA 모뎀 칩셋으로서, 레지스터부 11와 탐색부 12 및 핑거부 15등을 포함한다. 상기 레지스터부 11은 다수의 레지스터로 이루어지며, 상기 각 레지스터에는 상기 CPU 10이 상기 CDMA 모뎀 칩셋 100의 동작을 제어하기 위해 어떤 값을 쓰거나 읽어오기 위한 것이다. 상기 탐색부(searcher) 12는 CDMA 통신을 위한 신호의 동기를 맞추고 그 맞추어진 동기를 유지하기 위한 것이다. 상기 핑거부 15, 즉 레이크 수신기(rake receiver)는 다중 경로를 통해 수신된 신호를 복조(demodulation)한다.
그런데 현재 OakDSPCoreTM을 사용하여 CDMA 모뎀을 구현한 경우와 같이, 일정 정도의 지능을 갖는 DSP로 구현한 칩셋을 구동하기 위해서는 호스트(host), 예를 들면 중앙처리장치(CPU)와 칩셋 사이의 인터페이스가 매우 복잡해지고 별도의 응답도 필요로 한다.
따라서 본 발명의 목적은 호스트와의 통신 인테페이스가 용이한, DSP로 구현된 CDMA 칩셋을 가지는 디지털 휴대용 전화기를 제공함에 있다.
본 발명의 다른 목적은 DSP로 구현된 CDMA 칩셋을 가지는 디지털 휴대용 전화기의 호스트에서 상기 CDMA 칩셋을 구동하는 방법을 제공함에 있다.
상기한 목적을 달성하기 위한 본 제1발명은 디지털 휴대용 전화기는 전반적인 동작을 총괄적으로 제어하는 호스트와, 코드분할 다중접속을 위한 탐색부 및 핑거를 포함하는 디지털신호처리부와, 상기 디지털신호처리부와 상기 호스트 사이의 통신을 위한 인터페이스제어부와, 상기 인터페이스제어부를 구동하기 위한 소프트웨어를 저장하는 메모리를 가짐을 특징으로 한다.
상기한 목적을 달성하기 위한 본 제2발명은 코드분할 다중접속을 위한 탐색부 및 하나 이상의 핑거를 포함하는 디지털신호처리부를 구비한 디지털 휴대용 전화기에서 호스트가 상기 인터페이스제어부를 통해 상기 디지털신호처리부를 제어하는 방법에 있어서, 서치 개시 및 핑거 할당을 위한 준비를 하는 제1과정과, 상기 디지털신호처리부로 서치 명령을 송출하는 제2과정과, 상기 디지털신호처리부로부터 서치 결과 및 핑거 정보를 수신하는 제3과정으로 이루어짐을 특징으로 한다.
도 1은 하드웨어적으로 구현된 코드분할 다중접속 모뎀 칩셋을 가지는 디지털 휴대용 전화기의 개략적인 구성을 나타낸 도면
도 2는 본 발명의 실시 예에 따른 DSP로 구현된 코드분할 다중접속 모뎀 칩셋을 가지는 디지털 휴대용 전화기의 개략적인 구성을 나타낸 도면
도 3은 도 2중 중앙처리장치가 코드분할 다중접속 모뎀 칩셋의 인터페이스제어부를 통해 디지털신호처리부와 통신하여 서치 및 핑거 할당을 하는 방법을 나타낸 도면
도 4는 도 3에 대한 상태 다이어그램
이하 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 우선 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한 하기 설명에서는 구체적인 회로의 구성 소자 등과 같은 많은 특정(特定) 사항들이 나타나고 있는데, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정 사항들 없이도 본 발명이 실시될 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다 할 것이다. 그리고 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 2는 본 발명의 실시 예에 따른 DSP로 구현된 CDMA 모뎀 칩셋을 가지는 디지털 휴대용 전화기의 개략적인 구성을 나타낸 도면이다. CPU 10은 디지털 휴대용 전화기의 전반적인 동작을 총괄적으로 제어하는 호스트이다. DSP 26은 CDMA를 위한 탐색부 및 핑거를 포함한다. 인터페이스제어부 24는 상기 DSP 26과 상기 CPU 10 사이의 통신을 위한 인터페이스 동작을 한다. 롬 13에는 상기 인터페이스제어부 24를 구동시키기 위한 프로그램이 저장되어 있다. 또한 상기 롬 13은 디지털 휴대용 전화기의 동작을 제어하기 위한 프로그램 및 초기데이터들을 저장한다. 램 14는 각종 데이터 및 상기 프로그램의 처리 결과 등을 일시적으로 저장한다. 참조부호 200은 DSP로 구현된 코드분할다중접속 모뎀 칩셋을 나타낸다.
도 3은 도 2중 CPU 10이 CDMA 칩셋 200의 인터페이스제어부 24를 통해 디지털신호처리부 26과 통신하여 서치 및 핑거 할당을 하는 방법을 나타낸 도면이다. 도시하지 않았으나 CPU 10은 먼저 서치 개시 및 핑거 할당을 위한 준비를 한다. 그리고 디지털신호처리부 26으로 서치 명령을 송출한다. 이에 상기 디지털신호처리부 26은 서치 결과 및 핑거 정보를 메시지의 형태로 만들어 응답을 하게 된다. 다시 말해서, 상기 CPU 10은 상기 디지털신호처리부 26으로부터 송출되는 서치 결과 및 핑거 정보를 수신하여 분석한 결과 핑거 변경이 필요하다고 판단되면 상기 디지털신호처리부 26으로 핑거 할당 명령을 다시 송출하게 된다. 이와 같이 새로운 핑거의 할당이 필요한 경우는 현재 각 핑거에서 복조하고 있는 신호보다 에너지(enegrgy)가 충분히 큰 신호가 감지된 경우이다.
도 4는 도 3에 대한 상태(state) 다이어그램이다. 'S0_INIT'는 서치 동작을 하기 위한 동작을 나타내는 상태이다. 이때는 칩셋 200과의 인터페이스가 일어나지 않고, 단지 소프트웨어적인 동작을 위한 변수의 초기화 등과 같은 준비를 한다. 'S1_SEARCH'는 실제 서치 동작이 이루어지는 상태이다. CPU 10에서 칩셋 200으로 서치 명령을 송출하고, 그 응답으로 서치 결과 및 핑거 정보를 수신할 때까지 기다리게 된다. 상기 응답이 수신되면 그 응답을 분석하여 새로운 핑거의 할당이 필요한지 여부를 판단한다. 새로운 핑거의 할당이 필요한 경우에는 후술하는 'S2_ASSIGN' 상태로 전환하고, 그렇지 않은 경우에는 'S1_SEARCH' 상태를 유지하면서 다시 서치 명령을 보내고 응답을 기다린다. 상기 'S2_ASSIGN'은 CPU 10에서 새로운 핑거 할당을 위한 명령을 상기 칩셋 200에 송출하고, 그에 대한 처리가 완료되었다는 사실을 알리는 응답을 기다린다. 이때의 응답은 상기 명령이 적용된 후의 핑거 정보이다. 이 정보가 수신되면 다시 'S1_SEARCH' 상태로 전환하여 다시 서치 동작을 한다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐 만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같은 본 발명은 DSP로 구현된 CDMA 모뎀 칩셋의 탐색부와 핑거들을 관리하기 위해 다수의 단계별 상태들을 정의함으로써 그 관리가 용이하고 정확도도 높아지는 장점이 있다. 이는 각 상태에서 어떠한 명령을 보내야 하고 어떠한 응답을 기다려야 하며 어떠한 처리를 해야하는지 명확한 정의가 가능하고, 구조적인 프로그램을 할 수 있기 때문이다. 또한 하드웨어적으로 직접 액세스하는 것이 아니고 소프트웨어적인 상황 분석이 가능하여 핑거의 할당이 필요한 경우에만 해당 상태('S2_ASSIGN')로 전환하므로 효율적인 서치가 가능한 장점도 있다.

Claims (4)

  1. 디지털 휴대용 전화기에 있어서, 디지털 휴대용 전화기의 전반적인 동작을 총괄적으로 제어하는 호스트와, 코드분할 다중접속을 위한 탐색부 및 핑거를 포함하는 디지털신호처리부와, 상기 디지털신호처리부와 상기 호스트 사이의 통신을 위한 인터페이스제어부와, 상기 인터페이스제어부를 구동하기 위한 소프트웨어를 저장하는 메모리를 가짐을 특징으로 하는 디지털 휴대용 전화기.
  2. 제1항에 있어서, 상기 호스트는, 상기 디지털신호처리부로 서치 명령을 송출하고, 이에 응답하여 상기 디지털신호처리부로부터 송출되어지는 서치 결과 및 핑거 정보를 메시지의 형태로 수신하며, 상기 수신한 서치 결과 및 핑거정보를 분석한 결과 핑거의 변경이 필요하면 상기 디지털신호처리부로 핑거 할당 명령을 송출함을 특징으로 하는 디지털 휴대용 전화기.
  3. 코드분할 다중접속을 위한 탐색부 및 하나 이상의 핑거를 포함하는 디지털신호처리부를 구비한 디지털 휴대용 전화기에서 호스트가 상기 인터페이스제어부를 통해 상기 디지털신호처리부를 제어하는 방법에 있어서, 서치 개시 및 핑거 할당을 위한 준비를 하는 제1과정과, 상기 디지털신호처리부로 서치 명령을 송출하는 제2과정과, 상기 디지털신호처리부로부터 서치 결과 및 핑거 정보를 수신하는 제3과정으로 이루어짐을 특징으로 하는 방법.
  4. 제3항에 있어서, 상기 제3과정에서 수신한 서치 결과 및 핑거정보를 분석한 결과 핑거의 변경이 요구되면 상기 디지털신호처리부로 핑거 할당 명령을 송출한 다음 상기 제2과정으로 되돌아가는 제4과정을 더 가짐을 특징으로 하는 방법.
KR1019970041517A 1997-08-27 1997-08-27 디지털신호처리기로 구현된 코드분할다중접속 모뎀 칩셋을가지는 디지털 휴대용 전화기 및 그 칩셋 제어 방법 KR100232879B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970041517A KR100232879B1 (ko) 1997-08-27 1997-08-27 디지털신호처리기로 구현된 코드분할다중접속 모뎀 칩셋을가지는 디지털 휴대용 전화기 및 그 칩셋 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970041517A KR100232879B1 (ko) 1997-08-27 1997-08-27 디지털신호처리기로 구현된 코드분할다중접속 모뎀 칩셋을가지는 디지털 휴대용 전화기 및 그 칩셋 제어 방법

Publications (2)

Publication Number Publication Date
KR19990018342A true KR19990018342A (ko) 1999-03-15
KR100232879B1 KR100232879B1 (ko) 1999-12-01

Family

ID=19518849

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970041517A KR100232879B1 (ko) 1997-08-27 1997-08-27 디지털신호처리기로 구현된 코드분할다중접속 모뎀 칩셋을가지는 디지털 휴대용 전화기 및 그 칩셋 제어 방법

Country Status (1)

Country Link
KR (1) KR100232879B1 (ko)

Also Published As

Publication number Publication date
KR100232879B1 (ko) 1999-12-01

Similar Documents

Publication Publication Date Title
RU2357286C2 (ru) Операционная система смарт-карты и способ ее работы
KR890007157A (ko) 데이타 프로세서
CN100518198C (zh) 加快手机启动响应速度的方法
KR100232879B1 (ko) 디지털신호처리기로 구현된 코드분할다중접속 모뎀 칩셋을가지는 디지털 휴대용 전화기 및 그 칩셋 제어 방법
CN1867895B (zh) 用于除了操作一个主操作系统外还操作一个辅助操作系统的方法和装置
KR20010007120A (ko) 인터럽트 처리 방법, os 지원 시스템, 정보 처리 장치및 기록 매체
US6766448B2 (en) Microcomputer for transferring program data to an internal memory from an external memory connected via a bus and a method therefor
KR19980065464A (ko) 직접 메모리 억세스 전송방법에 따른 타이밍 모드 선택장치
JP2008048112A (ja) キー割当て可能な携帯端末装置
JP2585905B2 (ja) マルチタスク実行装置
US6510316B2 (en) Wireless communication apparatus
JPH02230356A (ja) 情報処理装置のバス拡張装置
JPS615361A (ja) 通信インタフエイス回路
KR100275210B1 (ko) 시스템 콘솔의 특수키 제어방법
JPH07306800A (ja) デバッグ方式
KR100286972B1 (ko) 전전자교환기 프로세서간 통신제어 회로팩의 수신버퍼 제어 장치및 그 방법
SU1683039A1 (ru) Устройство обработки данных дл многопроцессорной системы
CN116028425A (zh) 一种双芯片数据传输方法、双芯片系统及可穿戴设备
JPS63301345A (ja) 通信制御装置
EP0509720B1 (en) Peripheral device address control system
JP2793258B2 (ja) 位置決め制御装置のデータ設定方法
SU746486A1 (ru) Селекторный канал
JPH0291741A (ja) アドレスバスの切換制御方式
JPH03113503A (ja) 産業用コンピュータ
JPH04148344A (ja) Romエミュレータ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080804

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee