KR19990017659A

KR19990017659A - 전원 과도 특성 절감 회로

Info

Publication number: KR19990017659A
Application number: KR1019970040654A
Authority: KR
Inventors: 나일구
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1997-08-25
Filing date: 1997-08-25
Publication date: 1999-03-15
Also published as: KR100462015B1

Abstract

전원 전압, 전원 전압을 지연시키는 전원 전압 지연부, 기준 전압을 발생시키는 기준 전압 발생부, 기준 전압과 지연된 전원 전압을 비교하는 비교부와, 비교기의 출력에 따라 전원 전압을 온 오프시키는 스위칭소자를 포함하는 전원 공급 회로를 마련하여, LCD 모듈에 공급되는 전압의 과도 특성을 최소화한다.

Description

전원 과도 특성 절감 회로

본 발명은 전원 공급 회로에 관한 것으로서 특히 액정 표시 장치(Liquid Crystal Display; 이하 'LCD'라 함) 모듈에 공급되는 전원의 과도 특성을 억제하기 위한 회로에 관한 것이다.

종래의 LCD 모듈은 일반적으로 노트북 컴퓨터나 데스크탑 컴퓨터에 장착되어 외부에서 직접 필요한 데이터와 전원을 공급받는다. 종래와 같이 외부에서 전원을 직접 공급받는 경우에는, 도 1a에 도시한 바와 같이 이상적으로는 외부 전원이 온(on)하는 시점에서 바로 출력 전압(Vout)이 전원 전압(Vcc)으로 되어야 하나, 실제로는 LCD 모듈의 여러 회로 때문에 전압이 점차적으로 증가하여 전원이 온으로 되는 시점에서 일정 시간 (t1)이 경과한 후에야 전원 전압(Vcc)으로 되는 과도 특성이 존재하게 된다.

또한, 외부 전원을 오프(off)로 하는 경우에도 도 1b에 도시한 바와 같이, 이상적인 경우에는 오프가 되는 시점에서 바로 출력 전압이 0으로 되어야 하나, 실제로는 전압이 점차적으로 감소하여 전원이 오프로 되는 시점에서 일정 시간(t4)이 경과한 후에야 출력 전압(Vout)이 0으로 된다.

한편, LCD 모듈은 많은 능동 소자와 수동 소자로 구성되어 있으며, 이들 능동 소자에 사용되는 동작 전압은 여러 가지가 존재한다. 상기와 같은 전원 전압의 과도 특성은 LCD 모듈 중 수동 소자에는 별로 영향을 끼치지 않지만 능동 소자에 있어서는 실제로 동작 전압이 상이하기 때문에 전원이 공급되어 안정화되기 까지의 시간 동안 어떠한 능동 소자는 동작을 하고, 어떠한 능동 소자는 동작을 하지 않는 경우를 초래하게 된다. 이와 같은 전원 전압의 과도 특성은 비록 짧은 시간동안에 발생하지만, 이로 인해 표시장치에 잡음이 발생하게 되는 문제점이 존재한다.

본 발명은 이와 같은 문제점을 해결하기 위한 것으로써, 간단한 회로 구성으로 과도 특성을 최소화함으로써 표시 장치의 잡음을 최소화하기 위한 것이다.

도 1a 및 도 1b는 종래의 LCD 모듈에 공급되는 전원 전압의 온 오프 시점에서의 신호를 나타내는 도면이다.

도 2는 본 발명의 개략 구성도이다.

도 3은 도 2의 과도 특성 제거부의 일실시예를 나타내는 도면이다.

도 4a 및 도 4b는 본 발명에 따라 LCD 모듈에 공급되는 전압의 온 오프 시점에서의 신호를 나타내는 도면이다.

본 발명의 전원 공급 회로에 의하면, 전원 전압과, 전원 전압을 지연시키는 전원 전압 지연부와, 기준 전압을 발생시키는 기준 전압 발생부가 마련되어 있다. 이 때, 전원 전압 지연부는 전원 전압과 접지점 사이에 형성된 저항 소자와 캐패시터로 구성하는 것이 바람직하며, 기준 전압 발생부는 전원 전압과 접지점 사이에 형성된 둘 이상의 저항 소자를 이용한 전압 분배회로로 구성하는 것이 바람직하다.

또한, 기준 전압과 지연된 전원 전압을 비교하는 비교부가 마련되어 있으며, 비교기의 출력에 따라 전원 전압을 온 오프 시키는 스위칭소자가 마련되어 있다. 이 스위칭소자가 온으로 되는 경우에 전원 전압이 LCD 모듈에 공급된다.

이때, 스위칭 소자는 npn 트랜지스터와 pnp 트랜지스터로 이루어지며, npn 트랜지스터의 베이스, 에미터, 콜렉터는 비교기의 출력단, 접지점, pnp 트랜지스터의 베이스에 연결되어 있고, pnp 트랜지스터의 에미터, 콜렉터는 각각 전원 전압, 출력 전압에 연결되어 있다.

그리고, pnp 트랜지스터의 에미터와 npn 트랜지스터의 베이스 사이에는 비교기의 출력을 풀업하는 풀업용 저항이 연결되어 있다.

한편, 스위칭 소자를 모스 트랜지스터로 형성할 수 있으며, 이 경우 모스 트랜지스터의 게이트, 소스, 드레인은 각각 비교기의 출력, 전원, 출력 전압에 연결하면 된다.

본 발명의 과도 특성 절감 방법에 의하면, 먼저 전원 전압을 인가하고, 이 전원 전압을 지연시키고, 기준 전압을 발생시킨다. 이 때, 기준 전압은 상기 전원 전압을 이용해서 발생시키는 것이 바람직하다. 그리고, 지연된 전원 전압과 기준 전압을 비교하여 기준 전압이 지연된 전압보다 큰 경우에 전원 전압을 LCD 모듈로 출력한다.

이하에서는 도면을 참조하여 본 발명에 대해 상세하게 설명한다.

도 2는 본 발명의 개략적인 구성을 나타내는 도면이다. 도 2에 도시한 바와 같이 외부 전원(10)은 과도 특성 제거부(50)를 통해 LCD 모듈(90)에 공급된다. 도 2에 도시한 과도 특성 제거부(50)는 전원 전압이 온으로 되는 경우의 과도 특성을 최소화한다.

도 3은 도 2의 과도 특성 제거부(50)의 일실시예를 나타내는 도면이다. 도 3에 도시한 바와 같이, 저항 (R1)과 캐패시터(C1)가 전원 전압(Vcc)과 접지점 사이에 직렬로 연결되어 있다. 이 저항(R1)과 캐패시터(C1)는 전원 전압(Vcc)을 지연시키는 전원 전압 지연부(100)를 구성한다. 즉, 전원 전압(Vcc)은 시정수 R1*C1 만큼 지연되게 된다.

또한, 전원 전압(Vcc)과 접지점 사이에 저항 (R2), 저항(R3)이 직렬로 연결되어 있다. 이 경우, 저항(R2)과 저항(R3) 사이의 전압(V1)은이 된다.

이와 같은 전압 분배회로는 기준 전압 발생부(200)를 구성한다.

전원 전압 지연부(100)의 출력 전압(V2)과 기준 전압 발생부의 출력 전압(V1)은 각각 비교기(300)에 입력된다.

비교기(300)의 출력은 npn 트랜지스터(Q1)의 베이스에 연결되며, npn 트랜지스터(Q1)의 에미터, 콜렉터는 각각 접지점, pnp 트랜지스터(Q2)의 베이스에 연결되어 있다. 그리고, pnp 트랜지스터(Q2)의 에미터, 콜렉터는 각각 전원 전압(Vcc), 출력 전압(Vout)에 연결되어 있다. 또한, 트랜지스터(Q2)의 에미터와 트랜지스터(Q1)의 베이스 사이에는 비교기(300)의 출력을 풀업하는 저항(R4)이 연결되어 있다.

이와 같은 과도 특성 제거부(50)의 동작을 도 3 및 도 4a,4b를 참조하여 설명한다.

외부 전원이 온으로 되면, 도3에 도시한 전압(V0)은 점차로 증가하여 온으로 되는 시점에서 t1 시간이 경과한 후에야 정상 상태의 전원 전압(Vcc)에 도달하게 되며, 전원 전압 지연부(100)의 출력 전압(V2)은 외부 전원이 온으로 되는 시점에서 t3 시간이 경과한 후에야 정상 상태의 전원 전압(Vcc)에 도달하게 된다. 그리고, 기준 전압 발생부(200)의 출력 전압(V1)은 온으로 되는 시점에서 t1 시간이 경과한 후에야 정상 상태의 기준 전압(Vref)에 도달하게 된다.

도 4a에 도시한 바와 같이, 외부 전원이 온으로 되는 시점에서 t2 시간이 경과할 때까지는, 기준 전압 발생부의 출력 전압(V1)이 전원 전압 지연부의 출력 전압(V1) 보다 크나, t2 시간이 경과한 후에는 그와 반대로 된다. 따라서, 비교부( 300)는 외부 전원이 온으로 되는 시점에서 t2 시간이 경과하기 전까지는 로우 상태 즉, 트랜지스터(Q1)의 베이스에 전류가 공급되지 않는 상태를 출력하고, t2 시간이 경과한 후에는 트랜지스터(Q1)의 베이스에 전류가 공급되는 하이 상태를 출력한다.

그 결과, t2 시간이 경과하기 전까지는 트랜지스터(Q1)가 오프로 되어 트랜지스터(Q2)의 베이스에 전류가 공급되지 않기 때문에 마찬가지로 트랜지스터(Q2)도 오프로 된다. 따라서, 도 4a에 도시한 바와 같이 출력 전압(Vout)은 0으로 된다.

한편, t2 시간이 경과한 후에는 트랜지스터(Q1)의 베이스에 전류가 공급되어 트랜지스터(Q1)가 온으로 되며, 이와 동시에 트랜지스터(Q2)의 베이스에도 전류가 공급되어 트랜지스터(Q2)가 온으로 된다. 따라서, 도 4a에 도시한 바와 같이 출력 전압(Vout)은 Vcc로 된다.

이와 같이 본 발명의 실시예에 따르면, 외부 전원이 온으로 되는 시점에서 일정 시간(t2)이 경과하기 전까지는 출력 전압이 0으로 되고, 일정 시간(t2)이 경과한 후에는 출력 전압이 Vcc로 되기 때문에, 종래와 같은 과도 특성은 없게 된다.

한편, 도 4b에 도시한 바와 같이 외부 전원을 오프로 하는 경우에는, 전원 전압 지연부(100)의 출력 전압(V2)이 기준 전압 발생부(200)의 출력 전압(V1) 보다 크기 때문에, 비교기(300)는 항상 하이 상태를 출력하게 되어, 출력 전압(Vout)은 항상 전압 V0을 출력하게 된다. 따라서, 외부 전원을 오프로 하는 경우에는 도 1b에 도시한 종래의 경우와 마찬가지로 된다.

본 발명의 실시예에 따르면, 스위칭 소자로서 npn 트랜지스터와 pnp 트랜지스터를 사용하여 구성하였으나, 그 이외의 스위칭 소자, 예컨대 MOS 소자 등을 사용하여도 좋다.

또한, 본 발명의 전원 공급 회로는 LCD 모듈 뿐 만 아니라, 다른 장치에도 물론 사용할 수 있다.

전술한 바와 같이 본 발명에 따르면, 간단한 회로 구성에 의해 과도 특성을 최소화할 수 있기 때문에, 표시 장치의 잡음을 최소화할 수 있다.

Claims

전원 전압과, 상기 전원 전압을 지연시키는 전원 전압 지연부와, 기준 전압을 발생시키는 기준 전압 발생부와, 상기 전원 전압 지연부에 의해 지연되는 지연 전원 전압과 상기 기준 전압을 비교하는 비교부와, 상기 비교기의 출력에 따라 상기 전원 전압을 온 오프 시키는 스위칭소자를 포함하는 전원 공급 회로.
제1항에서, 상기 기준 전압은 상기 전원 전압으로부터 발생되는 전원 공급 회로.
제2항에서, 상기 기준 전압 발생부는 상기 전원 전압과 접지 전압 사이에 둘 이상의 저항이 연결되어 있는 전압 분배 회로인 전원 공급 회로.
제1항에서, 상기 전원 전압 지연부는 상기 전원 전압과 접지 전압사이에 연결되어 있는 저항 소자와 캐패시터로 이루어지는 전원 공급 회로.
제1항에서, 상기 스위칭 소자는 스위칭 트랜지스터로 이루어진 전원 공급 회로.
제5항에서, 상기 스위칭 소자는 npn 트랜지스터와 pnp 트랜지스터로 이루어지며, 상기 npn 트랜지스터의 베이스, 에미터, 콜렉터는 각각 상기 비교기의 출력단, 접지점, 상기 pnp 트랜지스터의 베이스에 연결되어 있으며, 상기 pnp 트랜지스터의 에미터, 콜렉터는 각각 상기 전원 전압, 출력 전압에 연결되어 있는 전원 공급 회로.
제6항에서, 상기 pnp 트랜지스터의 에미터와 상기 npn 트랜지스터의 베이스 사이에 상기 비교기의 출력을 풀업하는 풀업용 저항이 연결되어 있는 전원 공급 회로.
제5항에서, 상기 스위칭 소자는 모스 트랜지스터이며, 상기 모스 트랜지스터의 게이트, 소스, 드레인은 각각 상기 비교기의 출력, 상기 전원, 상기 출력 전압에 연결되는 전원 공급 회로.
전원 전압을 인가하는 단계와, 상기 전원 전압을 지연시키는 단계와, 기준 전압을 발생시키는 단계와, 상기 지연된 전원 전압과 상기 기준 전압을 비교하는 단계와, 상기 기준 전압이 상기 지연된 전압보다 큰 경우에 상기 전원 전압을 출력하는 단계를 포함하는 전원 과도 특성 절감 방법.