KR100218535B1 - 액정 표시 장치의 파워 시퀀싱 제어 회로 - Google Patents

액정 표시 장치의 파워 시퀀싱 제어 회로 Download PDF

Info

Publication number
KR100218535B1
KR100218535B1 KR1019960073798A KR19960073798A KR100218535B1 KR 100218535 B1 KR100218535 B1 KR 100218535B1 KR 1019960073798 A KR1019960073798 A KR 1019960073798A KR 19960073798 A KR19960073798 A KR 19960073798A KR 100218535 B1 KR100218535 B1 KR 100218535B1
Authority
KR
South Korea
Prior art keywords
power supply
terminal
supply voltage
power
output
Prior art date
Application number
KR1019960073798A
Other languages
English (en)
Other versions
KR19980054633A (ko
Inventor
홍윤택
이상철
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960073798A priority Critical patent/KR100218535B1/ko
Publication of KR19980054633A publication Critical patent/KR19980054633A/ko
Application granted granted Critical
Publication of KR100218535B1 publication Critical patent/KR100218535B1/ko

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3696Generation of voltages supplied to electrode drivers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04Display protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

이 발명은 액정 표시 장치의 파워 시퀀싱 제어 회로에 관한 것으로서, 제어 신호가 입력되는 순간에 일측 입력으로 받은 제1전원 전압을 출력하기 위한 아날로그 스위치와, 제2전원 전압을 구동회로로 직접 인가하는 동시에 일정한 전압으로 조정하여 상기 아날로그 스위치의 제어 신호로 출력하는 전압 조정기를 포함하여 이루어져 있으며, 액적 표시 장치에서 복수개의 입력 전원이 사용되는 경우 내부 구동회로에서 요구하는 파워 시퀀싱으로 전환시키기 위한 파워 시퀀싱 제어 회로에 관한 것이다.

Description

액정 표시 장치의 파워 시퀀싱 제어 회로
이 발명은 액정 표시 장치의 파워 시퀀싱 제어 회로에 관한 것으로서, 더욱 상세히 말하자면 액정 표시 장치에서 복수개의 입력 전원이 사용되는 경우 내부 구동회로에서요구하는 파워 시퀀싱으로 전환시키기 위한 파워 시퀀싱 제어 회로에 관한 것이다.
최근 들어 노트북, 랩탑 및 펜베이스 컴퓨터 등에 응용되고 있는 액정 표시 장치는, 전력효율이 좋고 시스템의 경박단소를 구현하기 용이하다는 장점이 있기 때문에 널리 사용되고 있으며, 상기와 같은 장점을 극대화시키기 위해 액정 표시 장치의 설계 단계에서부터 상기 요소들이 충분히 고려되고 있다. 그러나, 액정 표시 장치의 설계 단계에서 고려해야 할 또 한가지의 요소가 있는데, 그것은 파워 시퀀싱이라는 요소이다.
파워 시퀀싱이란, 전원과 데이터 신호간의 적절한 출력 타이밍을 가리키는 말인데, 만약 이러한 신호들 사이에 적절한 시퀀싱을 정해놓지 않으면 시스템 구동시 상호 간섭에 의해 문제가 발생할 수 있다.
예를 들어, 노트북 컴퓨터를 사용할 때 입력 전원과 데이터 및 구동 회로 내부에 있는 직류-직류 컨버터의 출력 전압간의 시퀀싱이 맞지 않으면 시스템의 기동시 셧다운(shutdown)이 발생하거나, 상기 컨버터의 순간적으로 과부하(overload)가 걸려 쇼트(short)현상이 일어날 수도 있다.
특히, 액정 표시 장치에서 복수개의 입력전원이 사용되는 경우에는 어느것이 먼저 입력되느냐에 따라 시스템에 미치는 영향이 다르게 된다. 만약 구동 회로의 파워 온 시퀀싱 스펙(power on sequencing SPEC.)에서 필요로 하는 사양과 다르게 전원이 입력되면 시스템의 신뢰성이 문제가 될 수 있다.
따라서 이 발명의 과제는 상기와 같은 문제점을 해결하기 위한 것으로서, 액정 표시 장치에서 복수개의 입력 전원이 사용되는 경우 내부 구동회로에서 요구하는 파워 시퀀싱으로 전화시키기 위한 파워시퀀싱 제어 회로를 제공하는 데에 있다.
제1도는 이 발명의 실시예에 따른 파워 시퀀싱 제어회로(power sequencing control circuit)의 블록도.
제2도는 제1도에 도시된 파워 시퀀싱 제어 회로의 상세 회로도.
제3도은 입력되는 파워의 시퀀싱도.
제4도는 이 발명의 실시예에 따른 파워 시퀀싱 제어 회로에 의해 반전되 파워 시퀀싱도이다.
상기의 과제를 달성하기 위한 이 발명은, 제어신호가 입력되는 순간에 일측 입력으로 받은 제1전원 전압을 출력하기 위한 아날로그 스위치(analog switch)와; 제2전원 전압을 구동 회로롤 직접 인가하는 동시에 일정한 전압으로 조정하여 상기 아날로그 스위치의 제어 신호로 출력하는 전압 조정기(voltage regulator)를 포함하여 이루어져 있다.
여기서, 상기 아날로그 스위치는 상기 전압 조정기로부터 제어 신호가 출력되어야만 작동이 가능하므로, 파워 시퀀싱을 살펴보면 상기 아날로그 스위치의 입력이 되는 제1전원이 제2전원보다 나중에 구동 회로로 인가되어야 할 전원 임을 알 수 있다.
그러므로, 상기 제2전원 전압이 먼저 공급되고 그 후에 상기 제1전원 전압이 공급된 경우에는 공급된 순서대로 제2전원 전압이 먼저 구동 회로에 인가된다.
그러나, 상기 제1전원 전압이 먼저 공급되고 그 후에 상기 제2전원 전압이 공급된 경우라 할지라도 파워 온 시퀀싱에 따라 공급된 순서가 반전되므로 역시 제2전원 전압이 먼저 구동회로에 인가된다.
이하, 이 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위해 이 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 설명하기로 한다.
제2도에 도시된 이 발명의 실시예에 따른 파워 시퀀싱 제어회로에서, 아날로그 스위치(10)는 제어신호(control)가 입력되는 순간에 제1전원 전압(Vcc1)을 출력한다. 전압 조정기(20)는 구동 회로에 먼저 인가되어야 할 제2전원 전압(Vcc2)을 직접 구동 회로로 인가하는 동시에 일정한 전압(Vz)으로 조정하여 상기 아날로그 스위치(10)의 제어신호(control)로 출력한다.
상기 아날로그 스위치(10)의 구성은, 상기 제어신호(control)가 입력되는 경우에 상기 제1전압(Vcc1)을 출력단자(OUT)로 내보내는 내부 스위치(SW)와; 상기 내부 스위치(SW)의 출력전압(Vcc1)을 베이스 입력으로 받아, 부하에서 필요로 하는 전류를 얻기 위한 전류 증폭용 트랜지스터(Q1)로 이루어져 있다.
상기 전압 조정기(20)의 구성은, 일측 단자로 상기 제2전원 전압(Vcc2)을 입력받는 직렬 저항(Rs)과; 상기 직렬 저항(Rs)의 타측 단자에 일측 단자가 연결되는 저항(R1)과; 상기 저항(R1)의 타측 단자와 접지 단자 사이에 연결되는 제너 다이오드(ZD); 상기 제너 다이오드(ZD)와 병렬로 연결되는 커패시터(C1); 상기 제너 다이오드(ZD)를 통해 설정된 제너 전압(Vz)을 비반전(+)단자로 입력받는 오피 앰프(OP)와; 상기 오피 앰프(OP)의 출력단자에 베이스 단자가 연결되고, 반전(-)단자에 에미터 단자가 연결되어 상기 아날로그 스위치(10)의 제어단자로 연결되며, 상기 저항(Rs)의 타측 단자에 컬렉터 단자가 연결되는 전류 증폭용 트랜지스터(Q2)로 이루어져 있다.
상기와 같이 이루어져 있는 이 발명의 실시예에 따른 파워 시퀀싱 제어회로의 동작은 다음과 같다.
먼저, 아날로그 스위치(10)는, 나중에 구동 회로로 인가되어야 할 제1전원 전압(Vcc1)을 입력받으며, 제어단자에 인가되는 제어 신호(control)를 통해 내부 스위치(SW)를 턴-온 시키는 기능을 수행한다.
다음에 전압조정기(20)는, 먼저 구동회로로 인가되어야 할 제2전원 전압(Vcc2)을 입력받으며, 상기 전원 전압(Vcc2)이 입력되면 제너 다이오드(ZD)를 통해 제너 전압(Vz)으로 조정하고, 조정된 전압(Vz)을 전압 플로워(voltage follower)로서 사용되는 오피 앰피(OP)로 출력하여 항상 일정한 출력 전압을 얻을 수 있게한다. 또, 상기 아날로그 스위치(10)와 전압조정기(20)의 출력단자에 각각 연결된 트랜지스터(Q1,Q2)는, 에미터 플로워(emitter follower)로서 전류를 보상하기 위한 전류 증폭용 트랜지스터이다.
그러면, 상기 두 전원 전압(Vcc1,Vcc2)의 입력에 따른 파워 시퀀싱 제어과정에 대해 좀 더 상세히 설명하기로 한다.
제3도에 도시된 바와 같이, 상기 제1전원 전압(Vcc1)이 먼저 공급된후 △t의 시간차를 갖고 상기 제2전원 전압(Vcc2)이 공급되었다고 가정하면, 상기 제2전원 저압(Vcc2)을 통해 전압 조정기(20)가 작동하고 내부의 제너 다이오드(ZD)와 오피 앰프(OP)를 거쳐 트랜지스터(Q2)의 에미터 단자를 통해 제너 전압(Vz)이 아날로그 스위치(10)의 제어 단자로 인가된다.
상기 제어 단자를 통해 인가된 전압이 상기 아날로그 스위치(10)의 내부 스위치(SW)를 턴-온시키면, 그 순간 상기 제1전원 전압(Vcc1)이 출력단자(OUT)로 출력되어 트랜지스터(Q1)를 통해 구동회로로 인가된다.
따라서 제4도에 도시된 바와 같이, 처음 공급된 순서와는 반대로 제2전원 전압(Vcc2)이 먼저 구동회로로 인가된다. 이때 반전되는 시간 △t'는 ,전압 조정기(20)의 저항(R1)과 커패시터(C1)에 의해 결정되는 시정수(time constant)에 따라 달라지는데 상기 저항(R1)을 가변 저항으로 하면 액정 표시장치의 구동 회로에 맞게 반전되는 시간을 임의로 조절할 수 있게된다.
따라서 이 발명의 실시예에 따른 파워 시퀀싱 제어회로의 효과는, 복수개의 전원을 사용하는 액정 표시장치 구동회로의 파워 시퀀싱을 구동 환경에 맞게 조절할 수 있다는 것이다.

Claims (4)

  1. 제1신호에 의해 동작하여 입력하는 제1전원 전압을 출력하는 아날로그 스위치와; 제2전원 전압의 입력에 따라 동작하여 상기 아날로그 스위치로 상기 제1신호를 출력하는 스위칭 소자와, 상기 스위칭 소자의 동작을 제어하며 입력하는 제2전원 전압의 출력을 판단하여 상기 출력이 상기 제2전원 전압을 요구하는 부하에 적합한 출력이 되도록 하는 출력 제어부로 이루어지며, 상기 제2전원 전압이 상기 제1전원 전압보다 파워 시퀀싱이 앞서도록 하는 전압조정기를 포함하는 파워 시퀀싱 제어 회로.
  2. 청구항 1에 있어서, 상기 아날로그 스위치는, 상기 전압 조정기로부터 제어신호가 입력되면 턴온하여 일단으로부터 입력되는 상기 제1전원 전압을 출력단자로 내보내는 내부 스위치와, 상기 내부 스위치의 출력 전압을 베이스 입력으로 받아, 부하에서 필요로 하는 전류를 얻기 위한 전류 증폭용 트랜지스터로 이루어져 있는 파워 시퀀싱 제어회로.
  3. 청구항 1에 있어서, 상기 출력 제어부는, 일측 단자로 상기 제2전원 전압을 입력받는 제1저항, 상기 제1저항의 타측 단자에 일측 단자가 연결되는 제2저항, 상기 제2저항의 타측 단자와 접지 단자 사이에 연결되는 제너 다이오드, 상기 제너 다이오드와 병렬로 연결되는 커패시터, 및 상기 제너 다이오드를 통해 설정된 제너 전압을 비반전 단자로 입력받는 오피 앰프로 이루어지고. 상기 스위칭 소자는 상기 오피 앰프의 출력 단자에 베이스 단자가 연결되고 반전 단자에 에미터 단자가 연결되어 상기 아날로그 스위치의 제어단자로 연결되며 상기 제1저항의 타측 단자에 컬렉터 단자가 연결되는 전류 증폭용 NPN 트랜지스터인 것이 특징인 파워 시퀀싱 제어 회로.
  4. 청구항 3에 있어서, 상기 출력 제한부는, 상기 제2저항과 상기 커패시터의 값을 조정하여 파워시퀀싱에 따른 상기 제1 및 제2전원 전압의 반전 출력시 반전되는 시간을 결정하는 파워 시퀀싱 제어 회로.
KR1019960073798A 1996-12-27 1996-12-27 액정 표시 장치의 파워 시퀀싱 제어 회로 KR100218535B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960073798A KR100218535B1 (ko) 1996-12-27 1996-12-27 액정 표시 장치의 파워 시퀀싱 제어 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960073798A KR100218535B1 (ko) 1996-12-27 1996-12-27 액정 표시 장치의 파워 시퀀싱 제어 회로

Publications (2)

Publication Number Publication Date
KR19980054633A KR19980054633A (ko) 1998-09-25
KR100218535B1 true KR100218535B1 (ko) 1999-09-01

Family

ID=19491474

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960073798A KR100218535B1 (ko) 1996-12-27 1996-12-27 액정 표시 장치의 파워 시퀀싱 제어 회로

Country Status (1)

Country Link
KR (1) KR100218535B1 (ko)

Also Published As

Publication number Publication date
KR19980054633A (ko) 1998-09-25

Similar Documents

Publication Publication Date Title
US4825144A (en) Dual channel current mode switching regulator
KR100700406B1 (ko) 전압 레귤레이터
US6573693B2 (en) Current limiting device and electrical device incorporating the same
US8922932B2 (en) Power supply circuit
JP2002199702A (ja) 出力電圧調整自在の電源コンバータ
US7752479B2 (en) CPU frequency regulating circuit
US7990373B2 (en) Power supply circuit for liquid crystal display device and liquid crystal display device using the same
KR20060125565A (ko) 정전압 전원 회로 및 정전압 전원 회로의 제어 방법
US7474082B2 (en) Voltage converting apparatus with auto-adjusting boost multiple
KR100218535B1 (ko) 액정 표시 장치의 파워 시퀀싱 제어 회로
US9559588B2 (en) Power managing apparatus, DC-DC control circuit, and method for enabling chip
KR960009401A (ko) 비교기 회로
US5614854A (en) Sample/hold circuit having an analog-to-digital converter and a nonvolatile memory for storing hold voltage data in digital form
US6841980B2 (en) Apparatus for controlling voltage sequencing for a power supply having multiple switching regulators
JP3937457B2 (ja) 半導体集積回路、動作状態検出器及び電子機器
KR20220133776A (ko) 션트 레귤레이터
US7342452B2 (en) Control circuit for operational amplifier and method thereof
US20100295835A1 (en) Voltage Boosting Circuit and Display Device Including the Same
KR100462015B1 (ko) 전원 과도 특성 절감 회로
CN113805112B (zh) 应用于接口转换的扩充接口组的检测电路及其检测方法
KR0154842B1 (ko) 온도 보상이 되는 센스-트랜지스터 적용 전류 감지 회로
US6400193B1 (en) High speed, high current and low power consumption output circuit
KR0155904B1 (ko) 반도체 칩의 전압 변환 장치
CN117498678A (zh) 回授控制系统
SU1013976A1 (ru) Устройство с переменным коэффициентом передачи

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee