KR19990010333A - 플라즈마 디스플레이 패널의 구동방법 - Google Patents

플라즈마 디스플레이 패널의 구동방법 Download PDF

Info

Publication number
KR19990010333A
KR19990010333A KR1019970033121A KR19970033121A KR19990010333A KR 19990010333 A KR19990010333 A KR 19990010333A KR 1019970033121 A KR1019970033121 A KR 1019970033121A KR 19970033121 A KR19970033121 A KR 19970033121A KR 19990010333 A KR19990010333 A KR 19990010333A
Authority
KR
South Korea
Prior art keywords
field
odd
signal
horizontal display
digital image
Prior art date
Application number
KR1019970033121A
Other languages
English (en)
Other versions
KR100251150B1 (ko
Inventor
강성호
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019970033121A priority Critical patent/KR100251150B1/ko
Publication of KR19990010333A publication Critical patent/KR19990010333A/ko
Application granted granted Critical
Publication of KR100251150B1 publication Critical patent/KR100251150B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224—Details of interlacing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

본 발명은 1 프레임을 제 1 필드와 제 2 필드로 분할 구동하고, 상기 각 필드에는 전체 짝수번째(또는 홀수번째) 수평 표시 라인의 각 화소에 해당되는 짝수(또는 홀수) 필드 신호를 이용하여 해당 입력 신호가 없는 나머지 홀수번째(또는 짝수번째) 수평 표시 라인의 각 화소에 해당되는 디지털 화상 신호를 산출한 다음 각각의 짝수번째(또는 홀수번째) 수평 표시 라인의 화소들에 짝수(또는 홀수) 필드 신호를, 각각의 홀수번째(또는 짝수번째) 수평 표시 라인의 화소들에 산출된 디지털 화상 신호를 표시하고, 상기 해당 입력 신호가 없는 각 화소의 디지털 화상 신호는 자신의 주변에 위치하고 해당 입력 신호가 있는 복수개 화소의 해당 디지털 비월 신호들의 가중 평균치로 설정하는 PDP의 구동방법에 관한 것으로서, 비월 방식으로 디지털 화상 신호가 전송되는 경우 각 필드마다 해당 입력 신호가 없는 각 화소(R, G, B 셀)의 디지털 화상 신호를 자신의 주변에 위치한 복수개 화소의 해당 디지털 비월 신호들을 이용하여 산출한 다음 입력된 화상 신호와 산출된 화상 신호를 PDP 상에 표시하여 1 필드 화면을 구성하기 때문에 PDP 화면의 화질을 크게 향상시킬 수 있는 효과가 있다.

Description

플라즈마 디스플레이 패널의 구동방법
본 발명은 플라즈마 디스플레이 패널(이하, PDP라 함)의 구동방법에 관한 것으로서, 특히 비월 방식(interlaced system)으로 전송되는 디지털 비월 신호(digital interlaced signal)를 PDP 상에 표시하기 위한 PDP의 구동방법에 관한 것이다.
현대는 정보화 사회라고 불려지고 있는 만큼 정보 처리 시스템의 발전과 보급 증가에 따라 디스플레이의 중요성이 증대되고, 그 종류도 점차 다양화되고 있다.
이전부터 디스플레이로 가장 많이 이용되어 오던 CRT(Cathode Ray Tube)는 사이즈가 크고, 동작 전압이 높으며, 표시 일그러짐이 발생하는 등 여러 가지 문제점을 가지고 있어 화면의 대형화, 평면화를 목표로 하는 최근의 추세에 적합하지 않아 최근에는 매트릭스 구조를 가지는 각종 평면 디스플레이의 연구 개발이 활발히 진행되고 있다.
상기 평면 디스플레이 중 차세대 대화면 평면 디스플레이로 각광받고 있는 것이 PDP(Plasma Display Panel)이다. 상기 PDP는 화면이 크고 두께가 얇아 벽걸이 텔레비전, 가정 극장용(home theater) 디스플레이, 워크스테이션용 모니터 등으로 응용되고 있다.
일반적으로 M×N 해상도의 PDP는 도 1에 도시된 바와 같이 소정 간격으로 배열된 M개의 수직 표시 라인(V1∼VM)과 N개의 수평 표시 라인(H1∼HN)에 의해 전체 화면이 매트릭스 형태의 M×N개 화소(pixel)로 이루어져 있고, 상기 화소는 컬러 패널일 경우 R(Red), G(green), B(Blue) 3개 셀로 각각 구성되어 있다.
도 2에는 가장 많이 사용되고 있는 PDP 중 하나인 3전극 면방전 PDP의 전극 구조도가 도시되어 있다.
상기 3전극 면방전 PDP는 도 2에 도시된 바와 같이 N개의 제 1 유지 전극(Y1∼YN)과 N개의 제 2 유지 전극(X1∼XN)이 교대로 하나씩 상호 평행하게 배열 형성되어 있고, 3M개의 어드레스 전극(A1∼A3M)이 상기 제 1 유지 전극들(Y1∼YN) 및 제 2 유지 전극들(X1∼XN)과 소정 공간을 사이에 두고 직교하도록 배열 형성되어 있으며, 상기 N개의 제 1 유지 전극(Y1∼YN) 및 제 2 유지 전극(X1∼XN)과 3M개의 어드레스 전극(A1∼A3M)의 각 교차점마다 셀이 형성되어 전체 화면은 3M×N개의 셀(1개 화소가 R, G, B 3개 셀로 구성되어 있으므로)로 구성되어 있다.
즉, 상기 3M개의 어드레스 전극(A1∼A3M)이 도 1에 도시된 M개의 수직 표시 라인(V1∼VM)에 대응되고, N개의 제 1 및 제 2 유지 전극쌍(Y1X1, Y2X2, … ,YNXN)이 도 1에 도시된 N개 수평 표시 라인(H1∼HN)에 대응된다.
상기한 3전극 면방전 PDP의 각 셀의 구성은 도면상 도시된 바는 없으나 i 번째 행과 j 번째 열의 셀을 예로 들어 설명하면 다음과 같다.
상호 평행한 i 번째 제 1 유지 전극과 i 번째 제 2 유지 전극이 화상의 표시면인 전면 기판의 일면에 형성되어 있고, 상기 제 1 유지 전극과 제 2 유지 전극 위에 방전시 방전 전류를 제한하고 벽전하의 생성을 용이하게 하는 유전체층이 형성되어 있고, 상기 유전체층 위에 방전시 일어나는 스퍼터링으로부터 상기 제 1 유지 전극과 제 2 유지 전극과 유전체층을 보호하는 산화마그네슘(MgO) 보호막이 형성되어 있다.
또한, j 번째 어드레스 전극이 전면 기판과 소정 거리를 사이에 두고 평행하게 위치한 배면 기판 중 상기 전면 기판과의 대향면에 형성되어 있고, 상기 전면 기판과 배면 기판 사이에는 셀간 혼색을 방지하고 방전공간을 확보하는 제 1, 2 격벽이 배열 형성되어 있고, 상기 어드레스 전극 위와 제 1, 2 격벽의 일부에 형광체가 도포되어 있으며, 방전공간 내부에는 방전가스가 주입되어 있다.
상기와 같이 구성된 3전극 면방전 PDP의 각 셀의 기본 구동 원리는 제 1 유지 전극과 어드레스 전극간에 방전을 일으켜 방전가스를 플라즈마 상태로 만들어 자외선을 발생시키고, 그 자외선이 형광체를 여기시켜 가시광이 발생되도록 하며, 제 1 유지 전극과 제 2 유지 전극간에 방전을 일으켜 가시광의 발생을 유지시키는 것이다.
한편, 상기와 같이 구성된 3전극 면방전 PDP의 각 셀의 계조(gray scale) 구현은 방전의 강약 조정이 난이한 관계로 단위 시간당 방전횟수를 통해 구현하고, 매 프레임(frame)마다 각 셀의 방전횟수를 0∼2X-1회로 나누어 방전시키면 1 프레임 동안의 방전횟수에 따라 각 셀의 밝기가 달라져서 결국 전체 화면에 2X계조의 화상 즉, 각 셀마다 0∼2X-1 레벨(level) 중 한가지 레벨의 화상이 표시된다.
상기와 같은 개념을 토대로 한 계조 구현 방법 중 하나가 ADS 서브필드 방식(Addressing and Display System sub-field method)으로서, 상기 ADS 서브필드 방식은 각 셀이 온(on), 오프(off)의 두 가지 상태로 작동하는 것과 2X계조를 구현하는 것에 근거를 둔 2진수 X 비트 체계를 이용하여 1 프레임을 방전 횟수(즉, 방전 유지 기간)가 서로 다른 X개의 서브필드로 분할 구동하고, 상기 각 서브필드는 리셋 기간과 어드레스 기간과 방전 유지 기간으로 분할 구동한다.
보다 구체적으로 각 서브필드의 리셋 기간에는 N개의 제 1 유지 전극들(Y1∼YN)과 N개의 제 2 유지 전극들(X1∼XN) 사이에 소거 펄스(erase pulse)를 인가하여 바로 전의 서브필드에서 생성된 각 셀의 내부 벽전하를 소거하고, 어드레스 기간에는 N개의 제 1 유지 전극들(Y1∼YN)에 순차적으로 하나씩 스캔 펄스(scan pulse)를 인가하는 동시에 상기 스캔 펄스와 동기화된 화상 펄스(image pulse)를 3M개의 어드레스 전극들(A1∼A3M)에 선택적으로 인가하여 제 1 유지 전극과 어드레스 전극 사이에 소정 전압의 어드레스 펄스가 인가된 셀 내부에서만 어드레스 방전이 일어나 온되도록 하며, 방전 유지 기간에는 N개의 제 1 유지 전극(Y1∼YN)과 N개의 제 2 유지 전극(X1∼XN) 사이에 복수개의 서스테인 펄스(sustain pulse)를 인가하여 바로 전의 어드레스 기간에서 온된 셀의 방전 및 발광을 유지시킨다.
상기에서 각 서브필드의 어드레스 기간동안 각 어드레스 전극들(A1∼A3M)에 인가되는 화상 펄스는 각 셀에 해당되는 X 비트의 디지털 화상 신호(최하위 비트 B1∼최상위 비트 BX) 중 1개 비트값에 해당되며, 보다 구체적으로는 제 1 서브필드의 어드레스 기간동안 B1이, 제 2 서브필드의 어드레스 기간동안 B2가, …, 제 X 서브필드의 어드레스 기간동안 BX가 각각 인가된다.
아울러, 상기 각 서브필드의 방전 유지 기간동안 N개의 제 1 유지 전극(Y1∼YN)과 N개의 제 2 유지 전극(X1∼XN) 사이에 인가되는 서스테인 펄스의 개수의 상대비는 보통 20: 21: 22: 23: 24: …: 2X-2: 2X-1가 되어 2X계조 구현이 가능하게 된다.
한편, 각 셀에 표시되는 디지털 화상 신호에는 크게 2가지 종류가 있는데, 그 중 하나가 순차 방식(sequential system)으로 전송되는 디지털 순차 신호 - 예를 들어, VGA(Video Graphic Array) 신호 - 이고, 나머지 하나가 비월 방식으로 전송되는 디지털 비월 신호 - 예를 들어, NTSC 방식의 텔레비전 신호 - 이다.
상기에서 순차 방식의 경우에는 1/60초(약 16.67ms) 동안 N개의 수평 표시 라인의 셀들에 해당되는 디지털 순차 신호가 모두 전송되는 반면, 비월 방식의 경우에는 N개의 수평 표시 라인 중 N/2개의 짝수번째 수평 표시 라인의 셀들에 해당되는 디지털 비월 신호(이하, 짝수 필드 신호라 함)가 처음 1/60초 동안 입력된 후 나머지 N/2개의 홀수번째 수평 표시 라인의 셀들에 해당되는 디지털 비월 신호(이하, 홀수 필드 신호라 함)가 다음 1/60초 동안 전송된다.
즉, 순차 방식으로 디지털 화상 신호가 전송되는 경우에는 1/60초 후 3전극 면방전 PDP 상에 1 프레임의 순차 화상이 표시될 수 있고, 비월 방식으로 디지털 화상 신호가 전송되는 경우에는 1/30초(약 33.34ms) 후에야 비로소 3전극 면방전 PDP 상에 1 프레임의 비월 화상이 표시될 수 있다.
하지만, 상기한 3전극 면방전 PDP 상에 디지털 화상 신호를 표시하는 구동 시스템은 일반적으로 상기에서 설명된 각 서브필드의 어드레스 기간에서와 같이 N개의 제 1 유지 전극(Y1∼YN)에 순차적으로 하나씩 스캔 펄스를 인가하면서 현재 스캔 펄스가 인가된 제 1 유지 전극에 대응되는 3M개 셀의 해당 디지털 화상 신호를 3M개의 어드레스 전극(A1∼A3M)에 비트 단위로 인가하여 1/60초마다 1 화면을 구성하도록 설계되어 있기 때문에 순차 방식으로 전송되는 디지털 화상 신호의 경우 1 화면 구성 과정에서 아무런 문제가 발생하지 않지만 비월 방식으로 전송되는 디지털 화상 신호의 경우 1/60초 동안 짝수 필드 신호나 홀수 필드 신호만 전송되므로 전체 수평 표시 라인 중 일부 수평 표시 라인의 셀들에 해당되는 입력 신호가 없어 그 상태로는 1/60초마다 1 화면을 구성할 수 없었다.
따라서, 처음 1/60초 동안에는 해당 입력 신호가 없는 N/2개의 홀수번째 수평 표시 라인의 셀들에 해당되는 디지털 화상 신호를 자체적으로 발생시키고, 다음 1/60초 동안에는 해당 입력 신호가 없는 N/2개의 짝수번째 수평 표시 라인의 셀들에 해당되는 디지털 화상 신호를 자체적으로 설정한 후 각각의 1/60초마다 1 화면을 구성해야만 했다.
종래에는 해당 입력 신호가 없는 각 셀의 디지털 화상 신호를 자체적으로 설정하기 위하여 라인 더블링(line doubling) 방식을 이용하였다.
상기한 라인 더블링 방식은 도 3a에 도시된 바와 같이 N개의 수평 표시 라인 중 N/2개의 짝수번째 수평 표시 라인의 셀들에 해당되는 짝수 필드 신호(even 2, even 4, even 6, …, even N)를 각각의 바로 위에 위치한 N/2개 홀수번째 수평 표시 라인의 셀들의 디지털 화상 신호(even 2', even 4', even 6', …, even N')로 설정하고, 도 3b에 도시된 바와 같이 N개의 수평 표시 라인 중 N/2개의 홀수번째 수평 표시 라인의 셀들에 해당되는 홀수 필드 신호(odd 1, odd 3, odd 5, …, odd N-1)를 각각의 바로 아래에 위치한 N/2개 짝수번째 수평 표시 라인의 셀들의 디지털 화상 신호(odd 1', odd 3', odd 5', …, odd N-1')로 설정하는 것을 말한다.
예를 들어, 16×12 해상도의 화면에 도 4에 도시된 1 프레임 비월 화상을 디스플레이시키는 경우 짝수 필드 화면에는 도 5a에 도시된 바와 같이 각 짝수번째 수평 표시 라인의 16×3개 셀들에 해당되는 짝수 필드 신호가 각각의 바로 위에 위치한 홀수번째 수평 표시 라인의 16×3개 셀들의 디지털 화상 신호로 각각 설정되어 결국 2개의 수평 표시 라인 단위로 각 화소들에 동일한 화상이 중복 표시되고, 홀수 필드 화면에는 도 5b에 도시된 바와 같이 각 홀수번째 수평 표시 라인의 16×3개 셀들에 해당되는 홀수 필드 신호가 각각의 바로 아래에 위치한 짝수번째 수평 표시 라인의 16×3개 셀들의 디지털 화상 신호로 각각 설정되어 2개 수평 표시 라인 단위로 각 화소들에 동일한 화상이 중복 표시된다.
그러나, 상기와 같이 짝수 필드 화면의 구성시 2개 수평 표시 라인 단위로 화상이 중복 표시되고, 홀수 필드 화면 역시 2개 수평 표시 라인 단위로 화상이 중복 표시되면 상기 짝수 필드 화면과 홀수 필드 화면이 겹쳐져서 구성되는 1 프레임 화면에는 도 5c에 도시된 바와 같이 원 화상(도 4에 도시됨)과 다른 화상이 표시되어 화질이 저하되는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 비월 방식으로 디지털 화상 신호가 전송되는 경우 각 필드마다 해당 입력 신호가 없는 각 화소(R, G, B 셀)의 디지털 화상 신호를 자신의 주변에 위치하고 해당 입력 신호가 있는 복수개 화소의 해당 디지털 비월 신호들의 비트 가중치로 설정하여 1/60초마다 1 화면을 구성함으로써 PDP 화면의 화질을 향상시킬 수 있는 PDP의 구동방법을 제공함에 그 목적이 있다.
도 1은 일반적인 플라즈마 디스플레이 패널의 수평 및 수직 표시 라인 구조도,
도 2는 일반적인 3전극 면방전 플라즈마 디스플레이 패널의 각 전극 구조도,
도 3a 및 도 3b는 종래 기술의 라인 더블링(line doubling) 방식의 구현도,
도 4는 16×12 해상도의 화면에 표시될 비월 화상(interlaced image)을 나타내는 도면,
도 5a 내지 도 5c는 도 4에 도시된 비월 화상이 도 3a 및 도 3b에 도시된 라인 더블링 방식에 따라 16×12 해상도의 화면에 표시되는 과정을 나타내는 도면들,
도 6은 본 발명의 일 실시예에 따라 해당 입력 신호가 없는 각 화소의 디지털 화상 신호를 산출하는 방법을 설명하기 위한 보조 도면.
상기와 같은 목적을 달성하기 위하여 본 발명에 의한 PDP의 구동방법은 N개의 수평 표시 라인과 M개의 수직 표시 라인에 의해 전체 화면이 매트릭스 형태의 N×M개 화소로 구성된 플라즈마 디스플레이 패널(이하, PDP라 함) 상에 짝수 필드 신호와 홀수 필드 신호로 나누어져 입력되는 디지털 비월 신호(digital interlaced signal)를 표시하기 위한 PDP의 구동방법에 있어서, 1 프레임을 제 1 필드와 제 2 필드로 분할 구동하고, 상기 제 1 필드에는 N/2개의 짝수번째 수평 표시 라인의 각 화소에 해당되는 짝수 필드 신호를 이용하여 해당 입력 신호가 없는 N/2개의 홀수번째 수평 표시 라인의 각 화소에 해당되는 디지털 화상 신호를 산출한 다음 각각의 짝수번째 수평 표시 라인의 화소들에 짝수 필드 신호를, 각각의 홀수번째 수평 표시 라인의 화소들에 산출된 디지털 화상 신호를 표시하고, 상기 제 2 필드에는 N/2개의 홀수번째 수평 표시 라인의 각 화소에 해당되는 홀수 필드 신호를 이용하여 해당 입력 신호가 없는 N/2개의 짝수번째 수평 표시 라인의 각 화소에 해당되는 디지털 화상 신호를 산출한 다음 각각의 홀수번째 수평 표시 라인의 화소들에 홀수 필드 신호를, 각각의 짝수번째 수평 표시 라인의 화소들에 산출된 디지털 화상 신호를 표시하며, 상기 해당 입력 신호가 없는 각 화소의 디지털 화상 신호는 자신의 주변에 위치하고 해당 입력 신호가 있는 복수개 화소의 해당 디지털 비월 신호들의 가중 평균치로 설정하는 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 보다 상세하게 설명한다.
본 발명의 일 실시예가 적용되는 3전극 면방전 PDP는 도 2에 도시된 3전극 면방전 PDP와 그 구성이 동일하다.
본 발명의 일 실시예는 짝수 필드 신호와 홀수 필드 신호로 나누어져 입력되는 디지털 비월 신호를 도 2에 도시된 3전극 면방전 PDP 상에 표시하기 위하여 1 프레임을 제 1 필드와 제 2 필드로 분할 구동하고, 상기 제 1 및 제 2 필드는 각각 복수개의 서브필드로 분할 구동한다.
먼저, 상기 제 1 필드에는 N/2개의 짝수번째 수평 표시 라인의 3M개 셀들(M개 화소)에 해당되는 짝수 필드 신호를 이용하여 해당 입력 신호가 없는 N/2개의 홀수번째 수평 표시 라인의 3M개 셀들(M개 화소)에 해당되는 디지털 화상 신호를 산출한 다음 각각의 짝수번째 수평 표시 라인의 셀들에 짝수 필드 신호를, 각각의 홀수번째 수평 표시 라인의 셀들에 산출된 디지털 화상 신호를 표시한다.
상기에서 해당 입력 신호가 없는 각 셀의 디지털 화상 신호는 자신의 주변에 위치하고 해당 입력 신호가 있는 복수개 셀(임의의 짝수번째 수평 표시 라인에 위치한 셀)의 해당 짝수 필드 신호들(계조값들)의 가중 평균치로 설정한다.
아울러, 해당 입력 신호가 없는 셀의 디지털 화상 신호를 상기와 같은 방법으로 설정하여 전체 셀의 해당 디지털 화상 신호가 만들어지면 종래 기술에서 설명된 바와 같이 N개의 제 1 유지 전극(Y1∼YN)에 순차적으로 하나씩 스캔 펄스를 인가하면서 현재 스캔 펄스가 인가된 제 1 유지 전극에 대응되는 3M개 셀의 해당 디지털 화상 신호를 3M개의 어드레스 전극(A1∼A3M)에 비트 단위로 인가하여 1/60초마다 각 서브필드 화면을 구성하고, 각 서브필드마다 할당되어 있는 방전 유지 기간동안 해당 서브필드 화면의 각 셀의 방전 및 발광을 유지시키면 복수개의 서브필드 화면이 겹쳐져서 결국 제 1 필드 화면이 완성된다.
그 후, 상기 제 2 필드에는 N/2개의 홀수번째 수평 표시 라인의 3M개 셀들(M개 화소)에 해당되는 홀수 필드 신호를 이용하여 해당 입력 신호가 없는 N/2개의 짝수번째 수평 표시 라인의 3M개 셀들(M개 화소)에 해당되는 디지털 화상 신호를 산출한 다음 각각의 홀수번째 수평 표시 라인의 셀들에 홀수 필드 신호를, 각각의 짝수번째 수평 표시 라인의 셀들에 산출된 디지털 화상 신호를 표시한다.
상기에서 해당 입력 신호가 없는 각 셀의 디지털 화상 신호는 자신의 주변에 위치하고 해당 입력 신호가 있는 복수개 셀(임의의 홀수번째 수평 표시 라인에 위치한 셀)의 해당 홀수 필드 신호들(계조값들)의 가중 평균치로 설정한다.
아울러, 상기에서 설명된 제 1 필드의 경우와 마찬가지로 해당 입력 신호가 없는 셀의 디지털 화상 신호를 각각 설정하여 전체 셀의 해당 디지털 화상 신호가 만들어지면 N개의 제 1 유지 전극(Y1∼YN)에 순차적으로 하나씩 스캔 펄스를 인가하면서 현재 스캔 펄스가 인가된 제 1 유지 전극에 대응되는 3M개 셀의 해당 디지털 화상 신호를 3M개의 어드레스 전극(A1∼A3M)에 비트 단위로 인가하여 1/60초마다 각 서브필드 화면을 구성하고, 각 서브필드마다 할당되어 있는 방전 유지 기간동안 해당 서브필드 화면의 각 셀의 방전 및 발광을 유지시키면 복수개의 서브필드 화면이 겹쳐져서 결국 제 2 필드 화면이 완성된다.
일례로, 도 6에 도시된 P1 화소(R, G, B 3개 셀)의 디지털 화상 신호를 그 주변에 위치한 6개 P2, P3, P4, P5, P6, P7 화소들의 각 디지털 비월 신호(입력 신호)의 가중 평균치를 산출하여 산출된 가중 평균치로 설정할 수 있다.
즉, P1 화소 중 R 셀의 디지털 화상 신호는 P2, P3, P4, P5, P6, P7 화소의 6개 R 셀의 디지털 비월 신호의 가중 평균치로 설정하고, P1 화소의 G 셀과 B 셀의 디지털 화상 신호도 상기와 동일한 방법으로 각각 설정한다.
상기와 같이 해당 입력 신호가 없는 각 화소(셀)의 디지털 화상 신호를 그 주변에 위치한 화소들의 디지털 화상 신호를 이용하여 산출하면 각 화소의 산출된 디지털 화상 신호가 다음 필드에 입력되는 자신의 디지털 비월 신호와 큰 차이가 없기 때문에 외부에서 전송된 비월 화상과 거의 유사한 화상이 3전극 면방전 PDP 상에 표시된다. 이는 각 화소의 해당 디지털 화상 신호(계조값)는 그 주변에 위치한 화소들의 디지털 화상 신호와 대부분 유사한 값을 가지기 때문이다.
아울러, 상기와 같이 해당 입력 신호가 없는 각 화소의 화상 신호를 자신의 주변에 위치한 화소의 화상 신호를 이용하여 산출하는 방법에는 상기에서 설명된 방법 이외에도 많은 공지된 기술들(미합중국 특허번호 5347314호, 미합중국 특허번호 4661850호 등)이 있으며, 그 중 어떤 방법을 본 발명에 이용하여도 종래 기술의 라인 더블링 방식보다는 3전극 면방전 PDP 화면의 화질이 향상된다.
이와 같이 본 발명에 의한 PDP의 구동방법은 비월 방식으로 디지털 화상 신호가 전송되는 경우 각 필드마다 해당 입력 신호가 없는 각 화소(R, G, B 셀)의 디지털 화상 신호를 자신의 주변에 위치한 복수개 화소의 해당 디지털 비월 신호들을 이용하여 산출한 다음 입력된 화상 신호와 산출된 화상 신호를 PDP 상에 표시하여 1 필드 화면을 구성하기 때문에 PDP 화면의 화질을 크게 향상시킬 수 있는 효과가 있다.

Claims (1)

  1. N개의 수평 표시 라인과 M개의 수직 표시 라인에 의해 전체 화면이 매트릭스 형태의 N×M개 화소로 구성된 플라즈마 디스플레이 패널(이하, PDP라 함) 상에 짝수 필드 신호와 홀수 필드 신호로 나누어져 입력되는 디지털 비월 신호(digital interlaced signal)를 표시하기 위한 PDP의 구동방법에 있어서, 1 프레임을 제 1 필드와 제 2 필드로 분할 구동하고, 상기 제 1 필드에는 N/2개의 짝수번째 수평 표시 라인의 각 화소에 해당되는 짝수 필드 신호를 이용하여 해당 입력 신호가 없는 N/2개의 홀수번째 수평 표시 라인의 각 화소에 해당되는 디지털 화상 신호를 산출한 다음 각각의 짝수번째 수평 표시 라인의 화소들에 짝수 필드 신호를, 각각의 홀수번째 수평 표시 라인의 화소들에 산출된 디지털 화상 신호를 표시하고, 상기 제 2 필드에는 N/2개의 홀수번째 수평 표시 라인의 각 화소에 해당되는 홀수 필드 신호를 이용하여 해당 입력 신호가 없는 N/2개의 짝수번째 수평 표시 라인의 각 화소에 해당되는 디지털 화상 신호를 산출한 다음 각각의 홀수번째 수평 표시 라인의 화소들에 홀수 필드 신호를, 각각의 짝수번째 수평 표시 라인의 화소들에 산출된 디지털 화상 신호를 표시하며, 상기 해당 입력 신호가 없는 각 화소의 디지털 화상 신호는 자신의 주변에 위치하고 해당 입력 신호가 있는 복수개 화소의 해당 디지털 비월 신호들의 가중 평균치로 설정하는 것을 특징으로 하는 PDP의 구동방법.
KR1019970033121A 1997-07-16 1997-07-16 플라즈마 디스플레이 패널의 구동방법 KR100251150B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970033121A KR100251150B1 (ko) 1997-07-16 1997-07-16 플라즈마 디스플레이 패널의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970033121A KR100251150B1 (ko) 1997-07-16 1997-07-16 플라즈마 디스플레이 패널의 구동방법

Publications (2)

Publication Number Publication Date
KR19990010333A true KR19990010333A (ko) 1999-02-18
KR100251150B1 KR100251150B1 (ko) 2000-04-15

Family

ID=19514652

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970033121A KR100251150B1 (ko) 1997-07-16 1997-07-16 플라즈마 디스플레이 패널의 구동방법

Country Status (1)

Country Link
KR (1) KR100251150B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100421383B1 (ko) * 2000-10-25 2004-03-09 엘지전자 주식회사 플라즈마 디스플레이 패널의 계조표시 처리방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100421383B1 (ko) * 2000-10-25 2004-03-09 엘지전자 주식회사 플라즈마 디스플레이 패널의 계조표시 처리방법

Also Published As

Publication number Publication date
KR100251150B1 (ko) 2000-04-15

Similar Documents

Publication Publication Date Title
KR100331908B1 (ko) Ａｃ 방전형 플라즈마 표시 패널 및 동 장치를 구동하는 방법
US6738033B1 (en) High resolution and high luminance plasma display panel and drive method for the same
JP3346730B2 (ja) 交流形プラズマ表示装置の駆動方法及びそのシステム
US6278422B1 (en) Method of driving plasma display panel and display apparatus
KR100825344B1 (ko) 표시 디바이스 및 플라즈마 표시 장치
KR100314607B1 (ko) Ｐｄｐ의 구동 방법
US6337674B1 (en) Driving method for an alternating-current plasma display panel device
KR20030044182A (ko) 플라즈마 표시 패널의 구동방법
JP4089759B2 (ja) Ａｃ型ｐｄｐの駆動方法
TWI254895B (en) Method for driving plasma display panel
CN1691104B (zh) 等离子显示设备及其驱动方法
US6400342B2 (en) Method of driving a plasma display panel before erase addressing
KR100251148B1 (ko) 3전극 면방전 플라즈마 디스플레이 패널의 구동방법
KR100251150B1 (ko) 플라즈마 디스플레이 패널의 구동방법
JP3638106B2 (ja) プラズマディスプレイパネルの駆動方法
JP2002351397A (ja) プラズマディスプレイパネルおよびその駆動方法
US20040239589A1 (en) Plasma display panel apparatus and drive method thereof
JPH11184427A (ja) Ｐｄｐの駆動方法
JP2001142429A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP4482703B2 (ja) プラズマディスプレイパネルの駆動方法及び装置
KR100529955B1 (ko) 3전극면방전플라즈마디스플레이패널의구동방법및그구동회로
US6693607B1 (en) Method for driving plasma display panel with display discharge pulses having different power levels
KR20040079945A (ko) 디스플레이 패널의 셀 어드레싱 방법 및 장치
US20010011973A1 (en) Method and apparatus for driving plasma display panel
KR100310687B1 (ko) 플라즈마 표시 패널의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061220

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee