KR19990006109A

KR19990006109A - Barrier Metal Deposition Method

Info

Publication number: KR19990006109A
Application number: KR1019970030331A
Authority: KR
Inventors: 홍영기; 김천수
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1997-06-30
Filing date: 1997-06-30
Publication date: 1999-01-25

Abstract

본 발명은 베리어(barrier) 금속 증착 방법에 관한 것으로, IMP(Ion Metal Plasma) 방식으로 베리어 금속을 증착함으로서, 종래의 PVD 법에 의한 증착보다 증착의 효율을 높이고, 단착 피복성을 향상시켜, 콘택홀과 ViA 홀이 막히는 것을 방지할 수 있으며, 이에 의해 콘택홀 내에 보이드가 형성되는 것을 방지할 수 있으며, 금속 배선의 금속 배선의 갭-필링(Gap-filling)을 원할하게 행할 수 있도록 하는 방법에 관한 것이다.The present invention relates to a barrier metal deposition method, by depositing a barrier metal in the IMP (Ion Metal Plasma) method, to increase the efficiency of deposition, deposition adhesion than conventional deposition by PVD method, contact It is possible to prevent the blocking of the holes and the ViA holes, thereby preventing the formation of voids in the contact holes, and to provide a smooth gap-filling of the metal wiring of the metal wiring. It is about.

Description

Barrier Metal Deposition Method

본 발명은 베리어 금속 증착 방법에 관한 것으로, 특히 IMP (Ion Metal Plasma) 방식을 사용하여 베리어 금속 증착을 하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a barrier metal deposition method, and more particularly, to a method of performing barrier metal deposition using an ion metal plasma (IMP) method.

베리어 금속이란 Al 합금과 실리콘 산화막 사이의 확산에 의한 정션 스파이킹(junction spiking) 현상을 방지하기 위해 실리콘 산화막 위에 증착되는 확산 방지용 금속을 말한다. 이러한 금속은 Al 및 Si과의 반응성이 없어야 하고, Al, Si등의 확산 억제 능력이 높고, Si와 오옴성 접촉 저항을 지니는 금속이어야 한다. 현재 가장 일반적으로 사용되는 금속은 TiN과 TiW가 사용되고 있다. 이중 TiN은 Ti 타겟을 Ar+N₂분위기에서 스퍼터링하여 TiN을 형성시키는 스퍼터링 증착법에 의해 증착된다.The barrier metal refers to a diffusion barrier metal deposited on the silicon oxide layer to prevent junction spiking due to diffusion between the Al alloy and the silicon oxide layer. Such a metal should not be reactive with Al and Si, and should be a metal having high diffusion suppressing ability such as Al and Si, and having Si and ohmic contact resistance. Currently, the most commonly used metals are TiN and TiW. Dual TiN is deposited by a sputtering deposition method in which a Ti target is sputtered in an Ar + N ₂ atmosphere to form TiN.

최근에는 반도체 소자가 고집적화됨에 의해 금속 배선 콘택홀이 점차 좁아지고 있다. 금속 배선 콘택홀이 점차 좁아짐에 따라 상기한 PVD 법에 의해 베리어 금속을 증착할 때에는, PVD 법에 의한 증착은 단착 피복성(step coverage)이 열악하기 때문에, 오우버행(overhang) 현상이 발생된다. 이러한 오우버행 현상이 진행되어 커짐에 따라 후속하는 금속 배선을 증착할 때에는 콘택홀의 입구를 막게 되어, 홀 내부에 보이드(void)를 발생시키는 문제점을 유발한다. 이는 반도체 소자의 수율과 신뢰성을 떨어뜨리는 문제점을 또한 유발시킨다.In recent years, due to the high integration of semiconductor devices, metal wiring contact holes are gradually narrowing. As the metal wiring contact hole gradually narrows, when the barrier metal is deposited by the PVD method, an overhang phenomenon occurs because deposition by the PVD method is poor in step coverage. As the overhang phenomenon progresses and becomes larger, the entrance of the contact hole is blocked when the subsequent metal wiring is deposited, which causes a problem of generating voids in the hole. This also causes a problem that lowers the yield and reliability of the semiconductor device.

본 발명은 상기한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 IMP(Ion Metal Plasma) 방식으로 베리어 금속을 증착하여, 단착 피복성을 개선하여 보이드의 발생을 방지하는 베리어 금속 증착 방법을 제공하는 것이다.The present invention is to solve the above problems, an object of the present invention is to deposit a barrier metal by IMP (Ion Metal Plasma) method, to provide a barrier metal deposition method for preventing the generation of voids by improving the adhesion coverage will be.

도 1은 반도체 기판 위에 절연막을 증착시킨 상태를 도시한 단면도.1 is a cross-sectional view showing a state in which an insulating film is deposited on a semiconductor substrate.

도 2는 본 발명에 따른 IMP 방식으로 베리어 금속을 증착시키는 상태를 도시한 단면도.Figure 2 is a cross-sectional view showing a state of depositing a barrier metal in the IMP method according to the present invention.

도 3은 증착된 베리어 금속 위에 Al 합금 배선을 두 단계로 나누어서 형성시킨 상태를 도시한 단면도.3 is a cross-sectional view showing a state in which the Al alloy wiring is formed in two steps on the deposited barrier metal.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

11:반도체 기판12:절연막11: semiconductor substrate 12: insulating film

13:콘택홀14:Ti/TiN 베리어 금속13: Contact hole 14: Ti / TiN barrier metal

15:저온 Al 합금16:고온 Al 합금15: low temperature Al alloy 16: high temperature Al alloy

상기한 목적을 달성하기 위해, 본 발명에 따른 베리어 금속 증착 방법은,In order to achieve the above object, the barrier metal deposition method according to the present invention,

실리콘 기판을 평탄화하기 위해 평탄화 절연막을 7000Å 정도로 증착시킨 후, 금속 배선을 연결할 수 있도록 콘택홀을 형성시키는 단계와, IMP 방식으로 평탄화 절연막 위에 베리어 금속을 증착시키는 단계와, 베리어 금속 상부에 저온 Al 합금을 3000Å의 두께로 증착한 후, 다시 고온 Al 합금을 2000Å의 두께로 형성시키는 단계를 포함하는 것을 특징으로 한다.Depositing a planarization insulating film about 7000Å to planarize the silicon substrate, forming a contact hole to connect the metal wiring, depositing a barrier metal on the planarization insulating film by IMP method, and low temperature Al alloy on the barrier metal After the deposition to a thickness of 3000Å, characterized in that it comprises the step of forming a high-temperature Al alloy to a thickness of 2000Å.

아래에 첨부된 도면을 참조하여 본 발명을 상세하게 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 1 내지 도 3은 본 발명의 실시예에 따른 베리어 금속 증착 방법을 도시한 단면도이다.1 to 3 are cross-sectional views illustrating a barrier metal deposition method according to an embodiment of the present invention.

도 1에 도시된 바와 같이, 먼저, 하부 구조물(도시안됨)이 형성된 반도체 기판(11) 상부를 평탄화시키는 하부 절연막(12)을 형성한다. 콘택 마스크(도시안됨)를 이용한 식각 공정으로 하부 절연막(13)을 식각하여 콘택홀(13)을 형성한다.As shown in FIG. 1, first, a lower insulating layer 12 is formed to planarize an upper portion of a semiconductor substrate 11 on which a lower structure (not shown) is formed. The lower insulating layer 13 is etched through an etching process using a contact mask (not shown) to form the contact hole 13.

다음으로, 도 2에 도시된 바와 같이, Ti/TiN의 베리어 금속(14)을 IMP 방식을 이용하여 MDP(Medium Density Plasma), 즉 10¹¹~10¹²/㎤ 로 증착한다. 이 때, 플라즈마를 유지시키기 위해, 유도 결합 고주파 에너지를 가하면서 증착한다.Next, as shown in FIG. 2, the barrier metal 14 of Ti / TiN is deposited at an MDP (Medium Density Plasma), that is, 10 ¹¹ to 10 ¹² / cm 3 using an IMP method. At this time, in order to maintain the plasma, deposition is performed while applying inductively coupled high frequency energy.

후속 공정으로, 도 3에 도시된 바와 같이, 콘택홀(13)을 매립하는 금속 배선을 두 단계로 나누어서 형성한다. 먼저, 저온 Al 합금(15)을 3000Å 두께로 형성한 후, 고온 Al 합금(16)을 2000Å 두께로 형성한다.In a subsequent process, as shown in FIG. 3, the metal wirings filling the contact holes 13 are formed in two steps. First, the low temperature Al alloy 15 is formed to have a thickness of 3000 kPa, and the high temperature Al alloy 16 is formed to have a thickness of 2000 kPa.

종래에는 베리어 금속을 증착시키는 방법으로 주로 PVD법을 이용하지만, 본 발명에 따른 베리어 금속 증착 방법은 IMP 방식을 이용한다.Conventionally, the PVD method is mainly used as a method of depositing a barrier metal, but the barrier metal deposition method according to the present invention uses an IMP method.

PVD 법에 의한 베리어 금속 증착은 다소 단착 피복성이 열악하여, 증착된 베리어 금속이 절연막의 모서리 부근에서 오우버행 현상을 일으킨다. 이 오우버행 현상은 후에 형성될 금속 배선에 의해 콘택홀을 막아 버릴 수도 있는데, 이에 의해 콘택홀 내에 보이드가 형성되어 반도체 소자의 수율을 절감시킬 수 있다. 본 발명에 따른 IMP 방식에 의한 베리어 금속 증착 방법은 이러한 문제점을 해결하기 위해 제공된다.Barrier metal deposition by the PVD method is somewhat inferior in coating property, and the deposited barrier metal causes an overhang phenomenon near the edge of the insulating film. This overhang phenomenon may block the contact hole by the metal wiring to be formed later, whereby voids are formed in the contact hole, thereby reducing the yield of the semiconductor device. The barrier metal deposition method by the IMP method according to the present invention is provided to solve this problem.

상기한 본 발명에 의하면, 베리어 금속 증착 방법으로 IMP 방식을 이용함으로서, 종래의 PVD 법에서 문제가 되었던 단착 피복성을 향상시켜, 디바이스가 고집적화되어감에 따라 좁아진 콘택홀과 ViA 홀이 증착된 베리어 금속에 의해 막히지 않고, 이로 인해 콘택홀 내에 형성되는 보이드를 방지할 수 있으며, 금속 배선의 갭-필링(Gap-filling)을 원활하게 행할 수 있도록 한다.According to the present invention described above, by using the IMP method as a barrier metal deposition method, the barrier coating on which contact holes and ViA holes, which are narrowed as the device is highly integrated, is improved by improving the adhesion coverage, which is a problem in the conventional PVD method. It is not blocked by the metal, thereby preventing voids formed in the contact hole, and it is possible to smoothly gap-filling the metal wiring.

Claims

Depositing a planarization reducing film about 7000 위해 to planarize the silicon substrate, and forming a contact hole to connect the metal wiring;

Depositing a barrier metal on the planarization insulating layer by an ion metal plasma (IMP) method;

And depositing low temperature Al at a thickness of 3000 kPa over the barrier metal, and then forming high temperature Al at a thickness of 2000 kPa.

The method of claim 1, wherein the deposition by the IMP method is a barrier metal deposition method characterized in that the deposition of MDP (Medium Density Plasma), that is 10 ¹¹ ~ 10 ¹² / ㎠.

The method of claim 1, wherein the deposition by the IMP method induces inductively coupled high frequency energy to maintain the plasma.