KR19990006108A - Barrier Metal Deposition Method - Google Patents
Barrier Metal Deposition Method Download PDFInfo
- Publication number
- KR19990006108A KR19990006108A KR1019970030330A KR19970030330A KR19990006108A KR 19990006108 A KR19990006108 A KR 19990006108A KR 1019970030330 A KR1019970030330 A KR 1019970030330A KR 19970030330 A KR19970030330 A KR 19970030330A KR 19990006108 A KR19990006108 A KR 19990006108A
- Authority
- KR
- South Korea
- Prior art keywords
- barrier metal
- tin
- tdeat
- depositing
- mocvd
- Prior art date
Links
Abstract
본 발명은 베리어 금속 증착 방법에 관한 것으로, Ti을 PVD 방법으로 증착한 후, TiN을 TDEAT-MOCVD 방법으로 증착하여 베리어 금속층을 형성함으로서, 종래의 PVD 방법에 의해 증착된 Ti/TiN 베리어 금속층보다 우수한 단착 피복성과 증착의 균일성을 향상시키고, 종래에 문제로 되었던 콘택홀 내의 보이드 형성을 방지하여, 수율을 향상시키고, 신뢰성을 향상시키는 방법에 관한 것이다.The present invention relates to a barrier metal deposition method, by depositing Ti by the PVD method, and then depositing TiN by the TDEAT-MOCVD method to form a barrier metal layer, which is superior to the Ti / TiN barrier metal layer deposited by the conventional PVD method. The present invention relates to a method of improving the adhesion and uniformity of deposition, preventing void formation in a contact hole, which has been a problem in the past, improving yield, and improving reliability.
Description
본 발명은 베리어 금속 증착 방법에 관한 것으로, 보다 상세하게는 물리기상증착(Phsical Vapor Deposition, 이하 PVD 라 함)방법과 TDEAT(tetrakis-diethylamino titanium)-MOCVD (Metal Organic Chemical Vapor Deposition) 방법을 혼용하여 베리어 금속을 증착하는 방법에 관한 것이다.The present invention relates to a barrier metal deposition method, more specifically, by using a physical vapor deposition (Phsical Vapor Deposition, PVD) method and TDEAT (tetrakis-diethylamino titanium) -MOCVD (Metal Organic Chemical Vapor Deposition) A method of depositing a barrier metal.
베리어 금속이란 Al 합금과 절연막 사이의 확산에 의한 정션 스파이킹(junction spiking) 현상을 방지하기 위해 절연막 위에 증착되는 확산 방지용 금속을 말한다. 이러한 금속은 Al 및 Si 과의 반응성이 없어야 하고, Al, Si 등의 확산 억제 능력이 높고, Si와 오옴성 접촉 저항을 지니는 금속이어야 한다. 현재 가장 일반적으로 사용되는 금속은 Tin과 TiW가 사용되고 있다. 이중 TiN은 Ti 타겟을 Ar+N2분위기에서 스퍼터링하여 TiN을 형성시키는 스퍼터링 증착법에 의해 증착된다.The barrier metal refers to a diffusion preventing metal deposited on the insulating film to prevent junction spiking due to diffusion between the Al alloy and the insulating film. Such a metal should not be reactive with Al and Si, and should be a metal having high diffusion suppressing ability such as Al and Si, and having an ohmic contact resistance with Si. Currently, the most commonly used metals are Tin and TiW. Dual TiN is deposited by a sputtering deposition method in which a Ti target is sputtered in an Ar + N 2 atmosphere to form TiN.
최근에는 반도체 소자가 고집적화됨에 의해 금속 배선 콘택홀이 점차 좁아지고 있다. 금속 배선 콘택홀이 점차 좁아짐에 따라 상기한 PVD 방법에 의해 베리어 금속을 증착할 때에는, PVD 방법에 의한 증착은 단착 피복성(step coverage)이 열악하기 때문에, 오우버행(overhang) 현상이 발생된다.In recent years, due to the high integration of semiconductor devices, metal wiring contact holes are gradually narrowing. As the metal wiring contact holes are gradually narrowed, when the barrier metal is deposited by the PVD method, an overhang phenomenon occurs because deposition by the PVD method is poor in step coverage.
도 1은 종래 기술에 따른 베리어 금속 증착 방법을 도시한 단면도이다.1 is a cross-sectional view showing a barrier metal deposition method according to the prior art.
먼저, 하부구조물(도시안됨)이 형성된 반도체 기판(21) 상부를 평탄화시키는 하부 절연막(23)을 형성한다. 콘택 마스크(도시안됨)를 이용한 식각 공정으로 상기 하부 절연막(23)을 식각하여 콘택홀(27)을 형성한다. 그 다음, 전체 표면 상부에 Ti/TiN 베리어 금속(25)을 일정 두께로 형성(증착)한다. 이 때, 상기 Ti/TiN 베리어 금속(25)은 PVD 방법으로 증착된 것으로, 단차 피복성이 좋지 않아 오버행 현상을 유발시킨다.First, a lower insulating layer 23 is formed to planarize an upper portion of the semiconductor substrate 21 on which the lower structure (not shown) is formed. The lower insulating layer 23 is etched to form a contact hole 27 by an etching process using a contact mask (not shown). Then, Ti / TiN barrier metal 25 is formed (deposited) to a predetermined thickness over the entire surface. At this time, the Ti / TiN barrier metal 25 is deposited by the PVD method, the step coverage is not good, causing an overhang phenomenon.
후속 공정으로, 상기 콘택홀(27)을 매립하는 금속 배선(도시안됨)을 형성한다. 이 때, 상기 금속 배선은, 상기 Ti/TiN 베리어 금속(25)의 오버행 현상과 상기 금속 배선의 열악한 단차 피복성으로 인하여, 콘택홀 내에 보이드(도시안됨)와 같은 결함을 발생시킨다(도 1).In a subsequent process, a metal wiring (not shown) filling the contact hole 27 is formed. At this time, the metal wiring generates defects such as voids (not shown) in the contact holes due to the overhang phenomenon of the Ti / TiN barrier metal 25 and the poor step coverage of the metal wiring (FIG. 1). .
상기한 바와 같이 종래 기술에 따른 베리어 금속 증착 방법은, Ti/TiN 베리어 금속의 오버행 현상과 금속 배선의 열악한 단차 피복성으로 인해 콘택홀 내에 보이드와 같은 결함을 발생시켜, 반도체 소자의 수율을 저하시키고, 신뢰성을 저하시키는 문제점을 갖는다.As described above, the barrier metal deposition method according to the prior art generates defects such as voids in the contact holes due to the overhang phenomenon of the Ti / TiN barrier metal and the poor step coverage of the metal wiring, thereby lowering the yield of the semiconductor device. This has a problem of lowering reliability.
본 발명은 상기한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 PVD 방법으로 먼저 Ti를 증착한 다음, TDEAT-MOCVD 방법으로 TiN을 증착하여 단착 피복성을 향상시켜 보이드의 발생을 방지하는 방법을 제공하는 것이다.The present invention is to solve the above problems, an object of the present invention is to deposit Ti by PVD method first, and then to deposit TiN by TDEAT-MOCVD method to improve the adhesion coverage to prevent the generation of voids To provide.
도 1은 종래 기술에 따른 베리어 금속 증착 방법을 도시한 단면도.1 is a cross-sectional view showing a barrier metal deposition method according to the prior art.
도 2는 본 발명에 따른 베리어 금속 증착 방법을 도시한 단면도.Figure 2 is a cross-sectional view showing a barrier metal deposition method according to the present invention.
도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings
11,21: 반도체 기판13,23: 하부 절연막11, 21: semiconductor substrate 13, 23: lower insulating film
15: PVD 방법으로 증착된 Ti15: Ti deposited by PVD method
17: TDEAT-MOCVD 방법으로 증착된 TiN17: TiN deposited by TDEAT-MOCVD method
19,27: 콘택홀19,27: contact hole
상기한 목적을 달성하기 위해 본 발명은, 반도체 기판을 평탄화시키기 위해 증착된 절연막 위해 Ti/TiN 베리어 금속을 증착하는 방법에 있어서, 상기 절연막 상부에 상기 Ti를 PVD 방법으로 증착시키는 단계와, 상기 증착된 Ti 위에 상기 TiN을 TDEAT-MOCVD 방법으로 증착시키는 단계를 포함하는 것을 특징으로 한다In order to achieve the above object, the present invention provides a method for depositing a Ti / TiN barrier metal for an insulating film deposited to planarize a semiconductor substrate, the method comprising: depositing the Ti on the insulating film by PVD method; Depositing the TiN on the prepared Ti by a TDEAT-MOCVD method.
아래에 첨부된 도면을 참조하여 본 발명을 설명한다.Hereinafter, the present invention will be described with reference to the accompanying drawings.
도 2는 본 발명에 따른 베리어 금속 증착 방법을 도시한 단면도이다.2 is a cross-sectional view showing a barrier metal deposition method according to the present invention.
도 2는 본 발명에 따른 베리어 금속 증착 방법을 도시한 단면도이다.2 is a cross-sectional view showing a barrier metal deposition method according to the present invention.
먼저, 하부 구조물(도시안됨)이 형성된 반도체 기판(11) 상부를 평탄화시키는 하부 절연막(13)을 형성한다. 콘택 마스크(도시안됨)를 이용한 식각 공정으로 상기 하부 절연막(13)을 식각하여 콘택홀(19)를 형성한다.First, a lower insulating layer 13 is formed to planarize an upper portion of the semiconductor substrate 11 on which a lower structure (not shown) is formed. The lower insulating layer 13 is etched to form a contact hole 19 by an etching process using a contact mask (not shown).
다음으로, 전체 표면 상부에 Ti(15)를 300 내지 500Å 두께로 PVD 방법을 이용하여 증착시키고, 그 후 TiN(17)을 1000 내지 1500Å 두께로 TDEAT-MOCVD 방법을 이용하여 증착시킨다.Next, Ti 15 is deposited on the entire surface using a PVD method at a thickness of 300 to 500 kPa, and then TiN 17 is deposited using a TDEAT-MOCVD method at a thickness of 1000 to 1500 kPa.
후속 공정으로, 상기 콘택홀(19)을 매립하는 금속 배선(도시 안됨)을 형성한다.In a subsequent process, a metal wiring (not shown) filling the contact hole 19 is formed.
본 발명에 따른 TDEAT-MOCVD 방법에 의한 TiN 증착은 MOCVD 장치에서 테트라키스-디에틸라미노 티타늄 가스와 NH3가스를 300 내지 400℃의 온도에서 10 내지 30Torr의 압력으로 혼합하여 TiN을 얻은 후 이를 증착시키는 것이다.TiN deposition by the TDEAT-MOCVD method according to the present invention is obtained by mixing a tetrakis-diethylamino titanium gas and NH 3 gas at a pressure of 10 to 30 Torr at a temperature of 300 to 400 ℃ in a MOCVD apparatus to obtain TiN Vapor deposition.
본 발명에 따른 베리어 금속 증착 방법은, TDEAT-MOCVD 방법을 이용함으로서, 종래의 PVD 방법으로 베리어금속을 증착할 때 발생하는 오우버행 현상을 유발시키지 않으며, 따라서 금속 배선 증착시에 콘택홀의 입구를 막아 콘택홀 내에 보이드가 발생하는 현상을 방지할 수 있다.Barrier metal deposition method according to the present invention, by using the TDEAT-MOCVD method, does not cause the overhang phenomenon that occurs when the barrier metal is deposited by the conventional PVD method, thus blocking the entrance of the contact hole during metal wiring deposition It is possible to prevent the occurrence of voids in the contact hole.
또한, TDEAT-MOCVD 방법에 의해 증착된 TiN은 PVD 방법에 의해 증착된 TiN 보다 우수한 베리어 금속층을 형성하는데, 이를 아래의 표 1을 참조하여 비교한다.In addition, TiN deposited by the TDEAT-MOCVD method forms a barrier metal layer superior to TiN deposited by the PVD method, which is compared with reference to Table 1 below.
[표 1]TABLE 1
표 1에서 볼 수 있는 바와 같이, 본 발명에 따른 Ti/TiN 베리어 금속층은 종래의 PVD 방법에 의해 증착된 Ti/TiN 베리어 금속층보다, P+, N+의 콘택 저항성이 낮고, 우수한 균일성과 단착 피복성을 가짐을 알 수 있다.As can be seen from Table 1, the Ti / TiN barrier metal layer according to the present invention has a lower contact resistance of P + and N + than the Ti / TiN barrier metal layer deposited by the conventional PVD method, and has excellent uniformity and singlet coverage. It can be seen that.
상기한 바와 같이 본 발명에 따라 증착된 Ti/TiN 베리어 금속층은 종래의 PVD 방법에 의해 증착된 Ti/TiN 베리어 금속층보다, P+, N+의 콘택 저항성이 낮고, 우수한 균일성과 단착 피복성을 가져, 종래의 PVD 방법에 의해 증착된 베리어 금속층의 문제점인 오우버행 현상을 방지하고, 따라서 콘택홀 내에 보이드가 형성되는 것을 방지할 수 있어, 반도체 소자의 제조 수율 및 신뢰성을 향상시킬 수 있다.As described above, the Ti / TiN barrier metal layer deposited according to the present invention has a lower contact resistance of P + and N + than the Ti / TiN barrier metal layer deposited by the conventional PVD method, and has excellent uniformity and single coating property. The overhang phenomenon, which is a problem of the barrier metal layer deposited by the PVD method, can be prevented, and thus voids can be prevented from being formed in the contact hole, thereby improving the manufacturing yield and reliability of the semiconductor device.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970030330A KR19990006108A (en) | 1997-06-30 | 1997-06-30 | Barrier Metal Deposition Method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970030330A KR19990006108A (en) | 1997-06-30 | 1997-06-30 | Barrier Metal Deposition Method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990006108A true KR19990006108A (en) | 1999-01-25 |
Family
ID=66038980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970030330A KR19990006108A (en) | 1997-06-30 | 1997-06-30 | Barrier Metal Deposition Method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990006108A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6893915B2 (en) | 2001-09-21 | 2005-05-17 | Samsung Electronics, Co., Ltd | Semiconductor device having barrier layer between ruthenium layer and metal layer and method for manufacturing the same |
| KR100709919B1 (en) * | 2000-08-11 | 2007-04-24 | 주성엔지니어링(주) | Apparatus for forming a TiN thin film and method of forming a MOCVD-TiN thin film using the same |
| US7279416B2 (en) | 2003-06-03 | 2007-10-09 | Samsung Electronics Co., Ltd. | Methods of forming a conductive structure in an integrated circuit device |
-
1997
- 1997-06-30 KR KR1019970030330A patent/KR19990006108A/en not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100709919B1 (en) * | 2000-08-11 | 2007-04-24 | 주성엔지니어링(주) | Apparatus for forming a TiN thin film and method of forming a MOCVD-TiN thin film using the same |
| US6893915B2 (en) | 2001-09-21 | 2005-05-17 | Samsung Electronics, Co., Ltd | Semiconductor device having barrier layer between ruthenium layer and metal layer and method for manufacturing the same |
| US7279416B2 (en) | 2003-06-03 | 2007-10-09 | Samsung Electronics Co., Ltd. | Methods of forming a conductive structure in an integrated circuit device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6136690A (en) | In situ plasma pre-deposition wafer treatment in chemical vapor deposition technology for semiconductor integrated circuit applications | |
| US6359160B1 (en) | MOCVD molybdenum nitride diffusion barrier for CU metallization | |
| KR100336554B1 (en) | Method for forming wiring in semiconductor device | |
| KR19990006108A (en) | Barrier Metal Deposition Method | |
| KR100307827B1 (en) | Metal wiring contact formation method of semiconductor device | |
| KR19990006109A (en) | Barrier Metal Deposition Method | |
| KR940008374B1 (en) | Metal wiring method of semiconductor device | |
| KR100633685B1 (en) | Metalizing method of semiconductor device | |
| KR0150989B1 (en) | Formation wiring method for semiconductor device | |
| KR100223332B1 (en) | Forming method for metalization of semiconductor device | |
| KR100342826B1 (en) | Method for forming barrier metal layer of semiconductor device | |
| KR100338114B1 (en) | Method for forming metal film in semiconductor device | |
| KR100265837B1 (en) | Method for forming barrier metal layer of semiconductor device | |
| KR100525903B1 (en) | Metal wiring formation method of semiconductor device | |
| KR100250730B1 (en) | Process for fabricating barrier metal layer of semiconductor device | |
| KR100560292B1 (en) | Metal wiring formation method of semiconductor device | |
| KR0168162B1 (en) | Method of forming metal wire of semiconductor device | |
| KR100187675B1 (en) | Method of forming barrier metal layer in a semiconductor device | |
| KR100241505B1 (en) | Method for manufacturing film thwarting diffusion of semiconductor device | |
| KR100250747B1 (en) | Manufacture of semiconductor device | |
| KR100248803B1 (en) | Method of forming barrier metal in semiconductor device | |
| KR19980015329A (en) | Barrier metal layer formation method | |
| KR100396684B1 (en) | Method for forming metal interconnection of semiconductor device | |
| KR100219058B1 (en) | Process for forming metal interconnector of semiconductor device | |
| KR100196502B1 (en) | Forming method for metal wiring in semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |