KR19990005526A - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
KR19990005526A
KR19990005526A KR1019970029724A KR19970029724A KR19990005526A KR 19990005526 A KR19990005526 A KR 19990005526A KR 1019970029724 A KR1019970029724 A KR 1019970029724A KR 19970029724 A KR19970029724 A KR 19970029724A KR 19990005526 A KR19990005526 A KR 19990005526A
Authority
KR
South Korea
Prior art keywords
oxide film
film
isolation
semiconductor device
region
Prior art date
Application number
KR1019970029724A
Other languages
Korean (ko)
Inventor
김용희
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019970029724A priority Critical patent/KR19990005526A/en
Publication of KR19990005526A publication Critical patent/KR19990005526A/en

Links

Abstract

본 발명은 콘택 마진이 없는 콘택홀 형성 공정에서도 격리 특성의 저하와 누설 전류의 발생을 억제하여 소자의 신뢰성을 향상시키기 위한 반도체 소자 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same for improving device reliability by suppressing degradation of isolation characteristics and generation of leakage current even in a contact hole forming process without contact margin.

본 발명의 반도체 소자 및 그 제조 방법은 기판의 격리 영역에 격리막을 형성하고, 상기 기판의 활성 영역에 불순물 영역을 갖는 트랜지스터를 형성하며, 상기 격리막과 인접한 불순물 영역에 콘택홀을 갖고 상기 격리막과 식각 선택비가 다른 절연막을 전면에 형성하는 것을 포함함을 특징으로 한다.A semiconductor device and a method of manufacturing the same according to an embodiment of the present invention form an isolation layer in an isolation region of a substrate, form a transistor having an impurity region in an active region of the substrate, and have a contact hole in an impurity region adjacent to the isolation layer and etch the isolation layer. And forming an insulating film having a different selectivity on the entire surface.

Description

반도체 소자 및 그 제조 방법Semiconductor device and manufacturing method thereof

본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로, 특히 소자의 신뢰성을 향상시키는 반도체 소자 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly, to a semiconductor device for improving the reliability of a device and a method for manufacturing the same.

종래의 반도체 소자는 도 1에서와 같이, 활성 영역과 격리 영역이 정의되며 p형인 반도체 기판(11), 상기 격리 영역의 반도체 기판(11) 표면에 형성되는 필드 산화막(12), 상기 활성 영역의 반도체 기판(11)상의 소정 영역에 게이트 산화막(13) 및 캡 게이트 산화막(15)을 구비하여 형성되는 게이트 전극(14), 상기 게이트 전극(14) 양측의 반도체 기판(11) 표면내에 형성되는 제 1, 제 2 n형 불순물 영역(16,17), 상기 게이트 산화막(13), 게이트 전극(14)과 캡 게이트 산화막(15) 양측의 반도체 기판(11)상에 형성되는 제 4 산화막 측벽(18), 상기 제 4 산화막 측벽(18)과 필드 산화막(12)상의 소정 부위에 콘택 마진이 없으므로 상기 반도체 기판(11)을 노출시키는 콘택홀을 갖으며 전면에 형성되는 제 5 산화막(19)으로 구성된다.In the conventional semiconductor device, as shown in FIG. 1, an active region and an isolation region are defined and have a p-type semiconductor substrate 11, a field oxide film 12 formed on a surface of the semiconductor substrate 11 of the isolation region, and the active region. A gate electrode 14 formed on the semiconductor substrate 11 with a gate oxide film 13 and a cap gate oxide film 15 formed therein, and a first electrode formed in the surface of the semiconductor substrate 11 on both sides of the gate electrode 14. Fourth oxide film sidewalls 18 formed on the semiconductor substrate 11 on both sides of the first and second n-type impurity regions 16 and 17, the gate oxide film 13, the gate electrode 14, and the cap gate oxide film 15. ) And a fifth oxide film 19 formed on the entire surface of the fourth oxide film sidewall 18 and a predetermined area on the field oxide film 12 having a contact hole for exposing the semiconductor substrate 11. do.

또한 종래 기술에 따른 반도체 소자의 제조 방법은 도 2a에서와 같이, 격리 영역이 정의된 반도체 기판(11)상에 제 1 산화막, 제 1 질화막과 제 1 감광막을 차례로 형성한 다음, 상기 제 1 감광막을 상기 격리 영역 상측에만 제거되도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제 1 감광막을 마스크로 이용하여 상기 제 1 질화막과 제 1 산화막을 선택적으로 식각하고 상기 제 1 감광막을 제거한다.In the method of manufacturing a semiconductor device according to the related art, as shown in FIG. 2A, a first oxide film, a first nitride film, and a first photosensitive film are sequentially formed on a semiconductor substrate 11 in which an isolation region is defined, and then the first photosensitive film is formed. Is selectively exposed and developed so as to be removed only above the isolation region, and then the first nitride film and the first oxide film are selectively etched using the selectively exposed and developed first photoresist film as a mask, and the first photoresist film is removed. do.

그리고 상기 제 1 질화막을 마스크로 이용하여 전면에 열을 가하므로 상기 격리 영역의 반도체 기판(11) 표면에 필드 산화막(12)을 성장시킨 다음, 상기 반도체 기판(11)상에 형성된 상기 제 1 산화막과 제 1 질화막을 제거한다.Since the first nitride film is used as a mask, heat is applied to the entire surface, so that the field oxide film 12 is grown on the surface of the semiconductor substrate 11 in the isolation region, and then the first oxide film formed on the semiconductor substrate 11 is formed. And the first nitride film is removed.

도 2b에서와 같이, 상기 필드 산화막(12)을 포함한 전면에 제 2 산화막, 제 1 다결정 실리콘, 제 3 산화막과 제 2 감광막을 차례로 형성한 다음, 상기 제 2 감광막을 게이트 전극이 형성될 부위에만 남도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제 2 감광막을 마스크로 상기 제 3 산화막, 제 1 다결정 실리콘과 제 2 산화막을 선택적으로 식각하여 게이트 산화막(13)과 게이트 전극(14) 그리고 캡 게이트 산화막(15)을 형성하고 상기 제 2 감광막을 제거한다.As shown in FIG. 2B, a second oxide film, a first polycrystalline silicon, a third oxide film, and a second photosensitive film are sequentially formed on the entire surface including the field oxide film 12, and then the second photosensitive film is formed only at a portion where the gate electrode is to be formed. After selectively exposing and developing to remain, the third oxide film, the first polycrystalline silicon, and the second oxide film are selectively etched using the selectively exposed and developed second photosensitive film as a mask to form a gate oxide film 13 and a gate electrode 14. And a cap gate oxide film 15 is formed to remove the second photoresist film.

도 2c에서와 같이, 상기 게이트 전극(14)을 마스크로 이용하여 전면에 n형 불순물 이온을 주입 및 드라이브 인 확산함으로 제 1, 제 2 n형 불순물 영역(16,17)을 형성한 다음, 전면에 제 4 산화막을 형성한 후, 에치백하여 상기 게이트 산화막(13)과 게이트 전극(14) 그리고 캡 게이트 산화막(15) 양측에 제 4 산화막 측벽(18)을 형성한다.As shown in FIG. 2C, the first and second n-type impurity regions 16 and 17 are formed by implanting and driving-in diffusion of n-type impurity ions onto the front surface using the gate electrode 14 as a mask. After the fourth oxide film is formed in the substrate, the fourth oxide film sidewalls 18 are formed on both sides of the gate oxide film 13, the gate electrode 14, and the cap gate oxide film 15.

도 2d에서와 같이, 전면에 제 5 산화막(19)과 제 3 감광막을 차례로 형성한 다음, 상기 제 3 감광막을 상기 제 2 n형 불순물 영역(17)상에 콘택홀이 형성될 부위만 제거되도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제 3 감광막을 마스크로 상기 제 5 산화막(19)을 선택적으로 식각하여 제 2 n형 불순물 영역(17)상에 콘택홀을 형성하고 상기 제 3 감광막을 제거한다. 여기서 상기 제 4 산화막 측벽(18)과 필드 산화막(12)사이의 간격이 좁으므로 콘택 마진이 없어 상기 콘택홀 형성 공정시 필드 산화막(12)이 선택적으로 식각되기 때문에 반도체 기판(11)이 노출된다As shown in FIG. 2D, the fifth oxide film 19 and the third photoresist film are sequentially formed on the entire surface, and then the third photoresist film is removed so that only a portion where the contact hole is to be formed on the second n-type impurity region 17 is removed. After selectively exposing and developing, the fifth oxide film 19 is selectively etched using the selectively exposed and developed third photoresist film to form a contact hole on the second n-type impurity region 17, and The third photosensitive film is removed. Since the gap between the fourth oxide film sidewall 18 and the field oxide film 12 is narrow, there is no contact margin, and thus the semiconductor substrate 11 is exposed because the field oxide film 12 is selectively etched during the contact hole forming process.

그러나 종래의 반도체 소자 및 그 제조 방법은 콘택홀 형성 공정에서 소자의 집적화로 콘택 마진이 없는 경우에 필드 산화막을 식각하게 되어 소자의 격리 특성이 나빠지게 되고 또한 반도체 기판이 노출되기 때문에 누설 전류가 발생된다는 문제점이 있었다.However, in the conventional semiconductor device and its manufacturing method, when the contact margin is not formed due to the integration of the device in the contact hole forming process, the field oxide film is etched to deteriorate the isolation property of the device and also expose the semiconductor substrate, so that leakage current is generated. There was a problem.

본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 콘택 마진이 없는 콘택홀 형성 공정에서도 격리 특성의 저하와 누설 전류의 발생을 억제하여 소자의 신뢰성을 향상시키는 반도체 소자 및 그 제조 방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and provides a semiconductor device and a method of manufacturing the same, which improves device reliability by suppressing degradation of isolation characteristics and generation of leakage current even in a contact hole forming process without contact margin. There is a purpose.

도 1은 종래의 반도체 소자를 나타낸 구조 단면도1 is a cross-sectional view showing a conventional semiconductor device

도 2a 내지 도 2d는 종래 기술에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도2A to 2D are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the prior art.

도 3은 본 발명의 실시예에 따른 반도체 소자를 나타낸 구조 단면도3 is a cross-sectional view illustrating a semiconductor device in accordance with an embodiment of the present invention.

도 4a 내지 도 4d는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도4A through 4D are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

31: 반도체 기판 32: 필드 산화막31 semiconductor substrate 32 field oxide film

33: 게이트 산화막 34: 게이트 전극33: gate oxide film 34: gate electrode

35: 캡 게이트 산화막 36: 제 1 n형 불순물 영역35: cap gate oxide film 36: first n-type impurity region

37: 제 2 n형 불순물 영역 38: 제 4 산화막 측벽37: second n-type impurity region 38: fourth oxide film sidewall

39: 제 2 질화막 40: 제 5 산화막39: second nitride film 40: fifth oxide film

본 발명의 반도체 소자는 기판의 격리 영역에 형성된 격리막, 상기 기판의 활성 영역에 불순물 영역을 갖으며 형성되는 트랜지스터와, 상기 격리막과 인접한 불순물 영역에 콘택홀을 갖고 전면에 형성된 상기 격리막과 식각 선택비가 다른 절연막을 포함하여 구성됨을 특징으로 한다.The semiconductor device of the present invention has an isolation selectivity formed in an isolation region of a substrate, a transistor formed having an impurity region in an active region of the substrate, and an etching selectivity with an isolation ratio formed on the entire surface with a contact hole in an impurity region adjacent to the isolation layer. It is characterized by including the other insulating film.

그리고 본 발명의 반도체 소자의 제조 방법은 기판의 격리 영역에 선택적으로 격리막을 형성하는 단계, 상기 기판의 활성 영역에 불순물 영역을 갖는 트랜지스터를 형성하는 단계, 상기 트랜지스터를 포함한 전면에 상기 격리막과 식각 선택비가 다른 제 1 절연막을 형성하는 단계, 상기 제 1 절연막상에 제 2 절연막을 형성하는 단계와, 상기 제 1 절연막상에 제 2 절연막을 선택적으로 식각하여 격리막과 인접한 불순물 영역상에 콘택홀을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.In the method of manufacturing a semiconductor device of the present invention, the method may further include forming an isolation layer in an isolation region of a substrate, forming a transistor having an impurity region in an active region of the substrate, and selecting the isolation layer and an etch on the entire surface including the transistor. Forming a first insulating film having a different ratio, forming a second insulating film on the first insulating film, and selectively etching a second insulating film on the first insulating film to form a contact hole on an impurity region adjacent to the isolation film Characterized in that it comprises a step.

상기와 같은 본 발명에 따른 반도체 소자 및 그 제조 방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.When described in detail with reference to the accompanying drawings a preferred embodiment of a semiconductor device and a method for manufacturing the same according to the present invention as follows.

본 발명의 실시예에 따른 반도체 소자는 도 3 에서와 같이, 활성 영역과 격리 영역이 정의되며 p형인 반도체 기판(31), 상기 격리 영역의 반도체 기판(31) 표면에 형성되는 필드 산화막(32), 상기 활성 영역의 반도체 기판(31)상의 소정 영역에 게이트 산화막(33) 및 캡 게이트 산화막(35)을 구비하여 형성되는 게이트 전극(34), 상기 게이트 전극(34) 양측의 반도체 기판(31) 표면내에 형성되는 제 1, 제 2 n형 불순물 영역(36,37), 상기 게이트 산화막(33), 게이트 전극(34)과 캡 게이트 산화막(35) 양측의 반도체 기판(31)상에 형성되는 제 4 산화막 측벽(38), 제 2 n형 불순물 영역(37) 상의 소정 부위에 콘택홀을 갖으며 전면에 차례로 형성되는 제 2 질화막(39)과 제 5 산화막(40)으로 구성된다.In the semiconductor device according to the embodiment of the present invention, as shown in FIG. 3, an active region and an isolation region are defined and a p-type semiconductor substrate 31 and a field oxide layer 32 formed on a surface of the semiconductor substrate 31 in the isolation region. And a gate electrode 34 formed on a predetermined region on the semiconductor substrate 31 in the active region and having a gate oxide film 35 and a cap gate oxide film 35, and the semiconductor substrate 31 on both sides of the gate electrode 34. First and second n-type impurity regions 36 and 37 formed in the surface, the gate oxide film 33, the gate electrode 34 and the cap gate oxide film 35 formed on the semiconductor substrate 31 on both sides. A fourth nitride film sidewall 38, a second nitride film 39 and a fifth oxide film 40 having contact holes at predetermined portions on the second n-type impurity region 37 and sequentially formed on the entire surface thereof.

본 발명의 실시예에 따른 반도체 소자의 제조 방법은 도 4a에서와 같이, 격리 영역이 정의된 반도체 기판(31)상에 제 1 산화막, 제 1 질화막과 제 1 감광막을 차례로 형성한 다음, 상기 제 1 감광막을 상기 격리 영역 상측에만 제거되도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제 1 감광막을 마스크로 이용하여 상기 제 1 질화막과 제 1 산화막을 선택적으로 식각하고 상기 제 1 감광막을 제거한다.In the method of manufacturing a semiconductor device according to an embodiment of the present invention, as shown in FIG. 4A, a first oxide film, a first nitride film, and a first photoresist film are sequentially formed on a semiconductor substrate 31 having an isolation region defined therein, and then the And selectively exposing and developing the photoresist film so as to be removed only above the isolation region, and selectively etching the first nitride film and the first oxide film by using the selectively exposed and developed first photoresist film as a mask and Remove it.

그리고 상기 제 1 질화막을 마스크로 이용하여 전면에 열을 가하므로 상기 격리 영역의 반도체 기판(31) 표면에 필드 산화막(32)을 성장시킨 다음, 상기 반도체 기판(31)상에 형성된 상기 제 1 산화막과 제 1 질화막을 제거한다.Since the first nitride film is used as a mask, heat is applied to the entire surface, so that the field oxide film 32 is grown on the surface of the semiconductor substrate 31 in the isolation region, and then the first oxide film formed on the semiconductor substrate 31. And the first nitride film is removed.

도 4b에서와 같이, 상기 필드 산화막(32)을 포함한 전면에 제 2 산화막, 제 1 다결정 실리콘, 제 3 산화막과 제 2 감광막을 차례로 형성한 다음, 상기 제 2 감광막을 게이트 전극이 형성될 부위에만 남도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제 2 감광막을 마스크로 상기 제 3 산화막, 제 1 다결정 실리콘과 제 2 산화막을 선택적으로 식각하여 게이트 산화막(33)과 게이트 전극(34) 그리고 캡 게이트 산화막(35)을 형성하고 상기 제 2 감광막을 제거한다.As shown in FIG. 4B, a second oxide film, a first polycrystalline silicon, a third oxide film, and a second photosensitive film are sequentially formed on the entire surface including the field oxide film 32, and then the second photosensitive film is formed only at a portion where the gate electrode is to be formed. After selectively exposing and developing to remain, the third oxide film, the first polycrystalline silicon and the second oxide film are selectively etched using the selectively exposed and developed second photosensitive film as a mask to form a gate oxide film 33 and a gate electrode 34. ) And a cap gate oxide film 35 is formed to remove the second photosensitive film.

도 4c에서와 같이, 상기 게이트 전극(34)을 마스크로 이용하여 전면에 n형 불순물 이온을 주입 및 드라이브 인 확산함으로 제 1,제 2 n형 불순물 영역(36,37)을 형성한 다음, 전면에 제 4 산화막을 형성한 후, 에치백하여 상기 게이트 산화막(33)과 게이트 전극(34) 그리고 캡 게이트 산화막(35) 양측에 제 4 산화막 측벽(38)을 형성한다.As shown in FIG. 4C, first and second n-type impurity regions 36 and 37 are formed by implanting and driving-in diffusion of n-type impurity ions onto the front surface using the gate electrode 34 as a mask. After forming the fourth oxide film on the substrate, the fourth oxide film sidewalls 38 are formed on both sides of the gate oxide film 33, the gate electrode 34, and the cap gate oxide film 35.

도 4d에서와 같이, 전면에 제 2 질화막(39), 제 5 산화막(40)과 제 3 감광막을 차례로 형성한 다음, 상기 제 3 감광막을 상기 제 2 n형 불순물 영역(37)상에 콘택홀이 형성될 부위만 제거되도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제 3 감광막을 마스크로 상기 제 2 질화막(39)과 제 5 산화막(40)을 선택적으로 식각하여 제 2 n형 불순물 영역(36)상에 콘택홀을 형성하고 상기 제 3 감광막을 제거한다. 여기서 상기 제 2 질화막(39)을 형성한 후, 콘택홀 형성 공정을 하므로 상기 제 2 산화막 측벽(38)과 필드 산화막(32)사이의 간격이 좁아 콘택 마진이 없어도 상기 콘택홀 형성 공정시 필드 산화막(32)이 식각되지 않기 때문에 반도체 기판(31)이 노출되지 않는다.As shown in FIG. 4D, the second nitride film 39, the fifth oxide film 40, and the third photoresist film are sequentially formed on the entire surface, and then the third photoresist film is formed on the second n-type impurity region 37. After selectively exposing and developing only a portion to be formed, the second nitride film 39 and the fifth oxide film 40 are selectively etched using the selectively exposed and developed third photoresist film as a mask to form a second n n. A contact hole is formed on the type impurity region 36 and the third photoresist film is removed. Since the contact hole forming process is performed after the second nitride film 39 is formed, the distance between the second oxide film sidewall 38 and the field oxide film 32 is narrow so that the field oxide film is formed during the contact hole forming process even if there is no contact margin. Since the 32 is not etched, the semiconductor substrate 31 is not exposed.

본 발명의 반도체 소자 및 그 제조 방법은 콘택 마진이 없는 콘택홀 형성 공정에서 질화막과 산화막을 차례로 형성한 후, 상기 콘택홀 형성 공정을 진행하여 필드 산화막이 식각되는 것을 방지하므로 격리 특성의 저하와 누설 전류의 발생을 억제하여 소자의 신뢰성을 향상시키는 효과가 있다.In the semiconductor device of the present invention and a method of manufacturing the same, a nitride film and an oxide film are sequentially formed in a contact hole forming process without a contact margin, and then the contact hole forming process is performed to prevent the field oxide film from being etched. There is an effect of suppressing the generation of current to improve the reliability of the device.

Claims (2)

기판의 격리 영역에 형성된 격리막; 상기 기판의 활성 영역에 불순물 영역을 갖으며 형성되는 트랜지스터; 상기 격리막과 인접한 불순물 영역에 콘택홀을 갖고 전면에 형성된 상기 격리막과 식각 선택비가 다른 절연막을 포함하여 구성됨을 특징으로 하는 반도체 소자.An isolation film formed in the isolation region of the substrate; A transistor having an impurity region in an active region of the substrate; And an insulating layer having a contact hole in an impurity region adjacent to the isolation layer and having an etch selectivity different from that of the isolation layer formed on the front surface. 기판의 격리 영역에 선택적으로 격리막을 형성하는 단계; 상기 기판의 활성 영역에 불순물 영역을 갖는 트랜지스터를 형성하는 단계; 상기 트랜지스터를 포함한 전면에 상기 격리막과 식각 선택비가 다른 제 1 절연막을 형성하는 단계; 상기 제 1 절연막상에 제 2 절연막을 형성하는 단계; 상기 제 1 절연막상에 제 2 절연막을 선택적으로 식각하여 격리막과 인접한 불순물 영역상에 콘택홀을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 제조 방법.Selectively forming an isolation layer in an isolation region of the substrate; Forming a transistor having an impurity region in an active region of the substrate; Forming a first insulating layer having an etch selectivity different from that of the isolation layer on the entire surface including the transistor; Forming a second insulating film on the first insulating film; And selectively etching the second insulating film on the first insulating film to form a contact hole on an impurity region adjacent to the isolation film.
KR1019970029724A 1997-06-30 1997-06-30 Semiconductor device and manufacturing method thereof KR19990005526A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970029724A KR19990005526A (en) 1997-06-30 1997-06-30 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970029724A KR19990005526A (en) 1997-06-30 1997-06-30 Semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR19990005526A true KR19990005526A (en) 1999-01-25

Family

ID=65987441

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970029724A KR19990005526A (en) 1997-06-30 1997-06-30 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR19990005526A (en)

Similar Documents

Publication Publication Date Title
KR100272527B1 (en) Semiconductor device and method for fabricating the same
KR0149527B1 (en) High voltage transistor & its manufacturing method
KR100236048B1 (en) Transistor structure and manufacturing method thereof
KR100232197B1 (en) Method of manufacturing semiconductor device
KR100592705B1 (en) Method for fabricating self-alinged bipolar transistor
KR100298874B1 (en) Method for forming transistor
JPH09186322A (en) Semiconductor device and manufacture thereof
KR19990005526A (en) Semiconductor device and manufacturing method thereof
KR100209590B1 (en) Semiconductor device and manufacture thereof
KR100223936B1 (en) Transistor and method of manufacturing the same
JP3125751B2 (en) Method for manufacturing semiconductor device
KR20020002706A (en) Transistor and method for manufacturing the same
KR100382984B1 (en) Semiconductor device and method for manufacturing the same
KR100226256B1 (en) Method of forming an element isolation region in a semiconductor device
KR100223333B1 (en) Method for forming a contact of semiconductor device
KR100647382B1 (en) Transistor and method for manufacturing the same
KR20020050371A (en) Method of manufacturing a transistor in a semiconductor device
KR100192432B1 (en) A fabricating method of semiconductor device
KR100280534B1 (en) MOS transistor manufacturing method
JPH0685251A (en) Semiconductor device and manufacture thereof
KR19990004401A (en) Method of manufacturing transistor of semiconductor device
KR19990054554A (en) Semiconductor element and manufacturing method thereof
KR20020058279A (en) Method for manufacturing a transistor for test pattern
KR19980067846A (en) Manufacturing Method of Semiconductor Device
JPH0794734A (en) Method of manufacturing transistor with high withstanding voltage

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application