KR19990005328A - 디지탈 복조기의 다운 컨버터 - Google Patents
디지탈 복조기의 다운 컨버터 Download PDFInfo
- Publication number
- KR19990005328A KR19990005328A KR1019970029523A KR19970029523A KR19990005328A KR 19990005328 A KR19990005328 A KR 19990005328A KR 1019970029523 A KR1019970029523 A KR 1019970029523A KR 19970029523 A KR19970029523 A KR 19970029523A KR 19990005328 A KR19990005328 A KR 19990005328A
- Authority
- KR
- South Korea
- Prior art keywords
- filter
- sample
- signal
- baseband
- digital
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
- H04L27/3845—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier
- H04L27/3854—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier using a non - coherent carrier, including systems with baseband correction for phase or frequency offset
- H04L27/3863—Compensation for quadrature error in the received signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
- H04L27/3845—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier
- H04L27/3881—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier using sampling and digital processing, not including digital systems which imitate heterodyne or homodyne demodulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
본 발명은 디지탈 복조기에서 사용하는 다운 컨버터를 다상 필터 이론을 적용하여 구성한 것으로, QAM 신호로부터 샘플링된 디지탈 샘플을 코사인 계수와 곱셈하여 베이스밴드(baseband)의 I 샘플 신호로 변환하는 제 1 곱셈기와, 상기 디지탈 샘플을 사인 계수와 곱셈하여 베이스밴드(baseband)의 Q 샘플 신호로 변환하는 제 2 곱셈기와, 상기 베이스밴드의 I 샘플 신호를 교번적으로 추림하고 추림된 교번적 I 샘플 신호를 합산하여 추림된 베이스밴드 I 신호를 생성하는 제 1 추림 필터와, 상기 베이스밴드의 Q 샘플 신호를 교번적으로 추림하고 추림된 교번적 Q 샘플 신호를 합산하여 추림된 베이스밴드 Q 신호를 생성하는 제 2 추림 필터를 포함함으로써, 데이터 처리 속도를 낮추는 효과를 성취할 수 있다.
Description
본 발명은 디지탈 신호 수신기에 관한것으로, 특히 QAM(quadrature amplitude modulation)신호를 복조하는 디지탈 복조기에서 사용하는 디지탈 다운 컨버터(down converter)에 관한것이다.
디지탈 수신기에서 사용하는 QAM 복조기 블록은 망에 적합한 등화(equalization) 기능, 복조(demodulation) 기능, FEC(forward error correction) 기능, 및 디인터리브 기능을 수행하여 입력된 QAM 신호를 베이스 밴드의 고속 데이터 스트림으로 출력한다. 도 1에는 상술한 기능을 수행하는 QAM 복조기를 도시한다.
QAM 신호는 코사인 함수의 캐리어 주파수와 사인 함수의 캐리어 주파수를 진폭 변조한 신호로서, 도 1의 에 도시된 바와같은 디지탈 수신기로 입력된다. 캐리어 주파수가 Fc인 QAM 신호 S(t)는 아날로그-디지탈(A/D) 변환기(10)에의해 4*Fc의 샘플링 클럭(Fs)으로 샘플링되어 디지탈 샘플로 변환된다. 4*Fc의 데이터율을 갖는 디지탈 샘플은 디지탈 다운 컨버터(50)로 제공된다. 디지탈 다운 컨버터(50)으로 제공된 디지탈 샘플은 이 제 1 및 제 2 곱셈기(20) 및 (30)에서 코사인(Fct) 및 코사인(Fct) 계수와 곱셈 연산되고, 각기 대응하는 대응하는 제 1 및 제 2 추림 필터(decimation filter)(22) 및 (32)에서 Fs/2 의 데이터율을 갖는 베이스밴드의 I 및 Q 성분의 신호로 다운 컨버젼된다.
도 2 에는 도 1에 도시된 추림 필터(22) 및 (32)의 상세 구성을 도시한도면으로, 간략한 도시와 설명을 위하여 하나의 추림 필터만이 도시된다. 이 추림 필터(22) 또는 (32)는 유한 응답 필터(finite impulse response : FIR) 구조의 일종인 트랜스버설(transversal) 형태로 이루어져있다. 즉, 베이스밴드의 I 및 Q 신호를 순차적으로 지연하는 탭형 지연 라인(tapped delay line)과 각각의 지연 라인에서 지연된 신호를 적응적 필터 계수 h(1), h(2), . . . , h(n) 에 각기 곱하는 곱셈기 블록과 곱셈기 블록내 각각의 곱셈기의 출력을 가산하는 가산기 블록으로 구성된다. 가산기 블록의 출력은 추림기(decimator)(40)에의해 두 샘플당 하나의 샘플씩 추림됨으로써 Fs의 데이터율을 Fs/2 의 데이터율의 I 또는 Q 성분 신호로 낮추어진다. 그후, Fs/2 데이터율을 갖는 I 및 Q 성분의 신호는 심볼 클럭 및 캐리어 동기, 자동 이득 제어(Automatic Gain Control), 적응 등화, FEC(forward error correction) 디코딩 과정을 거쳐 MPEG 트랜스포트 디코더(도시안됨)로 입력된다.
상술한 구성의 디지탈 다운 컨버터에 있어서, 4Fc의 입력 데이터율을 갖는 디지탈 샘플을 처리하는 추림 필터를 구현하기위해서는 4Fc의 데이터의 처리 속도를 갖는 고속 디지탈 필터가 필요하게된다. 대개의 경우 디지탈 필터는 집적 회로의 형태로 제공되는 데, 디지탈 필터를 고속 동작에 적합하게 제조하기위해서는 칩의 크기가 커지는 문제가 있다.
그러므로, 본 발명은 디지탈 복조기에서 사용하는 디지탈 다운 컨버터의 추림 필터의 처리 속도를 향상시킬 수 있는 추림 필터를 제공하는 것을 그 목적으로한다.
상술한 목적을 달성하기위한 본 발명에 따르면, 디지탈 복조기에서 디지탈 샘플로 변환된 QAM 신호를 다운 컨버젼하는 다운 컨버터는: 상기 디지탈 샘플을 코사인 계수와 곱셈하여 베이스밴드(baseband)의 I 샘플 신호로 변환하는 제 1 곱셈기, 상기 디지탈 샘플을 사인(Fct) 계수와 곱셈하여 베이스밴드(baseband)의 Q 샘플 신호로 변환하는 제 2 곱셈기, 상기 베이스밴드의 I 샘플 신호를 교번적으로 추림하고 추림된 교번적 I 샘플 신호를 합산하여 추림된 베이스밴드 I 신호를 생성하는 제 1 추림 필터, 상기 베이스밴드의 Q 샘플 신호를 교번적으로 추림하고 추림된 교번적 Q 샘플 신호를 합산하여 추림된 베이스밴드 Q 신호를 생성하는 제 2 추림 필터를 포함하는 것을 특징으로한다.
도 1은 종래 기술의 디지탈 복조기의 구성을 도시하는 블록도,
도 2는 도 1에 도시된 디지탈 다운 컨버터의 상세 구성을 도시하는 도면,
도 3a 및 도 3b는 본 발명에 따라 다상 필터 이론을 적용하여 구현된 디지탈 복조기의 블록도,
도 4는 도 3b의 디지탈 복조기의 상세 구성을 도시하는 도면.
* 도면의 주요부분에 대한 부호의 설명
10, 100 : A/D 변환기 50, 500 : 다운 컨버터
22, 32, 200, 300 : 추림 필터
42, 230, 240, 330, 340 : 데시메이터
본 발명의 상기 및 기타 목적과 여러가지 장점은 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시예로 부터 더욱 명확하게 될 것이다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다.
본 발명의 설명에 앞서, QAM 신호 S(t)의 캐리어 주파수는 Fc 이고, 샘플링 클럭(Fs)은 캐리어 주파수의 4 배, 즉, 4*Fc 인것으로 가정한다.
종래 기술의 디지탈 다운 컨버터에서 사용하는 추림 필터의 임펄스 응답을 Z 변환식으로 표현하면 하기 수학식 1과 같이 정의될 수 있다.
상술한 수학식 1에 대하여 다상 필터 이론을 적용하면, 하기 수학식 2와 같이 변형될 수 있다.
상술한 수학식 2에서 k 는 위상의 개수를 나타낸다. k 를 2 로 하고 상기 수학식 2 를 전개하면, 하기 수학식 3 과 같다.
상술한 수학식 3을 하드웨어로 구현하면, 도 3a에 도시된 구성을 갖게된다. 즉, 본 발명의 실시예에서는 두개의 위상(phase)으로 필터 탭(filter tap)을 분할한것이다. 그러나, 도 3a의 구성은 종래 기술의 추림 필터에서와 마찬가지로 추림기(decimator)가 최종 출력단에 배치되기때문에 속도의 향상을 기대할 수 없다. 따라서, 도 3a의 구성을 변형하면, 도 3b와 같다.
도 4는 도 3b의 추림 필터를 갖는 디지탈 다운 컨버터를 갖는 디지탈 복조기를 구현한 상세 구성도를 도시한다.
도시된 바와 같이, 디지탈 복조기로 입력되는 캐리어 주파수가 Fc인 QAM 신호 S(t)는 아날로그-디지탈(A/D) 변환기(100)에의해 4*Fc의 샘플링 클럭(Fs)으로 샘플링되어 디지탈 샘플로 변환된 다음 디지탈 다운 컨버터(500)로 제공된다.
본 발명에 따라 구성된 디지탈 다운 컨버터(500)는 4*Fc의 디지탈 샘플을 베이스밴드 I 성분 신호 및 Q 성분 신호로 각기 변환하는 베이스밴드 I 변환부(200) 및 베이스밴드 Q 변환부(300)를 포함한다.
베이스밴드 I 변환부(200)는 곱셈기(210), 지연기(220), 추림기(230, 240)를 각기 갖는 필터부(250, 260), 필터부(250) 및 (260)의 출력을 가산하는 가산기(270)를 구비한다.
I 변환부(200)의 곱셈기(210)는 4*Fc 의 디지탈 샘플을 코사인 계수와 곱셈하여 베이스밴드(baseband)의 I 샘플 신호로 변환한다. 곱셈기(210)로부터 출력된 변환된 I 디지탈 샘플은 제 1 추림기(230)와 지연기(220)를 경유하여 제 2 추림기(240)로 입력된다.
제 2 추림기(240)로의 입력은 지연기(220)를 통하여 한 심볼 주기만큼 지연되어 제공되는 샘플이기때문에, 곱셈기(210)로부터 출력된 I 샘플 신호는 제 1 및 제 2 추림기(230) 및 (240)에 의해 교번적으로, 즉, 제 1 추림기(230)는 I 샘플 신호의 스트림중의 짝수 번째를, 제 2 추림기(240)는 I 샘플 신호의 스트림중의 홀수 번째를 추림하게는 방식으로 동작한다. 이와같이, 제 1 및 제 2 추림기(230, 240)에의해 교번적으로 추림된 I 샘플 신호들은 각기 대응하는 제 1 및 제 2 필터부(250, 260)에서 순차적으로 지연되고, 필터 계수와 곱셈 연산되고, 곱셈 연산된 값을 모두 합산하여 출력된다. 제 1 필터부(250)와 제 2 필터부(260)에의해 출력된 신호는 각기 가산기(270)로 제공되어 합산됨으로써, 최종적으로 Fs/2 데이터율을 갖는 베이스밴드 I 신호로서 출력된다.
마찬가지로, 베이스밴드 Q 변환부(300)는 곱셈기(310), 지연기(320), 추림기(330, 340)를 각기 갖는 필터부(350, 360), 필터부(350) 및 (360)의 출력을 가산하는 가산기(370)를 구비한다.
Q 변환부(300)의 곱셈기(310)는 4*Fc 의 디지탈 샘플을 사인 계수와 곱셈하여 베이스밴드(baseband)의 I 샘플 신호로 변환한다. 곱셈기(310)로부터 출력된 변환된 I 디지탈 샘플은 제 1 추림기(330)와 지연기(320)를 경유하여 제 2 추림기(340)로 입력된다.
제 2 추림기(340)로의 입력은 지연기(320)를 통하여 한 심볼 주기만큼 지연되어 제공되는 샘플이기때문에, 곱셈기(310)로부터 출력된 Q 샘플 신호는 제 1 및 제 2 추림기(330) 및 (340)에 의해 교번적으로, 즉, 제 1 추림기(330)는 Q 샘플 신호의 스트림중의 짝수 번째를, 제 2 추림기(340)는 Q 샘플 신호의 스트림중의 홀수 번째를 추림하게는 방식으로 동작한다. 이와같이, 제 1 및 제 2 추림기(330, 340)에의해 교번적으로 추림된 Q 샘플 신호들은 각기 대응하는 제 1 및 제 2 필터부(350, 360)에서 순차적으로 지연되고, 필터 계수와 곱셈 연산되고, 곱셈 연산된 값을 모두 합산하여 출력된다. 제 1 필터부(350)와 제 2 필터부(360)에의해 출력된 신호는 각기 가산기(370)로 제공되어 합산됨으로써, 최종적으로 Fs/2 데이터율을 갖는 베이스밴드 Q 신호로서 출력된다.
상술한 본 발명의 바람직한 실시예에서, 디지탈 다운 컨버터로 입력되는 QAM 신호에 대한 샘플링 주파수를 캐리어 주파수 Fc 의 4 배인것으로 설명되었지만, 본 발명의 기술 분야에서 통상의 지식을 가진자에게는 샘플링 주파수를 캐리어 주파수(Fc)의 4n 배, 즉, 4n x Fc (n = 2, 3, 4, . . . )로 하는 경우에는 다상 필터의 위상을 상술한 실시예에서와 같이 2 가 아닌 4, 6, 8, . . . 로 분할 할 수도 있다는 것을 알것이다. 이러한 경우에는 추림 필터의 연산 속도는 1/4, 1/6, 1/8, . . . 로 감소될 것이다.
본 발명은 종래 기술의 디지탈 다운 컨버터를 구현할때 병목 현상을 발생하는 추림 필터를 다상(polyphase) 필터 이론을 적용하여 종래 기술의 다운 컨버터 구성에 비하여 데이터 처리 속도가 1/n(n 은 양의 정수)인 디지탈 필터로서 추림 동작을 수행할 수 있으며, 이에 따라 디지탈 필터의 제조시 칩 면적을 줄일 수 있는 잇점이 제공된다.
Claims (5)
- 디지탈 복조기에서 디지탈 샘플로 변환된 QAM 신호를 다운 컨버젼하는 다운 컨버터에 있어서, 상기 디지탈 샘플을 코사인 계수와 곱셈하여 베이스밴드(baseband)의 I 샘플 신호로 변환하는 제 1 곱셈기, 상기 디지탈 샘플을 사인(Fct) 계수와 곱셈하여 베이스밴드(baseband)의 Q 샘플 신호로 변환하는 제 2 곱셈기, 상기 베이스밴드의 I 샘플 신호를 교번적으로 추림하고 추림된 교번적 I 샘플 신호를 합산하여 추림된 베이스밴드 I 신호를 생성하는 제 1 추림 필터, 상기 베이스밴드의 Q 샘플 신호를 교번적으로 추림하고 추림된 교번적 Q 샘플 신호를 합산하여 추림된 베이스밴드 Q 신호를 생성하는 제 2 추림 필터를 포함하는 것을 특징으로하는 디지탈 복조기의 다운 컨버터.
- 제 1 항에 있어서, 상기 제 1 추림 필터는, 상기 I 샘플 신호를 추림하는 제 1 추림기, 상기 제 1 추림기의 출력을 순차적으로 지연하고, 상기 순차적으로 지연되는 샘플 신호를 각각의 필터 계수 벡터와 곱하고, 상기 곱해진 값들을 합산하는 제 1 필터부, 상기 I 샘플 신호를 지연하는 지연부, 상기 지연부에의해 지연된 I 샘플 신호를 추림하는 제 2 추림기, 상기 제 2 추림기의 출력을 순차적으로 지연하고, 상기 순차적으로 지연되는 샘플 신호를 각각의 필터 계수 벡터와 곱하고, 상기 곱해진 값들을 합산하는 제 2 필터부, 상기 제 1 필터부와 상기 제 2 필터부에의해 합산된 신호를 가산하는 제 1 가산기를 구비하는 것을 특징으로하는 디지탈 복조기의 다운 컨버터.
- 제 1 항에 있어서, 상기 제 2 추림 필터는, 상기 Q 샘플 신호를 추림하는 제 3 추림기, 상기 제 3 추림기의 출력을 순차적으로 지연하고, 상기 순차적으로 지연되는 샘플 신호를 각각의 필터 계수 벡터와 곱하고, 상기 곱해진 값들을 합산하는 제 3 필터부, 상기 Q 샘플 신호를 지연하는 지연부, 상기 지연부에의해 지연된 Q 샘플 신호를 추림하는 제 4 추림기, 상기 제 4 추림기의 출력을 순차적으로 지연하고, 상기 순차적으로 지연되는 샘플 신호를 각각의 필터 계수 벡터와 곱하고, 상기 곱해진 값들을 합산하는 제 4 필터부, 상기 제 3 필터부와 상기 제 4 필터부에의해 합산된 신호를 가산하는 제 2 가산기를 구비하는 것을 특징으로하는 디지탈 복조기의 다운 컨버터.
- 제 2 항에 있어서, 상기 제 1 추림 필터는 다상 필터 구조를 갖는 것을 특징으로하는 디지탈 복조기의 다운 컨버터.
- 제 3 항에 있어서, 상기 제 2 추림 필터는 다상 필터 구조를 갖는 것을 특징으로하는 디지탈 복조기의 다운 컨버터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970029523A KR100252341B1 (ko) | 1997-06-30 | 1997-06-30 | 디지탈 복조기의 다운 컨버터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970029523A KR100252341B1 (ko) | 1997-06-30 | 1997-06-30 | 디지탈 복조기의 다운 컨버터 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990005328A true KR19990005328A (ko) | 1999-01-25 |
| KR100252341B1 KR100252341B1 (ko) | 2000-04-15 |
Family
ID=19512485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970029523A KR100252341B1 (ko) | 1997-06-30 | 1997-06-30 | 디지탈 복조기의 다운 컨버터 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100252341B1 (ko) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100206778B1 (ko) * | 1996-03-19 | 1999-07-01 | 구자홍 | 직교진폭변조 방식의 수신장치 |
-
1997
- 1997-06-30 KR KR1019970029523A patent/KR100252341B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100252341B1 (ko) | 2000-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6067329A (en) | VSB demodulator | |
| CA2181843C (en) | Demodulator, modulation and demodulation system, and demodulation method | |
| EP1407548B1 (en) | Finite impulse response filter and digital signal receiving apparatus | |
| CA1304786C (en) | Digital radio frequency receiver | |
| JPH0888577A (ja) | 周波数変換機能を有するａ／ｄ変換装置およびこれを用いた無線機 | |
| US5216696A (en) | Programmable noise bandwidth reduction by means of digital averaging | |
| US6430234B1 (en) | Method and apparatus for performing phase detection and timing recovery for a vestigial sideband receiver | |
| JP3502645B2 (ja) | 送信された信号を処理する装置 | |
| US4617537A (en) | Method for digital quadrature amplitude modulation | |
| EP1388942B1 (en) | Conversion circuit, tuner and demodulator | |
| US4792964A (en) | Adaptive jitter canceller having sinusoidal accentuator and jitter prediction filter | |
| WO2001071931A2 (en) | Digital tuner with optimized clock frequency and integrated parallel cic filter and local oscillator | |
| JP4063563B2 (ja) | 直接検波回路 | |
| WO2003047091A2 (en) | A data processing circuit | |
| US6624691B1 (en) | Demodulator for processing digital signal | |
| KR19990005328A (ko) | 디지탈 복조기의 다운 컨버터 | |
| KR100959229B1 (ko) | 데이터 수신 장치 | |
| KR100676568B1 (ko) | 타이밍추출장치 및 방법 그리고 그 타이밍추출장치를구비한 복조장치 | |
| JP2002300224A (ja) | 受信装置 | |
| JP3953164B2 (ja) | ディジタル直交変調器及び復調器 | |
| JP2002271431A (ja) | 低域通過フィルタ | |
| KR100206778B1 (ko) | 직교진폭변조 방식의 수신장치 | |
| JP3643109B2 (ja) | データ受信装置 | |
| JP2966673B2 (ja) | ダイバーシチ形同期検波回路 | |
| JP4098052B2 (ja) | 直接検波回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110103 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |