KR19990004881A

KR19990004881A - Plug formation method of semiconductor device

Info

Publication number: KR19990004881A
Application number: KR1019970029041A
Authority: KR
Inventors: 임태정; 남기원
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1997-06-30
Filing date: 1997-06-30
Publication date: 1999-01-25

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION

반도체 장치 제조 방법.Semiconductor device manufacturing method.

2. 발명이 해결하고자 하는 기술적 과제2. Technical problem to be solved by the invention

금속 배선 형성 공정시 콘택홀 내에 형성되는 취약지역으로 인한 금속의 매립 불량의 문제점과 소자의 동작 속도의 문제점을 향상시키고자 함.The purpose of this study is to improve the problem of poor embedment of metal and the operation speed of the device due to the weak area formed in the contact hole during the metal wiring formation process.

3. 발명의 해결 방법의 요지3. Summary of the Solution of the Invention

텅스텐 식각을 위한 마스크의 크기를 콘택 부위의 크기보다 작게 형성함으로 해서 텅스텐 식각시 사이드 로스를 형성하며, 이로 인해 매립 시 취약지역이 개방되지 않음으로 해서 종래 기술의 문제점을 향상시킬 수 있다.By forming the size of the mask for tungsten etching smaller than the size of the contact portion to form a side loss during the tungsten etching, this can improve the problem of the prior art by not opening the fragile area when buried.

4. 발명의 중요한 용도4. Important uses of the invention

반도체 장치 제조 공정 중 금속 배선 형성 공정에 이용됨.Used in metal wiring formation process in semiconductor device manufacturing process.

Description

Plug formation method of semiconductor device

본 발명은 반도체 장치의 제조 공정에 관한 것으로, 특히 반도체 제조 공정의 마지막 단계인 금속 배선 공정시에 발생하는 매립 취약지역에 관한 문제점을 개선하기 위한 반도체 장치의 플러그 형성 방법을 향상시킨 금속 배선 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a manufacturing process of a semiconductor device, and more particularly, to a metal wiring method of improving a plug forming method of a semiconductor device for improving a problem relating to a buried vulnerable area occurring during a metal wiring process, which is the last step of a semiconductor manufacturing process. It is about.

일반적으로, 금속 박막은 소자들간의 전기 소통이나 소자들의 상호 연결의 기능을 갖는다. 따라서 금속 배선 형성 공정은 집적회로의 수율(yield)과 신뢰도(reliability)에 가장 큰 영향을 주는 결정적인 공정이다.In general, metal thin films have the function of electrical communication between devices or interconnection of devices. Therefore, the metallization process is a critical process that has the greatest influence on the yield and reliability of integrated circuits.

이에 알루미늄(Al)은 실리콘(Si)과 실리콘 산화막(SiO₂)에 대한 접착력이 우수하고, 고농도로 도핑된 확산층(N⁺, P⁺)과의 접촉시 옴성 저항 특성을 나타냄으로 해서, 반도체 장치 제조 공정에서 금속 배선을 위한 금속 콘택의 매립 재료로서 가장 널리 사용된다.Therefore, aluminum (Al) has excellent adhesion to silicon (Si) and silicon oxide film (SiO ₂ ) and exhibits ohmic resistance upon contact with highly doped diffusion layers (N ⁺ , P ⁺ ), thereby providing semiconductor devices. It is most widely used as a buried material of metal contacts for metal wiring in the manufacturing process.

현추세에 따라, 집적회로 제조시 소자가 고집적화되어 가면서 소자들간의 전기적 연결을 위한 금속 콘택(Metal contact)의 크기가 작아지고 이에 따라 콘택홀에 금속이 매립 불량이 야기되고 있다.In recent years, as integrated devices are integrated in manufacturing integrated circuits, the size of metal contacts for electrical connection between the devices decreases, thereby causing the filling of metal into the contact holes.

이에 좀더 개선된 방안으로 금속 콘택홀을 텅스텐으로 매립하고, 그 상부에 알루미늄 금속을 증착한다. 텅스텐은 고융점의 내열 금속으로 실리콘과의 열적 안정성이 우수하며, 비저항이 낮아 장벽 금속막이나 플러그 형성 재료로 사용된다. 또한 콘택홀 내에서의 단차피복성(Step coverage) 및 일렉트로 미그레이션 등의 특성이 기존의 알루미늄 금속 공정보다 우수하지만, 비저항 및 대부분이 산화막을 비롯한 절연막에 대한 접착 특성이 불량한 단점을 가지고 있다.As a further improvement, the metal contact hole is buried in tungsten, and aluminum metal is deposited on the metal contact hole. Tungsten is a high melting point heat-resistant metal with excellent thermal stability with silicon and its low resistivity is used as a barrier metal film or plug forming material. In addition, although the characteristics such as step coverage and electromigration in the contact hole are superior to the existing aluminum metal process, the specific resistance and most of them have disadvantages of poor adhesion characteristics to the insulating film including the oxide film.

도 1은 종래의 플러그 형성 방법을 이용한 금속 배선 공정 단면도로서, 도면 부호 11은 실리콘기판, 도면 부호 12는 층간절연막, 도면 부호 13은 텅스텐 플러그, 14는 보이드, 도면 부호 15는 알루미늄막을 각각 나타낸다.1 is a cross-sectional view of a metal wiring process using a conventional plug forming method, in which numeral 11 denotes a silicon substrate, numeral 12 denotes an interlayer insulating film, numeral 13 denotes a tungsten plug, numeral 14 denotes a void, and numeral 15 denotes an aluminum film.

도 1에 도시된 바와 같이, 소정 공정이 완료된 하부층을 구비하는 실리콘기판(11)상에 소자들의 절연을 위한 층간절연막(12)을 형성한다. 콘택홀용 식각마스크를 이용하여 층간절연막(12)을 비등방성 건식식각하여 콘택홀을 형성한다. 다음으로 고온의 화학 기상 증착법(CVD)으로 텅스텐을 전면 증착한다. 여기서, 텅스텐 고유의 단차피복성(step coverage) 특성으로 인한 콘택홀 내에 취약지역(도면에 도시되지 않은)을 형성하게 된다.As shown in FIG. 1, an interlayer insulating film 12 for insulating devices is formed on a silicon substrate 11 having a lower layer having a predetermined process completed. The interlayer insulating layer 12 is anisotropically dry etched using an etch mask for contact holes to form contact holes. Next, tungsten is entirely deposited by high temperature chemical vapor deposition (CVD). Here, a weak area (not shown) is formed in the contact hole due to the step coverage characteristic inherent in tungsten.

다음으로 층간절연막 상에 형성된 텅스텐막을 전면성 식각(Etch back)공정으로 식각하여 기 형성된 콘택홀 내에 텅스텐 플러그(13)를 형성한다. 여기서 보이드 생성의 결정적인 원인이 되는, 콘택홀 내의 텅스텐 취약지역이 전면성 식각 과정에 의해 개방된다.Next, the tungsten film formed on the interlayer insulating film is etched by an etching process to form a tungsten plug 13 in the previously formed contact hole. Here, the tungsten weak areas in the contact holes, which are the decisive cause of void generation, are opened by the full-face etching process.

다음으로, 금속 배선 공정을 완성하기 위하여 전도막으로 예를 들면 알루미늄막(15)을 전면 형성한다. 여기에 알루미늄의 저융점 특성으로 저온의 스퍼터링(sputtering) 방법으로 증착할 때, 이미 개방된 키홀(key hole)은 알루미늄 증착시에 성장하여 콘택홀 내에 큰 보이드(14)를 만들게 된다. 결과적으로 알루미늄의 매립 불량을 야기하게 되어 소자 특성의 문제점 즉, 저항 증가, 속도 감소등 소자의 전기적 특성을 제한하고 나아가 소자의 신뢰성을 감소시키게 된다.Next, for example, the aluminum film 15 is entirely formed of a conductive film in order to complete the metal wiring process. Here, when deposited by low temperature sputtering method due to the low melting point of aluminum, key holes that are already open grow during deposition of aluminum to make large voids 14 in the contact holes. As a result, a problem of embedding of aluminum is caused, thereby limiting the electrical characteristics of the device, such as an increase in resistance, a decrease in speed, and a decrease in device reliability.

이렇듯, 종래의 금속 배선 공정은 매립 특성이 불량하여 반도체 장치의 전기적 특성이 열화되는 문제점이 있어, 이를 개선하는 금속 배선 형성 방법의 개발이 필요하게 되었다.As described above, the conventional metal wiring process has a problem in that the electrical characteristics of the semiconductor device are deteriorated due to poor embedding characteristics, and thus, it is necessary to develop a metal wiring forming method for improving the electrical wiring characteristics.

상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 금속 공정시의 매립 불량을 개선하고 또한, 텅스텐을 사용할 때 나타나는 동작 속도의 문제점을 개선할 수 있는 플러그 형성 방법을 향상시킨 금속 배선 방법을 제공함을 그 목적으로 한다.SUMMARY OF THE INVENTION The present invention devised to solve the above problems provides a metal wiring method that improves the method of forming a plug which can improve the buried defects during metal processing and also improve the problem of the operation speed when using tungsten. For that purpose.

도 1은 종래의 플러그 형성 방법을 이용한 금속 배선 공정 단면도,1 is a cross-sectional view of a metal wiring process using a conventional plug forming method;

도 2A 내지 도2C는 본 발명이 일실시예에 따른 플러그를 갖는 반도체 장치의 금속 배선 공정 단면도.2A to 2C are cross-sectional views of metal wiring processes of a semiconductor device having a plug according to one embodiment of the present invention;

*도면의 주요 부분에 대한 부호의 설명.* Explanation of symbols for the main parts of the drawings.

21 : 실리콘 기판21: silicon substrate

22 : 층간절연막22: interlayer insulating film

23 : 텅스텐23: tungsten

24 : 포토레지스트 패턴24: photoresist pattern

25 : 알루미늄25: aluminum

상기와 같은 목적을 달성하기 위하여 본 발명의 반도체 장치의 제조 방법은, 소정 공정이 완료된 하부층을 구비한 반도체 기판 상에 콘택홀을 구비하는 층간절연막을 형성하는 단계; 전체 구조 상부에 플러그 형성용 제1금속층을 형성하는 단계; 상기 콘택홀 부위에 상기 콘택홀 크기보다 크기않은 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각 장벽으로 하여 상기 플러그용 제1금속층을 등방성 식각하는 단계; 전체 구조 상부에 배선용 제2금속층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.In order to achieve the above object, a method of manufacturing a semiconductor device of the present invention comprises the steps of: forming an interlayer insulating film having contact holes on a semiconductor substrate having a lower layer having a predetermined process completed; Forming a first metal layer for plug formation on the entire structure; Forming a photoresist pattern on the contact hole, the photoresist pattern having a size larger than that of the contact hole; Isotropically etching the plug first metal layer using the photoresist pattern as an etching barrier; And forming a second metal layer for wiring on the entire structure.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

도2A 내지 도2C는 본 발명의 일실시예에 따른 플러그 형성 방법을 향상시킨 반도체 장치의 금속 배선 공정 단면도로서, 도면 부호 21은 실리콘기판,22는 층간절연막, 23은 텅스텐, 24는 포토레지스트 패턴, 25는 알루미늄막을 각각 나타낸다.2A through 2C are cross-sectional views of a metal wiring process of a semiconductor device having an improved plug forming method according to an embodiment of the present invention, wherein reference numeral 21 denotes a silicon substrate, 22 an interlayer insulating film, 23 tungsten, and 24 a photoresist pattern. And 25 represent an aluminum film, respectively.

먼저, 도 2A에 도시된 바와 같이, 소정 공정이 완료된 하부층을 구비하는 실리콘기판(21)상에 각각 소자들간의 절연을 위한 층간절연막(22)을 형성하고, 콘택홀용 마스크를 이용한 식각공정으로 실리콘기판(21)의 일부가 노출 되도록 식각하여 콘택홀을 형성한다. 이 때 금속과 실리콘의 접합스파이킹(junction spiking)을 방지하기 위한 장벽 금속을 형성하기도 한다. 그 위에 콘택홀의 매립 재료로 텅스텐(23)을 화학 기상 증착 방법을 이용하여 전면 증착한다. 다음으로 포토레지스트를 전면 형성하고, 텅스텐 플러그용 식각마스크를 이용하여 포토레지스트 패턴(24)을 형성한다.First, as shown in FIG. 2A, an interlayer insulating film 22 is formed on the silicon substrate 21 having the lower layer where a predetermined process is completed, and the silicon layer is etched using a contact hole mask. A portion of the substrate 21 is etched to form a contact hole. In this case, a barrier metal may be formed to prevent junction spiking between the metal and the silicon. Tungsten 23 is deposited on the entire surface by using a chemical vapor deposition method as a buried material of the contact hole thereon. Next, the photoresist is entirely formed, and the photoresist pattern 24 is formed by using an etching mask for tungsten plugs.

여기서 포토레지스트 패턴(24)의 크기는, 차후에 진행될 텅스텐막(23)의 식각 공정시 콘택홀 측벽부위에 텅스텐 플러그(23)의 사이드 로스를 형성시킬 수 있을 정도의 적정 크기로 포토레지스트 패턴(24) 콘택홀을 덮는 위치에 형성한다.In this case, the photoresist pattern 24 may have a size sufficient to form a side loss of the tungsten plug 23 on the sidewall of the contact hole during an etching process of the tungsten film 23 to be performed later. ) It is formed at the position covering the contact hole.

다음으로, 도 2B에 도시된 바와 같이, 포토레지스트 패턴(24)을 이용해 텅스텐막(23)을 식각하되, 이때의 식각방법은 등방성을 갖는 건식 식각이나 등방성을 갖는 습식 식각을 이용한다. 이로 인해 텅스텐막(23)의 과도한 언더컷을 유발시켜 텅스텐(23)의 사이드 로스(side loss)가 형성되도록 한다. 여기서 등방성 건식 식각은 플라즈마 상태의 불소 분위기에서 이루어지는 것을 특징으로 한다.Next, as illustrated in FIG. 2B, the tungsten film 23 is etched using the photoresist pattern 24, but the etching method may use dry etching having isotropy or wet etching having isotropy. This causes excessive undercut of the tungsten film 23 so that side loss of tungsten 23 is formed. The isotropic dry etching may be performed in a fluorine atmosphere in a plasma state.

다음으로 도 2C에 도시된 바와 같이, 잔류 포토레지스트 패턴(24)을 제거하고, 알루미늄막(25)을 증착하는데, 알루미늄 금속이 갖는 저융점 특성상 물리 증착 방법인 스퍼터링(sputtering) 방법으로 증착한다.Next, as shown in FIG. 2C, the residual photoresist pattern 24 is removed and the aluminum film 25 is deposited, which is deposited by a sputtering method, which is a physical vapor deposition method due to the low melting point of the aluminum metal.

전술한 바와 같은 방법으로 형성된 반도체 장치의 금속 배선 형성 방법의 개선점을 보면, 매립 불량의 원인이 되었던 보이드가 형성되지 않는다는 점이다. 보이드가 형성되는 시점을 보면, 텅스텐 증착후 텅스텐의 전면 식각을 하면서 취약지역이 개방되는 시점이다. 본 발명에서는 텅스텐 증착후 알루미늄 증착하는 과정에서 취약지역을 개방시키지 않음으로 해서 종래의 문제점을 충분히 극복할 수 있는 방법을 제시한다.An improvement of the method for forming the metal wiring of the semiconductor device formed by the above-described method is that voids which have caused the buried defect are not formed. When the void is formed, it is the point where the weak area is opened while tungsten is fully etched after tungsten deposition. The present invention proposes a method that can sufficiently overcome the conventional problems by not opening the weak area in the process of aluminum deposition after tungsten deposition.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiment and the accompanying drawings, and various substitutions, modifications, and changes are possible within the scope of the present invention without departing from the technical idea. It will be evident to those who have knowledge of.

상기와 같이 이루어지는 본 발명은, 텅스텐 플러그와 알루미늄 배선을 적절히 조합함으로써 즉, 콘택홀 내에는 텅스텐 플러그용 금속으로 텅스텐의 증착후, 식각된 층간절연막의 첨점 부위에서 텅스텐의 사이드 로스를 유도하고 또한 텅스텐의 사이드 로스 형성시 텅스텐의 취약지역이 개방되지 않도록 함으로하여, 기존의 금속 배선 형성 시 발생했던 문제점 즉, 보이드 개방으로 인한 매립 불량을 해결할 수 있고 이에 따라 소자의 신뢰성을 향상시킬 수 있다.According to the present invention, the tungsten plug and the aluminum wiring are properly combined, that is, after the deposition of tungsten with a metal for tungsten plug in the contact hole, the side loss of tungsten is induced at the point of the etched interlayer insulating film, By forming the side loss of the tungsten vulnerable area is not opened, it is possible to solve the problem that occurred during the formation of the existing metal wiring, that is, the buried defects due to void opening, thereby improving the reliability of the device.

Claims

Forming an interlayer insulating film having contact holes on a semiconductor substrate having a lower layer having a predetermined process completed;

Forming a first metal layer for plug formation on the entire structure;

Forming a photoresist pattern on the contact hole, the photoresist pattern having a size larger than the contact hole;

Isotropically etching the plug first metal layer using the photoresist pattern as an etching barrier;

Forming a second metal layer for wiring on the entire structure

Metal wiring forming method of a semiconductor device comprising a.

The method of claim 1,

And the plug first metal layer is made of tungsten.

The method of claim 1,

And the second metal layer for wiring is made of aluminum.

The method of claim 2,

And etching the tungsten using a fluorine-based gas in a plasma state.

The method of claim 4, wherein

And forming a barrier metal over the entire structure in the step of forming the tungsten film.