KR19990003791A - Probe pad of LCD panel - Google Patents
Probe pad of LCD panel Download PDFInfo
- Publication number
- KR19990003791A KR19990003791A KR1019970027748A KR19970027748A KR19990003791A KR 19990003791 A KR19990003791 A KR 19990003791A KR 1019970027748 A KR1019970027748 A KR 1019970027748A KR 19970027748 A KR19970027748 A KR 19970027748A KR 19990003791 A KR19990003791 A KR 19990003791A
- Authority
- KR
- South Korea
- Prior art keywords
- liquid crystal
- crystal display
- display panel
- bus line
- glass substrate
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/1306—Details
- G02F1/1309—Repairing; Testing
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
Abstract
본 발명은 액티브매트릭스 액정표시패널의 전기적 검사에 이용되는 탐침패드(probing pad)를 글래스기판에 능률적으로 구성하는 것에 관한 것으로써 액정표시패널의 모델과 크기에 관계없이 동일한 검사지그를 사용할 수 있도록하여 검사장비의 수를 줄이고, 검사장비의 지그 교체시간을 절감하는데 목적이 있다.The present invention relates to the efficient configuration of a probe pad (probing pad) used for the electrical inspection of the active matrix liquid crystal display panel on the glass substrate, so that the same inspection jig can be used regardless of the model and size of the liquid crystal display panel The purpose is to reduce the number of inspection equipment and reduce the jig replacement time of the inspection equipment.
본 발명의 액정표시패널의 PP는 액정표시패널의 모델과 크기 등에 관계없이 글래스기판 510의 소정의 정해진 위치에 게이트버스라인 530의 기수 PP 590과 우수PP 591과 데이터버스라인 520의 기수 PP 592와 우수 PP 593 등을 형성한다.The PP of the liquid crystal display panel according to the present invention is based on the odd PP 590 of the gate bus line 530 and the excellent PP 591 and the odd PP 592 of the data bus line 520 at a predetermined position of the glass substrate 510 regardless of the model and size of the liquid crystal display panel. Excellent PP 593 and so on.
더 구체적으로는 게이트버스라인 530의 기수 PP 590이 액정표시패널의 5인치급 또는 10인치급에 관계없이 글래스기판 510의 동일한 좌표(X,Y)의 위치에 형성되고, 상기 PP 591, 592, 593도 소정의 위치에 동일한 방법으로 형성된다.More specifically, the radix PP 590 of the gate bus line 530 is formed at the same coordinates (X, Y) of the glass substrate 510 regardless of the 5-inch or 10-inch class of the liquid crystal display panel, and the PP 591, 592, 593 is also formed in a predetermined position in the same manner.
Description
본 발명은 액티브매트릭스 액정표시패널의 검사장치를 효율적으로 이용할 수 있도록 액티브매트릭스 액정표시패널의 전기적 검사에 이용되는 탐침패드(probing pad:이하 PP라 칭한다)를 글래스기판 위에 능률적으로 구성하는 것에 관한 것이다. 더 상세히는 액티브매트릭스형 액정표시패널의 게이트버스라인 및 데이터버스라인의 단선, 쇼트 등을 검사하는데 있이서, 액티브매트릭스 액정표시패널의 모델이나 크기에 관계없이 PP를 글라스기판의 고정된 위치에 구성함으로써 1대의 검사장치 및 지그로 복수개의 모델의 액티브매트릭스 액정표시패널을 검사할 수 있도록 하는 것에 관련된 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to efficiently constructing a probing pad (hereinafter referred to as PP) on a glass substrate, which is used for electrical inspection of an active matrix liquid crystal display panel so that an inspection apparatus of an active matrix liquid crystal display panel can be efficiently used. . More specifically, to inspect the disconnection and short of the gate bus line and the data bus line of the active matrix liquid crystal display panel, the PP is formed at a fixed position on the glass substrate regardless of the model or size of the active matrix liquid crystal display panel. The present invention relates to the inspection of a plurality of models of active matrix liquid crystal display panels with one inspection device and a jig.
일반적으로 액티브매트릭스 액정표시패널은 제조공정이 복잡하고, 미세한 패턴으로 형성되기 때문에 제조과정에서 많은 불량이 발생한다. 따라서 소정의 공정단계를 거친 후 여러가지의 불량검사 및 수리단계는 수율향상을 위하여 필수적이다. 대표적인 불량검사 단계로써 글래스기판의 표면에 금속막, 반도체층, 절연막등을 박막으로 형성하고, 포토리소그래피법에 의하여 수㎛의 미세한 형상으로 패터닝하는 공정을 여러번 반복하여 도 1 및 도 2(도 1의 n-n선을 따라 절단한 단면도)의 상태로 제조한 후 실시하는 전기적 기능검사가 있다.In general, an active matrix liquid crystal display panel has a complicated manufacturing process and is formed in a fine pattern so that many defects occur in the manufacturing process. Therefore, after a certain process step, various defect inspection and repair steps are essential for improving the yield. As a representative defect inspection step, a metal film, a semiconductor layer, an insulating film, or the like is formed on the surface of a glass substrate as a thin film, and the patterning process is repeated several times by a photolithography method. There is an electrical functional test carried out after manufacture in the state of the cross section taken along line nn).
상기 전기적 기능검사의 설명에 앞서서 도 1 및 도 2의 구조를 설명하면 다음과 같다.Prior to the description of the electrical functional test, the structure of FIGS. 1 and 2 will be described.
글래스기판 10 위에 게이트버스라인 30과 게이트버스라인에서 분기하는 게이트전극 31이 소정의 패턴으로 형성되고, 게이트버스라인 30과 게이트전극 31을 포함하여 덮는 게이트절연막 50이 형성된다. 상기 게이트전극 31이 위치한 게이트절연막 위에 반도체층 55가 형성되고, 반도체층 55 위에 양쪽으로 분리되어 오믹접촉층 56,57이 형성된다. 그리고, 게이트절연막 50 위에 게이트버스라인 30과 교차하도록 데이터버스라인 20이 형성되고, 상기 데이터버스라인 20에서 분기하는 소스전극 21이 오믹접촉층 56과 접촉되어 형성된다. 또, 소스전극 21과 대향하는 위치에 드레인전극 22가 오믹접촉층 57과 접촉되어 형성된다. 상기 게이트전극, 반도층, 오믹접촉층, 소스 및 드레인전극이 형성됨으로써 TFT 15가 구성되고, 상기 TFT 15를 포함하여 기판의 전면을 덮는 보호막 60이 형성된다. 드레인전극 22부분의 보호막에 콘택홀을 형성하고, 콘택홀을 통하여 드레인전극 22와 접촉되는화소전극 40이 보호막 60위에 형성된다. 상기 화소전극 40의 일부는 게이트버스라인 30의 일부와 중첩되어 보조용량전극 35를 형성하도록 구성된다.The gate bus line 30 and the gate electrode 31 branching from the gate bus line are formed in a predetermined pattern on the glass substrate 10, and a gate insulating film 50 covering the gate bus line 30 and the gate electrode 31 is formed. The semiconductor layer 55 is formed on the gate insulating layer on which the gate electrode 31 is disposed, and the ohmic contact layers 56 and 57 are formed on both sides of the semiconductor layer 55. A data bus line 20 is formed on the gate insulating film 50 to intersect with the gate bus line 30, and a source electrode 21 branching from the data bus line 20 is formed in contact with the ohmic contact layer 56. The drain electrode 22 is formed in contact with the ohmic contact layer 57 at a position opposite to the source electrode 21. By forming the gate electrode, the semiconductor layer, the ohmic contact layer, the source and the drain electrode, the TFT 15 is formed, and the passivation layer 60 including the TFT 15 is formed to cover the entire surface of the substrate. A contact hole is formed in the passivation film of the drain electrode 22 part, and the pixel electrode 40 which is in contact with the drain electrode 22 through the contact hole is formed on the passivation film 60. A portion of the pixel electrode 40 overlaps with a portion of the gate bus line 30 to form the storage capacitor electrode 35.
그런데, 상기 도 1 및 도 2의 구조를 갖는 액티브매트릭스 액정표시패널은 박막의 교차부분에서의 전형적인 배선결함이 도 3 및 도 4와 같이 나타난다.However, in the active matrix liquid crystal display panel having the structure of FIGS. 1 and 2, typical wiring defects at intersections of the thin films are shown as shown in FIGS. 3 and 4.
도 3에서는 절연막 형성시에 먼지 70에 의하여 게이트절연막 50에 미세한 홀이발생한 경우이고, 게이트버스라인 30은 노출된 데이터버스라인 20과 접촉되어 도통상태로 된다. 상기와 같은 상태를 층간 단락 또는 쇼트라 한다.In FIG. 3, when holes 70 are formed in the gate insulating film 50 by dust 70, the gate bus line 30 comes into contact with the exposed data bus line 20. Such a state is called an interlayer short circuit or a short.
또 도 4의 경우는 게이트절연막 50이 개재되어, 게이트버스라인 30과 데이터버스라인 20이 교차하는 부분에서 라인 단차에 의하여 데이터버스라인 20에 단선부 80이 발생한 경우이다.4 illustrates a case where the disconnection portion 80 is formed on the data bus line 20 due to a line step at the portion where the gate bus line 30 intersects with the gate insulating film 50.
상기와 같이 배선구조에 있어서 주요한 결함모드는 층간단락과 단선이고, 어느경우이든 상기 결함에 의하여 결함 화소부 뿐만아니라 결함 화소와 배선을 공용하는 1열 모두가 표시불량을 일으키게된다.As described above, in the wiring structure, the main defect modes are interlayer short circuit and disconnection. In either case, not only the defective pixel portion but also one column in which the defective pixels and the wiring share the wiring cause display defects.
따라서, 상기와 같은 배선결함을 검사하기 위하여, TFT와 화소전극을 형성한 후 전기적 기능검사가 실시되는 것이다.Therefore, in order to check the wiring defect as described above, after the TFT and the pixel electrode are formed, an electrical functional test is performed.
종래의 액티브매트릭스 액정표시패널의 전기적 기능검사 방법은 도 1 및 도 5를 참고하여 설명한다.A conventional electrical functional test method of an active matrix liquid crystal display panel will be described with reference to FIGS. 1 and 5.
액티브매트릭스 액정표시패널의 구동은 게이트버스라인 30에 TFT 15의 턴온(turn on)전압이 인가될 때 상기 데이터버스라인 20으로 보내지는 정보가 TFT 15를 통하여 화소전극 40으로 보내지고, 보조용량전극 35에 저장된다. 보조용량전극 35의 형성방법은 게이트버스라인에 형성하는 방식, 별도의 라인을 구성하여 형성하는 방식이 있는데 전자를 축적용량방식 후자를 부가용량방식이라 한다. 즉 도 1의 구조는 축적용량방식이 되는 것이다.In the operation of the active matrix liquid crystal display panel, when the turn-on voltage of the TFT 15 is applied to the gate bus line 30, information sent to the data bus line 20 is sent to the pixel electrode 40 through the TFT 15, and the storage capacitor electrode Stored at 35 A method of forming the storage capacitor electrode 35 includes a method of forming a gate bus line and a method of forming a separate line. The former is called an additional capacitance method. That is, the structure of FIG. 1 becomes a storage capacitance method.
하나의 예로 측적용량방식의 구조를 갖는 액티브매트릭스 액정표시패널의 전기적 기능검사의 방법은 게이트버스라인 30을 우수와 기수로 구분하여 쇼트시킨 후 게이트버스라인의 기수라인을 PP 90이, 게이트버스라인의 우수라인을 PP 91에 연결되도록 한다. 불량의 검출을 데 효율적으로 행하기 위하여 데이터버스라인 20도 우수와 기수로 구분하고, 각각 쇼트시킨 후 데이터버스라인의 기수라인을 PP 92에, 데이터버스라인의 우수라인을 PP 93에 연결시킨다. 상기와 같이 구성된 액티브매트릭스 액정표시패널을 검사장치에 세팅하고, 각각의 PP를 상기 검사장치의 단자패드와 접촉시킨다.As an example, the electrical functional test of an active matrix liquid crystal display panel having a lateral capacitance type structure is performed by shorting the gate bus line 30 into storm water and odd numbers, and then turning the gate bus line to PP 90 and the gate bus line. Connect the storm line of PP 91 to PP 91. In order to efficiently detect defects, data bus lines are divided into 20 degree rainwater and odd numbers, and after shortening, respectively, the nose lines of the data bus lines are connected to PP 92 and the storm line of data bus lines are connected to PP 93. The active matrix liquid crystal display panel configured as described above is set in the inspection apparatus, and each PP is brought into contact with the terminal pad of the inspection apparatus.
도 5에서 먼저, PP 90을 통하여 게이트버스라인의 기수라인에 턴온 전압이 인가되면 PP 92와 93을 통하여 데이터버스라인의 우수라인과 기수라인에 입력된 정보가 TFT 15를 통하여 게이트버스라인의 우수라인에 형성되어 있는 보조용량전극 35와 화소전극 40에 저장된다. 그 후 턴 오프 전압에 의하여 TFT 15가 닫히고, 이어서 PP 91을 통하여 게이트버스라인의 우수라인에 턴온 전압을 인가하면 나머지 화소전극 40 등에 정보가 저장된다.In FIG. 5, first, when a turn-on voltage is applied to the nose line of the gate bus line through PP 90, the information input to the even line and the nose line of the data bus line through PP 92 and 93 is the superior of the gate bus line through TFT 15. It is stored in the storage capacitor electrode 35 and the pixel electrode 40 formed in the line. Thereafter, the TFT 15 is closed by the turn-off voltage. Then, when the turn-on voltage is applied to the even line of the gate bus line through the PP 91, the information is stored in the remaining pixel electrode 40 and the like.
따라서 액티브매트릭스 액정표시패널의 전체에 걸쳐서 정보가 저장되게 되고, 상기 저장된 정보를 전기적 기능검사를 하는 검사장치가 읽어들여 정상부분과 불량부분을 체크하게된다.Therefore, the information is stored throughout the active matrix liquid crystal display panel, and the inspection device which performs the electrical functional inspection of the stored information is read to check the normal part and the defective part.
그런데 종래의 액티브매트릭스 액정표시패널에 형성되는 PP의 위치는 도 6 및 도 7과 같이 모델에 따라 다르다.However, the position of the PP formed in the conventional active matrix liquid crystal display panel varies depending on the model as shown in FIGS. 6 and 7.
도 6에서 글래스기판 10에 5인치 모델의 액정표시패널 100을 2개 형성한 구조이고 액정표시패널 100의 주위를 따라 액정표시패널의 전기적 기능검사를 하는데 이용하기 위한 PP(게이트 우수 PP, 게이트 기수 PP, 데이터 우수 PP, 데이터 기수 PP 등)들이 형성된다. 상기 PP는 도 6의 1, 2, 3, 4, 5, 6의 각각의 선택되는 영역에 각각 형성된다.6 is a structure in which two liquid crystal display panels 100 of a 5 inch model are formed on a glass substrate 10, and a PP (gate excellent PP, gate radix) for use in performing electrical functional inspection of the liquid crystal display panel around the liquid crystal display panel 100. PP, data storm PP, data radix PP, etc.) are formed. The PP is formed in each of the selected regions of 1, 2, 3, 4, 5, 6 of FIG.
또 도 7에서 글래스기판 10에 10인치 모델의 액정표시패널 200을 1개 형성한 구조이고, 액정표시패널 200의 주위를 따라 액정표시패널의 전기적 기능검사를 하는데 이용하기 위한 PP(게이트 우수PP, 게이트 기수 PP, 데이터 우수 PP, 데이터 기수 PP 등)들이 형성된다. 상기 PP는 도 7의 101,102,103,104의 각각의 선택되는 영역에 각각 형성된다.In addition, in FIG. 7, the glass substrate 10 has a structure in which one 10-inch liquid crystal display panel 200 is formed on the glass substrate 10. Gate odd PP, data even PP, data odd PP, etc.) are formed. The PP is formed in each of the selected areas of 101, 102, 103 and 104 of FIG.
상기 도 6 및 도 7에서 알수 있는 것처럼 종래에는 액정표시패널의 모델에 따라 글래스기판 위에 형성되는 PP의 위치가 다르기 때문에 액정표시패널의 전기적 기능검사를 하기 위해서는 각 모델마다 검사장치 및 지그가 별도로 필요하게된다.As can be seen from FIG. 6 and FIG. 7, since the position of the PP formed on the glass substrate is different according to the model of the liquid crystal display panel, an inspection apparatus and a jig are separately required for each model to perform the electrical functional test of the liquid crystal display panel. Will be done.
본 발명은 액정표시패널의 전기적 기능검사를 실시하는데 이용하는 PP를 액정표시패널의 모델에 관계없이 글래스기판의 고정된 위치에 형성한다.According to the present invention, PP, which is used to perform an electrical function test of a liquid crystal display panel, is formed at a fixed position of a glass substrate regardless of the model of the liquid crystal display panel.
즉, 본 발명은 하나의 예로 도 9와 같이 액정표시패널의 모델에 관계없이 글래스기판 510의 소정의 정해진 위치에 게이트버스라인 530의 기수 PP 590과 우수 PP591과 데이터버스라인 520의 기수 PP 592와 우수 PP 593 등을 형성한다.That is, in an exemplary embodiment of the present invention, as shown in FIG. 9, the radix PP 590 of the gate bus line 530 and the even PP591 of the gate bus line 530 and the radix PP 592 of the data bus line 520 are located at a predetermined position of the glass substrate 510 regardless of the model of the liquid crystal display panel as shown in FIG. Excellent PP 593 and so on.
더 구체적으로 설명하면 게이트버스라인 530의 기수 PP 590이 액정표시패널의 5인치급 또는 10인치급에 관계없이 동일한 좌표(X,Y)의 위치에 형성되고, 상기 PP 5[91,592,593도 소정의 위치에 동일한 방법으로 형성된다.More specifically, the base PP 590 of the gate bus line 530 is formed at the same coordinates (X, Y) regardless of the 5-inch or 10-inch class of the liquid crystal display panel, and the PP 5 [91,592,593 degrees is a predetermined position. Is formed in the same way.
따라서, 본 발명의 목적은 액정표시패널의 크기 등에 상관없이 동일한 검사지그와 장치를 사용할 수 있도록 함으로씨 검사장비의 수를 줄이고, 검사장비의 지그교체시간을 절감하는데 있다.Accordingly, an object of the present invention is to reduce the number of C inspection equipment and to reduce the jig replacement time of the inspection equipment by allowing the same inspection jig and apparatus to be used regardless of the size of the liquid crystal display panel.
도 1은 일반적인 액정표시패널의 평면도이고,1 is a plan view of a general liquid crystal display panel,
도 2는 도 1의 단면도이고,2 is a cross-sectional view of FIG. 1,
도 3, 도 4는 일반적인 액정표시패널을 제조하는 과정에서 라인의 단선 및 쇼트를 설명하기 위한 단면도이고,3 and 4 are cross-sectional views illustrating line breaks and shorts in a process of manufacturing a general liquid crystal display panel.
도 5는 종래의 PP와 액정표시패널이 연결된 상태를 나타내는 회로도이고,5 is a circuit diagram illustrating a state in which a conventional PP and a liquid crystal display panel are connected.
도6, 도 7은 종래의 PP 형성영역과 액정표시패널이 글래스기판 위에 구성된 상태를 도식적으로 나타내는 도이고,6 and 7 are diagrams schematically showing a state in which a conventional PP formation region and a liquid crystal display panel are formed on a glass substrate.
도 8a는 본 발명의 PP의 일부와 게이트버스라인 등이 패턴된 상태를 나타내는 회로도이고,8A is a circuit diagram illustrating a state in which a part of the PP of the present invention, a gate bus line, and the like are patterned,
도 8b는 본 발명의 PP의 일부와 데이터버스라인 등이 패턴된 상태를 나타내는 회로도이고,8B is a circuit diagram illustrating a state in which a part of the PP and a data bus line of the present invention are patterned,
도 8c는 본 발명의 스위칭소자와 화소전극의 구조의 한 예를 나타내는 단면도이고8C is a cross-sectional view showing an example of the structure of a switching element and a pixel electrode of the present invention;
도 9는 본발명의 PP와 액정표시패널이 연결된 상태를 나타내는 회로도이고,9 is a circuit diagram showing a state in which a PP and a liquid crystal display panel of the present invention are connected;
도 10, 도 11은 본 발명의 PP와 액정표시패널이 글래스기판 위에 구성된 상태를 도식적으로 나타내는 도면이다.10 and 11 are diagrams schematically showing a state in which the PP and the liquid crystal display panel of the present invention are configured on a glass substrate.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10,510 : 글래스기판 15 : 스위칭소자(TFT)10,510: glass substrate 15: switching element (TFT)
20,520 : 데이터버스라인 21,521 : 소스전극20,520: data bus line 21,521: source electrode
22,522 : 드레인전극 30,530 : 게이트버스라인22,522 drain electrode 30,530 gate bus line
31,531 : 게이트전극 35 : 보조용량전극31,531: gate electrode 35: storage capacitor electrode
40,540 : 화소전극 50,550 : 게이트절연막40,540: pixel electrode 50,550: gate insulating film
55,555 : 반도체층 56,57,556,557 : 오믹접촉층55,555: Semiconductor layer 56,57,556,557: Ohmic contact layer
60,560 : 보호막60,560: Shield
90,91,92,93,590,591,592,593 : 탐침패드(PP)90,91,92,93,590,591,592,593: probe pad (PP)
100,600 : 5인치 액정표시패널 200,700 : 10인치 액정표시패널100,600: 5-inch liquid crystal display panel 200,700: 10-inch liquid crystal display panel
본 발명은 글래스기판에 매트릭스상으로 복수의 게이트버스라인과 복수의 데이터버스라인이 형성되고, 상기 게이트버스 라인과 데이터버스라인의 교차점에 스위칭소자가 형성되고, 상기 스위칭소자와 연결된 화소전극이 상기 게이트버스라인과 상기 데이터버스라인으로 둘러싸인 영역에 형성되어 액정표시패널이 구성되고, 상기 액정표시패널의 전기적 기능검사를 하기 위한 복수개의 탐침패드(PP)가 상기 액정표시패널의 싸이즈 및 모델에 관계엾이 상기 글래스기판의 소정의 위치에 고정되도록 구싱한다.According to the present invention, a plurality of gate bus lines and a plurality of data bus lines are formed in a matrix on a glass substrate, a switching element is formed at an intersection point of the gate bus line and the data bus line, and the pixel electrode connected to the switching element is A liquid crystal display panel is formed in an area surrounded by a gate bus line and the data bus line, and a plurality of probe pads PP for inspecting the electrical function of the liquid crystal display panel are related to the size and model of the liquid crystal display panel. Cushing so that the fin is fixed to a predetermined position of the glass substrate.
상기 각각의 PP는 적어도 게이트버스라인의 우수라인을 하나로 쇼트시켜 접속한 PP, 게이트버스라인의 기수라인을 히나로 쇼트시켜 접속한 PP, 데이터버스라인의우수라인을 하나로 쇼트시켜 접속한 PP, 데이터버스라인의 기수라인을 하나로 쇼트시켜 접속한 PP가 구성된다.Each of the PPs includes at least one PP connected by shorting an excellent line of a gate bus line, a PP connected by shorting a radix line of a gate bus line with a PP, and a PP connected by shorting an excellent line of a data bus line with one. The PP connected by shorting the nose line of a bus line into one is comprised.
본 발명의 액정표시패널의 PP는 도 8, 도 9, 도 10, 도 11을 주로 참고하여 실시예에서 상세히 설명한다.PP of the liquid crystal display panel of the present invention will be described in detail with reference to FIGS. 8, 9, 10, and 11.
[실시예]EXAMPLE
먼저, 도 8a에서와 같이 글래스기판 510 위에 점선으로 둘러싸인 F 영역(액정표시패널의 영역) 내에 게이트버스라인 530과 게이트버스라인에서 분기하는 게이트전극(도시되지 않음)이 소정의 패틴으로 형성된다. 이 때 액정표시패널 영역인 F영역 내에 스위칭소자와 화소전극을 형성완료한 후 액정표시패널의 전기적 기능검사를 하기 위한 PP 중 일부 즉, 게이트버스라인의 기수라인을 모두 쇼트시켜연결된 PP 590 및 데이터버스라인의 우수라인을 모두 쇼트시켜 연결된 PP 593이 글래스기판 510의 가장자리 부분에 동시에 패터닝되어 형성된다. 그런데 PP 590 및 593은 본 발명의 목적 달성을 위하여 글래스기판에 형성되는 액정표시패널의 모델이나 크기에 관계없이 항상 정해진 위치에 형성되어야 하기 때문에 점선으로 둘러싸인 G 영역(이하 유동영역이라 칭한다)의 패턴 형태는 액정표시패널의 라인패턴에 따라 유동적으로 변경될 수 있다.First, as shown in FIG. 8A, a gate bus line 530 and a gate electrode (not shown) branching from the gate bus line are formed in a predetermined patine in the F region (region of the liquid crystal display panel) surrounded by a dotted line on the glass substrate 510. At this time, after the switching element and the pixel electrode are formed in the area F of the liquid crystal display panel, part of the PP for the electrical functional inspection of the liquid crystal display panel, that is, the PP 590 and the data connected by shorting all the odd lines of the gate bus line are connected. PP 593, which is connected by shorting all the good lines of the bus line, is formed by simultaneously patterning the edges of the glass substrate 510. However, in order to achieve the object of the present invention, PP 590 and 593 should be formed at a predetermined position regardless of the model or size of the liquid crystal display panel formed on the glass substrate. The shape may be flexibly changed according to the line pattern of the liquid crystal display panel.
이어서 도 8a와 같이 게이트버스라인 및 일부 PP 등이 패턴된 기판의 전면에 게이트절연막을 도포하고, 유동영역 내의 910, 920, 930, 940 부분에 콘택홀을 형성함으로써 패턴된 라인의 단부부분의 금속막이 노출되도록한다.Subsequently, as shown in FIG. 8A, a gate insulating film is coated on the entire surface of the substrate on which the gate bus line, some PP, etc. are patterned, and contact holes are formed in portions 910, 920, 930, and 940 in the flow region to form metals at the end portions of the patterned lines. Allow the membrane to be exposed.
상기 과정을 거친 후 게이트전극부분의 게이트절연막 위에 섬모양으로 반도체층 및 오믹접촉층을 형성하고, 도 8b의 패턴 모양으로 F영역 내에 데이터버스라인등을 형성하고, 글래스기판의 가장자리 부분의 정해진 위치에 게이트버스라인의 기수라인을 모두 쇼트시켜 연결된 PF 591 및 데이터버스라인의 우수라인을 모두쇼트시켜 연결된 PP 592를 동시에 형성한다. 상기와 같이 도 8b 의 패턴을 도 8a의 패턴이 형성된 기판 위에 형성하면 도 8a의 콘택홀 910, 920, 930, 940에 의하여 노출된 금속이 도 8b의 810, 820, 830, 840 부분의 라인 단부와 각각 접촉된다.After the above process, a semiconductor layer and an ohmic contact layer are formed in an island shape on the gate insulating film of the gate electrode portion, a data bus line is formed in the F region in a pattern shape of FIG. 8B, and a predetermined position of the edge portion of the glass substrate is formed. On the other hand, short circuits of gate bus lines and short circuits of connected PF 591 and data bus lines are all shorted to form connected PP 592 at the same time. As described above, when the pattern of FIG. 8B is formed on the substrate on which the pattern of FIG. 8A is formed, the metal exposed by the contact holes 910, 920, 930, and 940 of FIG. 8A is exposed at line ends of portions 810, 820, 830, and 840 of FIG. 8B. Are in contact with each other.
상기 PP 591 및 592는 PP 590 및 593과 마찬가지로 글래스기판에 형성되는 액정표시패널의 모델이나 크기에 관계없이 항상 정해진 위치에 형성되어야 하기 때문에 유동영역의 패턴 형태는 액정표시패널의 라인패턴에 따라 유동적으로 변경될 수 있다.Like PP 590 and 593, the PP 591 and 592 should always be formed at a predetermined position regardless of the model or size of the liquid crystal display panel formed on the glass substrate. Can be changed to
상기 콘택흘 910, 920, 930, 940을 통하여 게이트버스라인 및 데이터버스라인과 각각의 PP를 연결하는 이유는 기수라인과 우수라인이 오버랩되더라도 서로 쇼트되지 않도록 하기 위해서이다.The reason why the PP is connected to the gate bus line and the data bus line through the contact flows 910, 920, 930 and 940 is to prevent the short circuit between the odd and even lines.
상기 도 8a, 도 8 b의 과정을 거치고, 데이터버스라인과 게이트버스라인의 교차영역에는 도 8c와 같은 스위칭소자 및 화소전극이 형성되도록한다. 도 8c에서 510은 글래스기판, 531은 게이트전극, 550은 게이트절연막, 555는 반도체층, 556, 557은 오믹접촉층, 520은 데이터버스라인, 521은 소스전극, 522는 드레인전극, 560은 보호막, 540은 화소전극을 나타낸다.8A and 8B, the switching element and the pixel electrode as shown in FIG. 8C are formed in the intersection area of the data bus line and the gate bus line. 8C, 510 is a glass substrate, 531 is a gate electrode, 550 is a gate insulating film, 555 is a semiconductor layer, 556, 557 is an ohmic contact layer, 520 is a data bus line, 521 is a source electrode, 522 is a drain electrode, and 560 is a protective film. 540 denotes a pixel electrode.
상기 도 8a, 도 8b, 도 8c의 과정을 거쳐 액정표시패널을 구성하면 도 9와 같이 글래스기판 위에 액정표시패널과 PP가 구성된다.When the liquid crystal display panel is configured through the processes of FIGS. 8A, 8B, and 8C, the liquid crystal display panel and the PP are formed on the glass substrate as shown in FIG. 9.
상기 도 9의 기판은 게이트버스라인 및 데이터버스라인의 단선 및 쇼트여부 등의 전기적 기능검사를 실행한 후 액정표시패널의 영역 즉, F 영역의 점선을 따라 절단하여 액정표시패널을 조립한다.The substrate of FIG. 9 is subjected to an electrical functional test such as disconnection and short-circuit of the gate bus line and the data bus line, and then cut along the dotted line of the region of the liquid crystal display panel, that is, the F region, to assemble the liquid crystal display panel.
이해를 돕기 위하여 같은 크기의 글래스기판에 5인치급의 액정표시패널을 2개 형성한 구조(도 10), 10인치급의 액정표시패널을 1개 구성한 구조(도 11)을 참고하여 본 발명의 PP의 형성 위치를 상세히 설명한다.For the sake of understanding, referring to the structure in which two 5-inch liquid crystal display panels are formed on the same size glass substrate (FIG. 10) and the structure in which one 10-inch liquid crystal display panel is formed (FIG. 11), The formation position of PP is explained in full detail.
도 10의 글래스기판 510과 도 11의 글래스기판 510의 크기는 동일하다고 가정하였을 때 상기 글래스기판 510의 영역 내에 형성되는 액정표시패널은 모델이나 크기에 따라서 다르게 디자인된다.Assuming that the glass substrate 510 of FIG. 10 and the glass substrate 510 of FIG. 11 have the same size, the liquid crystal display panel formed in the area of the glass substrate 510 is designed differently according to the model or size.
하나의 예로 도 10에는 5인치급의 2개의 액정표시패널 600이 글래스기판 510의 영역 내에 형성되어 있고, 액정표시패널의 전기적 기능검사를 위한 PP 590, 591, 592, 593은 글래스기판 510의 소정의 고정된 위치에 형성되어 있다.For example, in FIG. 10, two 5-inch LCD panels 600 are formed in the area of the glass substrate 510. PP 590, 591, 592, and 593 for the electrical functional inspection of the liquid crystal display panel are defined in the glass substrate 510. It is formed at a fixed position of.
또, 도 11에서는 10인치급의 1개의 액정표시패널 700이 글래스기판 510의 영역내에 형성되어 있고, 액정표시패널의 전기적 기능검사를 위한 PP 590, 591, 592, 593은 글래스기판 510의 소정의 고정된 위치에 형성되어 있다.In FIG. 11, one 10-inch liquid crystal display panel 700 is formed in the area of the glass substrate 510, and PP 590, 591, 592, and 593 for the electrical functional inspection of the liquid crystal display panel are prescribed by the glass substrate 510. It is formed in a fixed position.
상기 도 10 및 도 11의 PP 590, 591, 592, 593은 글래스기판에 형성되는 액정표시패널의 크기 및 모델에 관계없이 동일한 위치에 형성된다.10 and 11, PP 590, 591, 592 and 593 are formed at the same position regardless of the size and model of the liquid crystal display panel formed on the glass substrate.
즉, 도 10의 PP 590의 형성위치(좌표 XY)와 도 11의 PP 590의 형성위치(좌표 XY)동일하고, 나머지 PP 591, 592, 593도 마찬가지로 동일한 위치에 형성된다.That is, the formation position (coordinate XY) of PP 590 of FIG. 10 and the formation position (coordinate XY) of PP 590 of FIG. 11 are the same, and remainder PP 591, 592, 593 is similarly formed in the same position.
특히, 도 11에서 액정표시패널은 1개가 형성되고, PP군이 2개가 형성되면 1개의 PP군은 스패어로 이용할 수 있다.In particular, when one liquid crystal display panel is formed in FIG. 11 and two PP groups are formed, one PP group may be used as a spare.
본 발명의 액정표시패널의 PP 590, 591, 592, 593은 도 10 및 도 11과 같이 액정표시패널의 모델이나 크기 개수에 관계없이 항상 글래스기판 510의 소정의 정해진 위치에 형성되도록 함으로써 액정표시패널의 모델의 디자인에 따라 각각 다른검사지그를 제작할 필요가 없고, 검사지그를 교체하는 시간이 절감되는 효과가있다.PP 590, 591, 592, and 593 of the liquid crystal display panel of the present invention are always formed at a predetermined position of the glass substrate 510 regardless of the model or the number of sizes of the liquid crystal display panel as shown in FIGS. According to the design of the model, there is no need to manufacture different inspection jig, and it is effective to reduce the time to replace the inspection jig.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970027748A KR100455860B1 (en) | 1997-06-26 | 1997-06-26 | Probing pad of an lcd panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970027748A KR100455860B1 (en) | 1997-06-26 | 1997-06-26 | Probing pad of an lcd panel |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990003791A true KR19990003791A (en) | 1999-01-15 |
KR100455860B1 KR100455860B1 (en) | 2005-01-05 |
Family
ID=37372340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970027748A KR100455860B1 (en) | 1997-06-26 | 1997-06-26 | Probing pad of an lcd panel |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100455860B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100490054B1 (en) * | 1997-08-25 | 2005-09-05 | 삼성전자주식회사 | Probe Frames for Array Testers |
KR100911104B1 (en) * | 2002-12-31 | 2009-08-06 | 엘지디스플레이 주식회사 | Array substrate and the fabrication method for lcd |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101016576B1 (en) | 2003-12-24 | 2011-02-22 | 삼성전자주식회사 | Thin Film Transistor Substrate |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0599788A (en) * | 1991-10-09 | 1993-04-23 | Tokyo Electron Yamanashi Kk | Inspection of liquid crystal display substrate |
KR940007589A (en) * | 1992-09-29 | 1994-04-27 | 이헌조 | PAD for TEST of LCD |
JPH08190087A (en) * | 1995-01-09 | 1996-07-23 | Hitachi Ltd | Transparent insulating substrate for producing liquid crystal display panel and method for inspecting its various characteristics |
-
1997
- 1997-06-26 KR KR1019970027748A patent/KR100455860B1/en not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100490054B1 (en) * | 1997-08-25 | 2005-09-05 | 삼성전자주식회사 | Probe Frames for Array Testers |
KR100911104B1 (en) * | 2002-12-31 | 2009-08-06 | 엘지디스플레이 주식회사 | Array substrate and the fabrication method for lcd |
Also Published As
Publication number | Publication date |
---|---|
KR100455860B1 (en) | 2005-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100338830B1 (en) | Collective substrate of active-matrix substrates, manufacturing method thereof and inspecting method thereof | |
KR100192193B1 (en) | Lcd panel having a plurality of shunt buses | |
KR100765926B1 (en) | Display device and method of reparing defect of the same | |
KR101051012B1 (en) | Display panel mother substrate and manufacturing method thereof | |
KR20040010118A (en) | Display device and method for recovering broken line thereof | |
JP2000310796A (en) | Thin film transistor substrate for liquid crystal display device | |
US6429908B1 (en) | Method for manufacturing a gate of thin film transistor in a liquid crystal display device | |
JP2003156763A (en) | Liquid crystal display unit and its defect repair method | |
KR100490040B1 (en) | Liquid crystal display device with two or more shorting bars and method for manufacturing same | |
US5466620A (en) | Method for fabricating a liquid crystal display device | |
US6624871B1 (en) | Liquid crystal display and method for removing pattern defects | |
JPH09243989A (en) | Active matrix display device and its correction method | |
US20080174713A1 (en) | Liquid crystal display panel with line defect repairing mechanism and repairing method thereof | |
KR0151296B1 (en) | Lcd device with structure for preventing static electricity | |
KR100455860B1 (en) | Probing pad of an lcd panel | |
JP7180840B2 (en) | Array substrate manufacturing method, array substrate intermediate product, and array substrate | |
JPH07318980A (en) | Liquid crystal display panel | |
KR100299682B1 (en) | Flat drive liquid crystal display device | |
KR101232138B1 (en) | Liquid Crystal Display Device And Method For Manufacturing The Same | |
KR100318540B1 (en) | Liquid Crystal Display and a Manufacturing Method thereof | |
JPH09146111A (en) | Array substrate for display device and its production and liquid crystal display device | |
KR100705620B1 (en) | Thin film transistor structure for protecting array panel and Method for fabricating thin film transistor | |
KR0154794B1 (en) | Tft wafer for lcd device | |
KR19990017668A (en) | Thin film transistor substrate and manufacturing method for liquid crystal display | |
KR100286048B1 (en) | Thin film transistor liquid crystal display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120928 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20140918 Year of fee payment: 11 |
|
EXPY | Expiration of term |