JP2003156763A - Liquid crystal display unit and its defect repair method - Google Patents

Liquid crystal display unit and its defect repair method

Info

Publication number
JP2003156763A
JP2003156763A JP2001356180A JP2001356180A JP2003156763A JP 2003156763 A JP2003156763 A JP 2003156763A JP 2001356180 A JP2001356180 A JP 2001356180A JP 2001356180 A JP2001356180 A JP 2001356180A JP 2003156763 A JP2003156763 A JP 2003156763A
Authority
JP
Japan
Prior art keywords
bus line
storage capacitor
gate bus
electrode
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001356180A
Other languages
Japanese (ja)
Other versions
JP3977061B2 (en
Inventor
Yoji Nagase
洋二 長瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Display Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Display Technologies Corp filed Critical Fujitsu Display Technologies Corp
Priority to JP2001356180A priority Critical patent/JP3977061B2/en
Publication of JP2003156763A publication Critical patent/JP2003156763A/en
Application granted granted Critical
Publication of JP3977061B2 publication Critical patent/JP3977061B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a liquid crystal display unit and its defect repair method which can repair a defect place relatively easily if the distance from a display part to an edge of a substrate is short and a defect due to a short circuit between a storage capacity bus line batch electrode and a gate bus line crossing it occurs. SOLUTION: A part of a gate bus line 30 is branched into a plurality of wires 30a and 30b and one branch point 30d is arranged overlying the storage capacity bus line batch electrode 36. The storage capacity bus line batch electrode 36 is provided with an opening part 39 where the branch point 30d is exposed. For example, if a wire 30a and the storage capacity bus line batch electrode 36 short-circuit owing to static electricity, the wire 30a is cut by irradiating the circumference of the branch points 30c and 30d with laser light and the cut place is electrically separated from a gate bus line 30.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、表示部の外側での
ゲートバスラインと蓄積容量バスライン一括電極との短
絡による欠陥を容易に修復できるようにした液晶表示装
置及びその欠陥修復方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device capable of easily repairing a defect due to a short circuit between a gate bus line and a storage capacitor bus line collective electrode outside a display portion, and a defect repairing method thereof.

【0002】[0002]

【従来の技術】近年、アクティブマトリクス型液晶表示
装置はパソコンを初めとするOA(Office Automation
)機器に広く利用されており、さらにEWS(Enginee
ring Work Station)などに使用するために大型化及び
高精細化が進んでいる。
2. Description of the Related Art In recent years, active matrix type liquid crystal display devices include OA (Office Automation) such as personal computers.
) Widely used in equipment, and EWS (Engine
Ring work stations) are becoming larger and finer.

【0003】液晶表示装置の大型化及び高精細化が進む
と、水平走査時間が短くなるとともに、配線負荷容量が
増加するため、表示品質の低下を招くことが考えられ
る。これを回避するために、配線の抵抗値をより一層低
減することが要求されている。特に、表示品質を向上さ
せるために画素毎に蓄積容量が設けられているが、この
蓄積容量の一方の電極となる蓄積容量バスラインの抵抗
値が高いと、横ストロークなどの表示品質の重大な劣化
を招くことになる。蓄積容量バスラインの抵抗値に起因
する表示品質の劣化を回避するために、蓄積容量バスラ
インの両側から電圧を供給して時定数を低減するような
工夫がなされている。
As the liquid crystal display device becomes larger and finer, the horizontal scanning time is shortened and the wiring load capacity is increased, so that the display quality may be deteriorated. In order to avoid this, it is required to further reduce the resistance value of the wiring. In particular, a storage capacitor is provided for each pixel in order to improve the display quality. However, if the resistance value of the storage capacitor bus line that is one of the electrodes of this storage capacitor is high, the display quality such as lateral stroke will be serious. It will cause deterioration. In order to avoid the deterioration of the display quality due to the resistance value of the storage capacitor bus line, the voltage is supplied from both sides of the storage capacitor bus line to reduce the time constant.

【0004】図1は、液晶表示装置を示す平面図であ
る。液晶表示装置は、TFT(薄膜トランジスタ)及び
画素電極等が形成されたTFT基板1と、カラーフィル
タ及びコモン電極等が形成されたCF基板2と、これら
のTFT基板1及びCF基板2の間に封入された液晶と
により構成される。画素電極が水平方向及び垂直方向に
配列している領域が表示部3であり、表示部3には各画
素電極に所定のタイミングで表示信号を供給するための
データバスライン及びゲートバスラインや、前述した蓄
積容量バスラインなども形成されている。
FIG. 1 is a plan view showing a liquid crystal display device. The liquid crystal display device includes a TFT substrate 1 on which TFTs (thin film transistors) and pixel electrodes are formed, a CF substrate 2 on which color filters and common electrodes are formed, and a space between these TFT substrate 1 and CF substrate 2. And a liquid crystal that has been formed. A region in which the pixel electrodes are arranged in the horizontal direction and the vertical direction is the display unit 3, and the display unit 3 includes a data bus line and a gate bus line for supplying a display signal to each pixel electrode at a predetermined timing, The above-mentioned storage capacitor bus line and the like are also formed.

【0005】通常、図1に示すように、TFT基板1は
CF基板2よりも大きく形成される。また、TFT基板
1の4つの辺のうち、CF基板2と重ならない2つの辺
に沿ってそれぞれ複数の端子群が配置される。ゲートバ
スラインは表示部3の外側で複数本づつ複数のゲートバ
スライン群4に区分けされ、一方の辺(図1では左側の
辺)に沿って配置された端子群の各端子(TAB端子)
に接続されている。そして、これらの端子群にはそれぞ
れTAB基板6が接続され、これらのTAB基板6はプ
リント基板8aに接続される。
Usually, as shown in FIG. 1, the TFT substrate 1 is formed larger than the CF substrate 2. Further, among the four sides of the TFT substrate 1, a plurality of terminal groups are arranged along two sides which do not overlap with the CF substrate 2. The gate bus lines are divided into a plurality of gate bus line groups 4 on the outside of the display unit 3, and each terminal (TAB terminal) of the terminal group arranged along one side (the left side in FIG. 1).
It is connected to the. A TAB board 6 is connected to each of these terminal groups, and these TAB boards 6 are connected to a printed board 8a.

【0006】これと同様に、データバスラインは表示部
3の外側で複数本づつ複数のデータバスライン群5に区
分けされ、他方の辺(図1では下側の辺)に沿って配置
された端子群の各端子(TAB端子)に接続されてい
る。そして、これらの端子群にはそれぞれTAB基板7
が接続され、これらのTAB基板7はプリント基板8b
に接続される。
Similarly, the data bus lines are divided into a plurality of data bus line groups 5 on the outer side of the display unit 3 and arranged along the other side (the lower side in FIG. 1). It is connected to each terminal (TAB terminal) of the terminal group. The TAB board 7 is provided in each of these terminal groups.
Are connected, and these TAB boards 7 are printed boards 8b.
Connected to.

【0007】図2は図1中に破線の円Aで囲んだ部分の
拡大図である。表示部3には水平方向に延びる複数本の
ゲートバスライン10及び垂直方向に延びる複数本のデ
ータバスライン11(図2では1本のみ図示)が形成さ
れている。これらのゲートバスライン10及びデータバ
スライン11で区画された矩形の領域がそれぞれ画素領
域である。
FIG. 2 is an enlarged view of a portion surrounded by a broken line circle A in FIG. A plurality of horizontally extending gate bus lines 10 and a plurality of vertically extending data bus lines 11 (only one is shown in FIG. 2) are formed in the display section 3. Each rectangular area partitioned by the gate bus line 10 and the data bus line 11 is a pixel area.

【0008】各画素領域にはそれぞれTFT12及び画
素電極13が形成されている。TFT12のゲート電極
はゲートバスライン10に接続され、ドレイン電極はデ
ータバスライン11に接続され、ソース電極は画素電極
13に接続されている。また、各画素領域の中央を横断
するように、複数本の蓄積容量バスライン14が形成さ
れている。
A TFT 12 and a pixel electrode 13 are formed in each pixel region. The gate electrode of the TFT 12 is connected to the gate bus line 10, the drain electrode is connected to the data bus line 11, and the source electrode is connected to the pixel electrode 13. Further, a plurality of storage capacitor bus lines 14 are formed so as to cross the center of each pixel region.

【0009】これらの画素電極13が配列された表示部
3の外側にはガードリング18が形成されている。この
ガードリング18と各ゲートバスライン10との間に
は、静電気によるTFT12の破壊を防止するための保
護素子17が接続されている。
A guard ring 18 is formed on the outside of the display section 3 in which the pixel electrodes 13 are arranged. A protective element 17 is connected between the guard ring 18 and each gate bus line 10 to prevent the TFT 12 from being damaged by static electricity.

【0010】ガードリング18の外側には蓄積容量バス
ライン一括電極16(図中、太線で示す)が形成されて
いる。各蓄積容量バスライン14は、接続電極15及び
接続部15a,15bを介して蓄積容量バスライン一括
電極16に電気的に接続されている。ゲートバスライン
10は、蓄積容量バスライン一括電極16の下方を通
り、屈曲部10eでTAB端子群に向けて屈曲されてい
る。
A storage capacitor bus line collective electrode 16 (shown by a thick line in the drawing) is formed outside the guard ring 18. Each storage capacitor bus line 14 is electrically connected to the storage capacitor bus line collective electrode 16 via the connection electrode 15 and the connecting portions 15a and 15b. The gate bus line 10 passes below the storage capacitor bus line collective electrode 16 and is bent toward the TAB terminal group at the bent portion 10e.

【0011】なお、TFT12のゲート電極、ゲートバ
スライン10及び蓄積容量バスライン14は同一の導電
層(第1導電層)に形成され、TFT12のソース電極
及びドレイン電極、データバスライン11、ガードリン
グ18、蓄積容量バスライン一括電極16は同一の導電
層(第2導電層)に形成され、画素電極13及び接続電
極15は同一の導電層(第3導電層)に形成される。そ
して、各導電層の間には絶縁膜が形成され、導電層間の
短絡を防止している。
The gate electrode of the TFT 12, the gate bus line 10 and the storage capacitor bus line 14 are formed on the same conductive layer (first conductive layer), and the source electrode and drain electrode of the TFT 12, the data bus line 11, the guard ring. 18, the storage capacitor bus line collective electrode 16 is formed on the same conductive layer (second conductive layer), and the pixel electrode 13 and the connection electrode 15 are formed on the same conductive layer (third conductive layer). An insulating film is formed between the conductive layers to prevent short circuits between the conductive layers.

【0012】ところで、ゲートバスライン10は、図2
に示すように、蓄積容量バスライン一括電極16と交差
している。図3は、ゲートバスライン10と蓄積容量バ
スライン一括電極16との交差部を示す平面図である。
この部分で、製造途中に静電気又は異物などによって短
絡が発生すると、ゲートバスライン10が一定の電圧に
保持されてしまうため、ゲートバスライン方向の線欠陥
が発生する。
By the way, the gate bus line 10 is shown in FIG.
As shown in, the storage capacitor bus line collective electrode 16 intersects. FIG. 3 is a plan view showing an intersection of the gate bus line 10 and the storage capacitor bus line collective electrode 16.
In this portion, if a short circuit occurs due to static electricity or foreign matter during manufacturing, the gate bus line 10 is held at a constant voltage, so that a line defect in the gate bus line direction occurs.

【0013】このような欠陥を修復する方法として、図
4に示すように、ゲートバスライン10のうち蓄積容量
バスライン一括電極16と交差する部分を、予め2本の
配線10a,10bに分岐することが提案されている。
製造途中に静電気などによってゲートバスライン10と
蓄積容量バスライン一括電極16との交差部に短絡が発
生した場合、パターン認識による検査で短絡個所を特定
した後、短絡しているほうの配線(10a又は10b)
の両側端部近傍をレーザで切断することにより、短絡個
所を表示部3のゲートバスライン10から電気的に分離
する。
As a method of repairing such a defect, as shown in FIG. 4, a portion of the gate bus line 10 that intersects with the storage capacitor bus line collective electrode 16 is branched into two wirings 10a and 10b in advance. Is proposed.
If a short circuit occurs at the intersection of the gate bus line 10 and the storage capacitor bus line collective electrode 16 due to static electricity or the like during manufacturing, after identifying the short circuit location by inspection by pattern recognition, the shorted wiring (10a Or 10b)
The short-circuited part is electrically separated from the gate bus line 10 of the display section 3 by cutting the vicinity of both side ends of the laser with a laser.

【0014】[0014]

【発明が解決しようとする課題】しかしながら、ゲート
バスライン10と蓄積容量バスライン一括電極16との
短絡個所をパターン認識による検査で常に検出できるわ
けではなく、パターン認識による検査では検出できない
極めて小さな短絡が発生することも多い。電気的な検査
でゲートバスライン10と蓄積容量バスライン一括電極
16との短絡の有無を検査することもできるが、電気的
な検査で短絡があることを検出しても、2本の配線10
a,10bのどちらを切断すればよいのかを判断するこ
とはできない。
However, it is not always possible to detect a short circuit portion between the gate bus line 10 and the storage capacitor bus line collective electrode 16 by inspection by pattern recognition, and an extremely small short circuit that cannot be detected by inspection by pattern recognition. Often occurs. Although it is possible to inspect for a short circuit between the gate bus line 10 and the storage capacitor bus line collective electrode 16 by an electrical inspection, even if the electrical inspection detects a short circuit, the two wirings 10
It cannot be determined which of a and 10b should be cut.

【0015】また、図4に示す方法では、以下に示す欠
点もある。すなわち、液晶表示装置を大型化しても表示
品質を良好に保つためには、蓄積容量バスライン一括電
極16の抵抗値を低く抑える必要がある。そのために、
近年、蓄積容量バスライン一括電極16の幅を広くする
傾向がある。また、近年、表示部を大型化しても表示装
置の全体の大きさをできるだけ小さくするために、表示
部よりも外側の部分の面積を縮小することが要求されて
いる。図4に示すような方法では、蓄積容量バスライン
一括電極16の両側にゲートバスライン10の分岐点が
あるので、50〜150μm程度のスペースが必要とな
る。従って、蓄積容量バスライン一括電極16から基板
の縁までの距離が大きくなり、市場の要求に合わなくな
ってしまう。
Further, the method shown in FIG. 4 has the following drawbacks. That is, in order to maintain good display quality even if the liquid crystal display device is upsized, it is necessary to keep the resistance value of the storage capacitor bus line collective electrode 16 low. for that reason,
In recent years, there is a tendency to increase the width of the storage capacitor bus line collective electrode 16. In addition, in recent years, in order to reduce the overall size of the display device as much as possible even when the display unit is enlarged, it is required to reduce the area of the portion outside the display unit. In the method as shown in FIG. 4, since the gate bus line 10 has branch points on both sides of the storage capacitor bus line collective electrode 16, a space of about 50 to 150 μm is required. Therefore, the distance from the storage capacitor bus line collective electrode 16 to the edge of the substrate becomes large, and it becomes impossible to meet the market demand.

【0016】分岐した配線を屈曲部10eの外側(以
下、「斜め配線部」ともいう)まで延出し、斜め配線部
に一方の分岐点を配置することによって蓄積容量バスラ
インから基板の縁までの距離を小さくすることも考えら
れる。しかし、例えば15型XGA(1024×768
ピクセル)液晶パネルの場合、表示部3でのゲートバス
ライン10のピッチが約300μmであるのに対し、斜
め配線部でのゲートバスラインのピッチは約35μmで
あるので、斜め配線部に分岐点を配置することはできな
い。
By extending the branched wiring to the outside of the bent portion 10e (hereinafter, also referred to as "diagonal wiring portion") and arranging one branch point in the diagonal wiring portion, from the storage capacitor bus line to the edge of the substrate. It is also possible to reduce the distance. However, for example, a 15-inch XGA (1024 x 768
Pixel) In the case of a liquid crystal panel, the pitch of the gate bus lines 10 in the display section 3 is about 300 μm, whereas the pitch of the gate bus lines in the diagonal wiring section is about 35 μm, so that the branch point is formed in the diagonal wiring section. Can not be placed.

【0017】本発明の目的は、表示部から基板の縁まで
の距離が小さく、且つ、蓄積容量バスライン一括電極と
それに交差するゲートバスラインとの短絡による欠陥が
発生したときに比較的簡単に欠陥個所を修復することが
できる液晶表示装置及びその欠陥修復方法を提供するこ
とである。
An object of the present invention is to make the distance from the display section to the edge of the substrate small, and to relatively easily perform when a defect occurs due to a short circuit between the collective electrode of the storage capacitor bus line and the gate bus line intersecting with the collective electrode. An object of the present invention is to provide a liquid crystal display device capable of repairing a defective portion and a defect repairing method thereof.

【0018】[0018]

【課題を解決するための手段】本願請求項1に記載の液
晶表示装置は、複数の画素がマトリクス状に並んだ表示
部と、前記表示部の外側に配置された複数の外部接続端
子と、前記画素毎に形成された薄膜トランジスタ、画素
電極及び蓄積容量と、前記表示部内に相互に平行に配置
されて前記薄膜トランジスタのゲートに接続され、前記
表示部の外側に延出し屈曲部で屈曲して前記外部接続端
子に接続する複数のゲートバスラインと、前記表示部内
に前記ゲートバスラインと並行して配置されて前記蓄積
容量に接続し、前記表示部の外側に延出する複数の蓄積
容量バスラインと、絶縁膜を挟んで前記複数のゲートバ
スラインと交差し、前記複数の蓄積容量バスラインに共
通接続された蓄積容量バスライン一括電極とを有し、前
記ゲートバスラインは前記表示部と前記屈曲部との間に
位置する一対の分岐点の間が複数の配線に分岐され、前
記一対の分岐点の少なくとも一方が前記蓄積容量バスラ
イン一括電極と重なる位置に配置され、前記蓄積容量バ
スライン一括電極には前記分岐点及びその近傍が露出す
る開口部が設けられていることを特徴とする。
According to another aspect of the present invention, there is provided a liquid crystal display device comprising: a display section in which a plurality of pixels are arranged in a matrix; and a plurality of external connection terminals arranged outside the display section. The thin film transistor formed for each pixel, the pixel electrode and the storage capacitor, and arranged in parallel to each other in the display unit and connected to the gate of the thin film transistor, extending to the outside of the display unit and bent at the bent portion, A plurality of gate bus lines connected to external connection terminals, and a plurality of storage capacitor bus lines arranged in the display unit in parallel with the gate bus lines to connect to the storage capacitors and extending to the outside of the display unit. And a storage capacitor bus line collective electrode that intersects the plurality of gate bus lines with an insulating film interposed therebetween and is commonly connected to the plurality of storage capacitor bus lines. Is divided into a plurality of wirings between a pair of branch points located between the display portion and the bent portion, and at least one of the pair of branch points is arranged at a position overlapping the storage capacitor bus line collective electrode. The storage capacitor bus line collective electrode is provided with an opening that exposes the branch point and the vicinity thereof.

【0019】本発明においては、ゲートバスラインの一
部が複数の配線に分岐しており、これらの配線の両端
部、すなわち一対の分岐点のうちの少なくとも一方が蓄
積容量バスライン一括電極に重なる位置に配置されてい
る。これにより、表示部から基板の縁までの間の距離を
短縮することができる。
In the present invention, a part of the gate bus line is branched into a plurality of wirings, and both ends of these wirings, that is, at least one of a pair of branch points overlaps the storage capacitor bus line collective electrode. It is located in a position. Thereby, the distance between the display unit and the edge of the substrate can be shortened.

【0020】パターン認識等によりゲートバスラインと
蓄積容量バスライン一括電極との短絡を検出した場合
は、分岐点の近傍で少なくとも1本の配線を残し、他の
配線をレーザ等で切断する。この場合、蓄積容量バスラ
イン一括電極と重なる位置で配線を切断するために、蓄
積容量バスライン一括電極には分岐点の近傍が露出する
ように予め開口部を設けておくことが必要である。
When a short circuit between the gate bus line and the storage capacitor bus line collective electrode is detected by pattern recognition or the like, at least one wiring is left near the branch point and the other wiring is cut by a laser or the like. In this case, in order to cut the wiring at a position overlapping the storage capacitor bus line collective electrode, it is necessary to previously provide an opening in the storage capacitor bus line collective electrode so that the vicinity of the branch point is exposed.

【0021】本願請求項2に記載の液晶表示装置は、複
数の画素がマトリクス状に並んだ表示部と、前記表示部
の外側に配置された複数の外部接続端子と、前記画素毎
に形成された薄膜トランジスタ、画素電極及び蓄積容量
と、前記表示部内に相互に平行に配置されて前記薄膜ト
ランジスタのゲートに接続され、前記表示部の外側に延
出し屈曲部で屈曲して前記外部接続端子に接続する複数
のゲートバスラインと、前記表示部内に前記ゲートバス
ラインと並行して配置されて前記蓄積容量に接続し、前
記表示部の外側に延出する複数の蓄積容量バスライン
と、絶縁膜を挟んで前記複数のゲートバスラインと交差
し、前記複数の蓄積容量バスラインに共通接続された蓄
積容量バスライン一括電極と、前記表示部と前記屈曲部
との間の前記ゲートバスラインに並行して形成された補
助配線とを有し、前記補助配線はその両端部の少なくと
も一方が前記蓄積容量バスラインと重なる位置に配置さ
れ、前記蓄積容量バスライン一括電極には前記補助配線
の端部及びその近傍が露出する開口部が設けられている
ことを特徴とする。
In the liquid crystal display device according to the second aspect of the present application, a display section in which a plurality of pixels are arranged in a matrix, a plurality of external connection terminals arranged outside the display section, and each of the pixels are formed. The thin film transistor, the pixel electrode, and the storage capacitor, which are arranged in parallel with each other in the display unit, are connected to the gate of the thin film transistor, extend to the outside of the display unit, and are bent at a bent portion to be connected to the external connection terminal. A plurality of gate bus lines, a plurality of storage capacitor bus lines which are arranged in parallel with the gate bus lines in the display unit and connected to the storage capacitors, and which extend to the outside of the display unit, and an insulating film are sandwiched therebetween. A storage capacitor bus line collective electrode that intersects the plurality of gate bus lines and is commonly connected to the plurality of storage capacitor bus lines; and the gate between the display portion and the bent portion. An auxiliary wiring formed in parallel with the drain line, at least one of both ends of the auxiliary wiring being disposed so as to overlap the storage capacitor bus line, and the auxiliary wiring for the storage capacitor bus line collective electrode. Is provided with an opening that exposes the end and the vicinity thereof.

【0022】本発明においては、予めゲートバスライン
と並行する補助配線を設けておく。但し、補助配線の両
端部の少なくとも一方は蓄積容量バスラインと重なる位
置に配置する。また、蓄積容量バスライン一括電極に
は、補助配線の端部と、ゲートバスラインのうち補助配
線の端部に対応する部分とが露出する開口部を設けてお
く。
In the present invention, an auxiliary wiring parallel to the gate bus line is provided in advance. However, at least one of both ends of the auxiliary wiring is arranged at a position overlapping the storage capacitor bus line. Further, the storage capacitor bus line collective electrode is provided with an opening exposing the end of the auxiliary wiring and the portion of the gate bus line corresponding to the end of the auxiliary wiring.

【0023】パターン認識又は電気的な検査によりゲー
トバスラインと蓄積容量バスライン一括電極との短絡を
検出した場合は、ゲートバスラインのうち短絡個所の両
側をレーザ等で切断し、短絡個所をゲートバスラインか
ら電気的に切り離す。そして、補助配線とゲートバスラ
インとを電気的に接続して、短絡箇所を迂回する経路を
形成する。
When a short circuit between the gate bus line and the storage capacitor bus line collective electrode is detected by pattern recognition or electrical inspection, both sides of the short circuit point of the gate bus line are cut by a laser or the like, and the short circuit point is gated. Electrically disconnect from the bus line. Then, the auxiliary wiring and the gate bus line are electrically connected to each other to form a path that bypasses the short-circuited portion.

【0024】補助配線とゲートバスラインとを電気的に
接続するために、補助配線の両端部からゲートバスライ
ンまでの領域上に予め接続用配線を設けておくことが好
ましい。この場合は、レーザを接続用配線と補助配線及
びゲートバスラインとの重なり部分に照射することによ
り、接続用配線と補助配線及びゲートバスラインを接合
(レーザウェルディング)することができる。
In order to electrically connect the auxiliary wiring and the gate bus line, it is preferable to previously provide a connection wiring on a region from both ends of the auxiliary wiring to the gate bus line. In this case, the connection wiring, the auxiliary wiring and the gate bus line can be joined (laser welding) by irradiating the overlapping portion of the connection wiring with the auxiliary wiring and the gate bus line.

【0025】また、補助配線及びゲートバスラインの上
の絶縁膜にレーザ等によりコンタクトホールを形成した
後、レーザーCVD(Chemical Vapor Deposition )法
により、補助配線とゲートバスラインとを電気的に接続
する配線を形成してもよい。
After forming a contact hole in the insulating film on the auxiliary wiring and the gate bus line by a laser or the like, the auxiliary wiring and the gate bus line are electrically connected by a laser CVD (Chemical Vapor Deposition) method. Wiring may be formed.

【0026】本願請求項4に記載の液晶表示装置の欠陥
修復方法は、表示部外側でのゲートバスラインと蓄積容
量バスライン一括電極との短絡による欠陥を修復する液
晶表示装置の欠陥修復方法において、前記ゲートバスラ
インのうち一対の分岐点の間を複数の配線に分岐し、且
つ前記一対の分岐点の少なくとも一方を前記蓄積容量バ
スライン一括電極に設けられた開口部の内側に配置して
おき、前記ゲートバスラインと前記蓄積容量バスライン
一括電極との短絡が検出されたときに、前記複数の配線
の少なくとも1本を残し、他の配線を前記分岐点の近傍
で切断することを特徴とする。
A defect repairing method for a liquid crystal display device according to claim 4 is a defect repairing method for a liquid crystal display device, which repairs a defect due to a short circuit between a gate bus line and a storage capacitor bus line collective electrode on the outside of a display portion. The gate bus line is branched into a plurality of wirings between a pair of branch points, and at least one of the pair of branch points is arranged inside an opening provided in the storage capacitor bus line collective electrode. Every other time, when a short circuit between the gate bus line and the storage capacitor bus line collective electrode is detected, at least one of the plurality of wirings is left and the other wirings are cut in the vicinity of the branch point. And

【0027】本発明においては、予めゲートバスライン
のうち一対の分岐点の間を複数の配線に分岐し、且つ一
対の分岐点の少なくとも一方を蓄積容量バスライン一括
電極に設けられた開口部の内側に配置しておく。そし
て、パターン認識等によりゲートバスラインと蓄積容量
バスライン一括電極との短絡を検出したときには、レー
ザ等により蓄積容量バスライン一括電極と短絡している
配線を切断し、短絡箇所をゲートバスラインから電気的
に切り離す。これにより、欠陥が修復される。
In the present invention, the gate bus line is branched into a plurality of wirings between the pair of branch points, and at least one of the pair of branch points is an opening provided in the storage capacitor bus line collective electrode. Place it inside. When a short circuit between the gate bus line and the storage capacitance bus line batch electrode is detected by pattern recognition, etc., the wiring short-circuited with the storage capacitance bus line batch electrode is cut by a laser etc. Electrically disconnect. As a result, the defect is repaired.

【0028】本発明では、ゲートバスラインを分岐する
分岐点の少なくとも一方を蓄積容量バスラインと重なる
位置に配置しているので、表示部から基板の縁までの距
離を短縮することができる。
In the present invention, at least one of the branch points for branching the gate bus line is arranged at a position overlapping the storage capacitor bus line, so that the distance from the display portion to the edge of the substrate can be shortened.

【0029】本願請求項5に記載の液晶表示装置の欠陥
修復方法は、表示部外側でのゲートバスラインと蓄積容
量バスライン一括電極との短絡による欠陥を修復する液
晶表示装置の欠陥修復方法において、前記ゲートバスラ
インに並行して補助配線を形成し、且つ前記補助配線の
両端部の少なくとも一方を前記蓄積容量バスライン一括
電極に設けられた開口部の内側に配置しておき、前記ゲ
ートバスラインと前記蓄積容量バスライン一括電極との
短絡が検出されたときに、前記ゲートバスラインを短絡
個所を挟む2箇所の位置で切断し、当該切断部の近傍と
前記補助配線とを電気的に接続することを特徴とする。
A defect repairing method for a liquid crystal display device according to claim 5 is a defect repairing method for a liquid crystal display device, which repairs a defect due to a short circuit between a gate bus line and a storage capacitor bus line collective electrode on the outside of a display portion. An auxiliary wiring is formed in parallel with the gate bus line, and at least one of both ends of the auxiliary wiring is arranged inside an opening provided in the storage capacitor bus line collective electrode, When a short circuit between a line and the collective electrode of the storage capacitor bus line is detected, the gate bus line is cut at two positions sandwiching the short circuit portion, and the vicinity of the cut portion and the auxiliary wiring are electrically connected. It is characterized by connecting.

【0030】本発明においては、予めゲートバスライン
に並行して補助配線を形成しておく。但し、補助配線の
両端部の少なくとも一方は、蓄積容量バスライン一括電
極と重なる位置に配置し、蓄積容量バスライン一括電極
には補助配線の端部及びその近傍が露出する開口部を設
けておく。
In the present invention, the auxiliary wiring is formed in parallel with the gate bus line in advance. However, at least one of both ends of the auxiliary wiring is arranged at a position overlapping the storage capacitor bus line collective electrode, and the storage capacitor bus line collective electrode is provided with an opening exposing the end of the auxiliary wiring and the vicinity thereof. .

【0031】そして、パターン認識又は電気的な検査に
よりゲートバスラインと蓄積容量バスライン一括電極と
の短絡を検出したときには、レーザ等により、ゲートバ
スラインのうち蓄積容量バスライン一括電極に短絡して
いる箇所の両側を切断して短絡箇所をゲートバスライン
から電気的に切り離し、補助配線とゲートバスラインと
を電気的に接続して、短絡箇所を迂回する経路を形成す
る。
When a short circuit between the gate bus line and the storage capacitor bus line collective electrode is detected by pattern recognition or electrical inspection, a short circuit is made to the storage capacitor bus line collective electrode of the gate bus lines by a laser or the like. Both sides of the existing portion are cut to electrically disconnect the short-circuited portion from the gate bus line, and the auxiliary wiring and the gate bus line are electrically connected to each other to form a route that bypasses the short-circuited portion.

【0032】補助配線とゲートバスラインとを電気的に
接続するために、補助配線の両端部からゲートバスライ
ンまでの領域上に予め接続用配線を設けておくことが好
ましい。この場合は、レーザを接続用配線と補助配線及
びゲートバスラインとの重なり部分に照射することによ
り、接続用配線と補助配線及びゲートバスラインを接合
(レーザウェルディング)することができる。
In order to electrically connect the auxiliary wiring and the gate bus line, it is preferable to previously provide a connection wiring on a region from both ends of the auxiliary wiring to the gate bus line. In this case, the connection wiring, the auxiliary wiring and the gate bus line can be joined (laser welding) by irradiating the overlapping portion of the connection wiring with the auxiliary wiring and the gate bus line.

【0033】また、補助配線及びゲートバスラインの上
の絶縁膜にレーザ等によりコンタクトホールを形成した
後、レーザーCVD法により、補助配線とゲートバスラ
インとを電気的に接続する配線を形成してもよい。
After forming a contact hole in the insulating film on the auxiliary wiring and the gate bus line with a laser or the like, a wiring for electrically connecting the auxiliary wiring and the gate bus line is formed by laser CVD. Good.

【0034】[0034]

【発明の実施の形態】以下、本発明について、添付の図
面を参照して説明する。
DETAILED DESCRIPTION OF THE INVENTION The present invention will be described below with reference to the accompanying drawings.

【0035】(第1の実施の形態)図5は本発明の第1
の実施の形態の液晶表示装置を示す平面図である。この
液晶表示装置は、TFT及び画素電極等が形成されたT
FT基板21と、カラーフィルタ及びコモン電極等が形
成されたCF基板22と、これらのTFT基板21及び
CF基板22の間に封入された液晶とにより構成され
る。
(First Embodiment) FIG. 5 shows a first embodiment of the present invention.
3 is a plan view showing the liquid crystal display device of the embodiment of FIG. This liquid crystal display device has a TFT having a TFT and a pixel electrode formed thereon.
It is composed of an FT substrate 21, a CF substrate 22 on which a color filter, a common electrode and the like are formed, and a liquid crystal sealed between the TFT substrate 21 and the CF substrate 22.

【0036】画素電極が水平方向及び垂直方向に配列さ
れている領域が表示部23であり、表示部23には各画
素電極に所定のタイミングで表示信号を供給するための
データバスライン及びゲートバスラインや、表示品質を
向上させるための蓄積容量バスラインなども形成されて
いる。
An area in which the pixel electrodes are arranged in the horizontal direction and the vertical direction is a display section 23. The display section 23 has a data bus line and a gate bus line for supplying a display signal to each pixel electrode at a predetermined timing. Lines and storage capacity bus lines for improving display quality are also formed.

【0037】TFT基板21はCF基板22よりも大き
く形成されており、TFT基板21の4つの辺のうち、
CF基板22と重ならない2つの辺に沿ってそれぞれ複
数の端子群が配置されている。ゲートバスラインは表示
部23の外側で複数本づつ複数のゲートバスライン群2
4に区分けされ、一方の辺(図5では左側の辺)に沿っ
て配置された端子群の各端子(TAB端子)に接続され
ている。そして、これらの端子群にはそれぞれTAB基
板26が接続され、これらのTAB基板26はプリント
基板28aに接続される。
The TFT substrate 21 is formed larger than the CF substrate 22, and of the four sides of the TFT substrate 21,
A plurality of terminal groups are arranged along the two sides that do not overlap the CF substrate 22. A plurality of gate bus lines are provided outside the display unit 23, and a plurality of gate bus lines 2 are provided.
It is divided into four and is connected to each terminal (TAB terminal) of the terminal group arranged along one side (left side in FIG. 5). A TAB board 26 is connected to each of these terminal groups, and these TAB boards 26 are connected to a printed board 28a.

【0038】これと同様に、データバスラインは表示部
23の外側で複数本づつ複数のデータバスライン群25
に区分けされ、他方の辺(図1では下側の辺)に沿って
配置された端子群の各端子(TAB端子)に接続されて
いる。そして、これらの端子群にはそれぞれTAB基板
27が接続され、これらのTAB基板27はプリント基
板28bに接続される。
Similarly, a plurality of data bus lines are provided outside the display unit 23, and a plurality of data bus line groups 25 are provided.
And is connected to each terminal (TAB terminal) of the terminal group arranged along the other side (lower side in FIG. 1). A TAB board 27 is connected to each of these terminal groups, and these TAB boards 27 are connected to a printed board 28b.

【0039】図6は図5中に破線の円Bで囲んだ部分を
拡大して示す平面図、図7は図6に示すゲートバスライ
ン30と蓄積容量バスライン一括電極36との交差部を
示す模式図である。なお、図7では図6に示した蓄積容
量バスライン34及び接続端子35等の図示を省略して
いる。
FIG. 6 is an enlarged plan view showing a portion surrounded by a broken line circle B in FIG. 5, and FIG. 7 shows an intersection of the gate bus line 30 and the storage capacitor bus line collective electrode 36 shown in FIG. It is a schematic diagram which shows. In FIG. 7, the storage capacitor bus line 34, the connection terminal 35, and the like shown in FIG. 6 are omitted.

【0040】表示部23には水平方向に延びる複数本の
ゲートバスライン30及び垂直方向に延びる複数本のデ
ータバスライン31(図6では1本のみ図示)が形成さ
れている。これらのゲートバスライン30及びデータバ
スライン31で区画された矩形の領域がそれぞれ画素領
域である。各画素領域にはそれぞれTFT32及び画素
電極33が形成されている。また、各画素領域の中央を
横断するように、複数本の蓄積容量バスライン34が形
成されている。TFT32のゲート電極はゲートバスラ
イン30に接続され、ドレイン電極はデータバスライン
31に接続され、ソース電極は画素電極33に接続され
ている。
A plurality of gate bus lines 30 extending in the horizontal direction and a plurality of data bus lines 31 extending in the vertical direction (only one is shown in FIG. 6) are formed in the display section 23. The rectangular areas partitioned by the gate bus lines 30 and the data bus lines 31 are pixel areas. A TFT 32 and a pixel electrode 33 are formed in each pixel region. Further, a plurality of storage capacitor bus lines 34 are formed so as to cross the center of each pixel region. The gate electrode of the TFT 32 is connected to the gate bus line 30, the drain electrode is connected to the data bus line 31, and the source electrode is connected to the pixel electrode 33.

【0041】表示部23の外側には蓄積容量バスライン
一括電極36(図中、太線で示す)が形成されている。
各蓄積容量バスライン34は、接続電極35及び接続部
35a,35bを介して蓄積容量バスライン一括電極3
6に電気的に接続されている。ゲートバスライン30
は、蓄積容量バスライン一括電極36の下方を通り、屈
曲部30eでTAB端子群に向けて屈曲されている。
A storage capacitor bus line collective electrode 36 (shown by a thick line in the drawing) is formed outside the display portion 23.
Each storage capacitor bus line 34 is connected to the storage capacitor bus line collective electrode 3 via the connection electrode 35 and the connection portions 35a and 35b.
6 is electrically connected. Gate bus line 30
Passes under the storage capacitor bus line collective electrode 36 and is bent toward the TAB terminal group at the bent portion 30e.

【0042】TFT22のゲート電極、ゲートバスライ
ン30及び蓄積容量バスライン34は同一の導電層(第
1導電層)に形成され、TFT32のソース電極及びド
レイン電極、データバスライン31、蓄積容量バスライ
ン一括電極36は同一の導電層(第2導電層)に形成さ
れ、画素電極33及び接続電極35は同一の導電層(第
3導電層)に形成される。そして、各導電層間には絶縁
膜が形成されており、導電層間の短絡を防止している。
The gate electrode of the TFT 22, the gate bus line 30 and the storage capacitor bus line 34 are formed on the same conductive layer (first conductive layer), and the source electrode and drain electrode of the TFT 32, the data bus line 31, the storage capacitor bus line. The collective electrode 36 is formed on the same conductive layer (second conductive layer), and the pixel electrode 33 and the connection electrode 35 are formed on the same conductive layer (third conductive layer). An insulating film is formed between the conductive layers to prevent a short circuit between the conductive layers.

【0043】なお、本実施の形態においても、表示部2
3と蓄積容量バスライン一括電極36との間に、図2に
示すようなガードリング及び保護素子を形成してもよ
い。
In the present embodiment also, the display unit 2
A guard ring and a protection element as shown in FIG. 2 may be formed between the storage capacitor bus line collective electrode 36 and the storage capacitor bus line collective electrode 36.

【0044】ゲートバスライン30は、蓄積容量バスラ
イン一括電極36の下方に位置する屈曲部30eでTA
B端子群に向けて屈曲されている。そして、ゲートバス
ライン30は、屈曲部30eと表示部23との間の2つ
の分岐点30c,30dの間が2本の配線30a,30
bに分岐されている。一方の分岐点30cは蓄積容量バ
スライン一括電極36と表示部23との間に配置され、
他方の分岐点30dは蓄積容量バスライン一括電極36
の下方に配置されている。
The gate bus line 30 is TA at the bent portion 30e located below the collective electrode bus line collective electrode 36.
It is bent toward the B terminal group. The gate bus line 30 has two wirings 30a and 30 between the two branch points 30c and 30d between the bent portion 30e and the display portion 23.
It is branched to b. One branch point 30c is arranged between the storage capacitor bus line collective electrode 36 and the display unit 23,
The other branch point 30d is the storage capacitor bus line collective electrode 36.
It is located below.

【0045】蓄積容量バスライン一括電極36には、ゲ
ートバスライン30の分岐点30d及びその近傍が露出
するように、開口部39が設けられている。
The storage capacitor bus line collective electrode 36 is provided with an opening 39 so that the branch point 30d of the gate bus line 30 and its vicinity are exposed.

【0046】開口部39は、配線30a,30bの一方
をレーザで選択的に切断できる大きさであることが必要
である。例えば、配線30a,30bの幅が10μm、
配線30a,30bの間隔が50μm、レーザによる配
線切断時に要求されるスペースマージンが10μmであ
るとすると、開口部39の大きさは90×90μmとす
ればよい。
The opening 39 needs to have a size capable of selectively cutting one of the wirings 30a and 30b with a laser. For example, the width of the wirings 30a and 30b is 10 μm,
If the space between the wirings 30a and 30b is 50 μm and the space margin required when cutting the wiring by the laser is 10 μm, the size of the opening 39 may be 90 × 90 μm.

【0047】本実施の形態は19型SXGA(1280
×1024ピクセル)液晶パネルの例であり、表示部2
3におけるゲートバスライン30のピッチは約300μ
mであり、TAB端子のピッチは約140μmである。
また、屈曲部30eからTAB端子までのゲートバスラ
イン30の斜め配線のピッチは約45μm、ゲートバス
ライン30の斜め配線部における線幅は約20μmであ
り、ゲートバスライン間の間隔は25μm程度である。
更に、蓄積容量バスライン一括電極36の幅は500μ
m〜1mm程度である。
In this embodiment, the 19-inch SXGA (1280
The display unit 2 is an example of a liquid crystal panel.
The pitch of the gate bus lines 30 in 3 is about 300μ
m, and the pitch of the TAB terminals is about 140 μm.
The pitch of the diagonal wiring of the gate bus line 30 from the bent portion 30e to the TAB terminal is about 45 μm, the line width of the diagonal wiring portion of the gate bus line 30 is about 20 μm, and the distance between the gate bus lines is about 25 μm. is there.
Further, the width of the storage capacitor bus line collective electrode 36 is 500 μm.
It is about m to 1 mm.

【0048】図8は、本実施の形態の液晶表示装置の欠
陥修復方法を示す模式図である。この図では、図中Pに
示す位置で、ゲートバスライン30(配線30a)と蓄
積容量バスライン一括電極36とが短絡している。
FIG. 8 is a schematic view showing a defect repairing method for the liquid crystal display device of this embodiment. In this figure, the gate bus line 30 (wiring 30a) and the storage capacitor bus line collective electrode 36 are short-circuited at the position indicated by P in the figure.

【0049】まず、パターン認識による検査で短絡個所
Pを特定する。その後、配線30aを分岐点30c,3
0dの近傍の図中R1,R2で示す位置で切断すること
により、短絡個所を表示部23のゲートバスライン30
から電気的に分離する。配線30aの切断にはレーザを
使用する。また、配線30aをR2の位置で切断する際
には、開口部39を介して配線30aにレーザを照射す
る。このように短絡が発生した配線30aを切断して
も、TAB端子と表示部23のゲートバスライン30と
は配線30bを介して電気的に接続されているので、欠
陥となることはない。このようにして、欠陥修復が完了
する。
First, the short-circuited portion P is specified by inspection by pattern recognition. After that, the wiring 30a is connected to the branch points 30c, 3
By cutting at a position indicated by R1 and R2 in the vicinity of 0d in the figure, the short-circuited portion is detected by the gate bus line 30 of the display unit 23.
Electrically separated from. A laser is used to cut the wiring 30a. Further, when cutting the wiring 30a at the position of R2, the wiring 30a is irradiated with a laser through the opening 39. Even if the wiring 30a in which the short circuit has occurred is cut off, it does not become a defect because the TAB terminal and the gate bus line 30 of the display unit 23 are electrically connected via the wiring 30b. In this way, the defect repair is completed.

【0050】本実施の形態においては、蓄積容量バスラ
イン一括電極36に開口部39を設け、この開口部39
の下方にゲートバスライン30を分岐した配線30a,
30bを配置しているので、配線30a,30bのいず
れか一方と蓄積容量バスライン一括電極36とが短絡し
た場合であっても、短絡したほうの配線(30a又は3
0b)をレーザで切断することにより、欠陥を修復する
ことができる。
In this embodiment, an opening 39 is provided in the storage capacitor bus line collective electrode 36, and the opening 39 is formed.
Wiring 30a branching the gate bus line 30 below
Since 30b is arranged, even if one of the wirings 30a and 30b and the storage capacitor bus line collective electrode 36 are short-circuited, the shorted wiring (30a or 3).
Defects can be repaired by cutting 0b) with a laser.

【0051】また、本実施の形態では、蓄積容量バスラ
イン一括電極36の下方にデータバスライン30の屈曲
部30eを配置しているので、表示品質を向上させるた
めに蓄積容量バスライン一括電極36の幅を広くして
も、表示部23から基板の縁までの距離を小さくするこ
とができる。
Further, in this embodiment, since the bent portion 30e of the data bus line 30 is arranged below the storage capacitor bus line collective electrode 36, the storage capacitor bus line collective electrode 36 is provided in order to improve the display quality. Even if the width is increased, the distance from the display unit 23 to the edge of the substrate can be reduced.

【0052】更に、本実施の形態においては、図2に示
す従来の液晶表示装置と比べてゲートバスライン及び蓄
積容量バスライン一括電極のパターン形状が異なるだけ
であるので、製造工程数を増加させることなく実施する
ことができる。
Further, in the present embodiment, the pattern shapes of the gate bus lines and the storage capacitor bus line collective electrodes are different from those of the conventional liquid crystal display device shown in FIG. 2, so that the number of manufacturing steps is increased. Can be implemented without

【0053】なお、本実施の形態において、蓄積容量バ
スライン一括電極36に、1本のゲートバスライン30
毎に1つの開口部39を設けているが、図9に示すよう
に、複数本のゲートバスライン30毎に、これらのゲー
トバスライン30の分岐点30dが露出する大きさの開
口部を設けてもよい。図9では、3本のゲートバスライ
ン30毎に1つの開口部39cを設けている。
In this embodiment, one gate bus line 30 is formed on the storage capacitor bus line collective electrode 36.
Although one opening 39 is provided for each of the gate bus lines 30, as shown in FIG. 9, an opening having a size such that branch points 30d of the gate bus lines 30 are exposed is provided for each of the plurality of gate bus lines 30. May be. In FIG. 9, one opening 39c is provided for every three gate bus lines 30.

【0054】(第2の実施の形態)図10は本発明の第
2の実施の形態の液晶表示装置を示す平面図である。な
お、本実施の形態が第1の実施の形態と異なる点は、蓄
積容量バスライン一括電極とゲートバスラインとの交差
部のパターン形状が異なることにあり、その他の構成は
基本的に第1の実施の形態と同様であるので、図10に
おいて図6と同一物には同一符号を付してその詳しい説
明は省略する。
(Second Embodiment) FIG. 10 is a plan view showing a liquid crystal display device according to a second embodiment of the present invention. Note that the difference between the present embodiment and the first embodiment is that the pattern shape of the intersection of the storage capacitor bus line collective electrode and the gate bus line is different, and other configurations are basically the first embodiment. 10 is the same as that of the first embodiment, the same components as those in FIG. 6 are designated by the same reference numerals and detailed description thereof will be omitted.

【0055】本実施の形態においては、蓄積容量バスラ
イン一括電極36aの下方に、ゲートバスライン30を
分岐した2本の配線30a,30bの全体が配置されて
いる。そして、蓄積容量バスライン一括電極36aに
は、一方の分岐点30c及びその近傍が露出する開口部
39aと、他方の分岐点30d及びその近傍が露出する
開口部39bとが設けられている。
In the present embodiment, the entire two wirings 30a and 30b branching the gate bus line 30 are arranged below the collective capacitance bus line collective electrode 36a. The storage capacitor bus line collective electrode 36a is provided with an opening 39a exposing one branch point 30c and its vicinity and an opening 39b exposing the other branch point 30d and its vicinity.

【0056】本実施の形態においても、配線30a,3
0bのいずれか一方と蓄積容量バスライン一括電極36
aとが短絡した場合に、パターン認識による検査で短絡
個所を特定する。そして、例えば配線30aと蓄積容量
バスライン一括電極36aとが短絡している場合、開口
部30c,30dを介しレーザを照射して配線30aを
切断し、短絡個所を表示部23のゲートバスライン30
から電気的に分離する。これにより、欠陥修復が終了す
る。
Also in this embodiment, the wirings 30a, 3
0b and the storage capacitor bus line collective electrode 36
When a is short-circuited with a, the short-circuited portion is specified by inspection by pattern recognition. Then, for example, when the wiring 30a and the storage capacitor bus line collective electrode 36a are short-circuited, the wiring 30a is cut by irradiating the laser through the openings 30c and 30d, and the short-circuited portion is identified by the gate bus line 30 of the display unit 23.
Electrically separated from. This completes the defect repair.

【0057】本実施の形態においては、第1の実施の形
態と同様の効果を得ることができるのに加えて、第1の
実施の形態に比べて蓄積容量バスライン一括電極36a
の幅を太くできるので、蓄積容量バスライン一括電極3
6aの抵抗に起因する表示品質の劣化をより確実に回避
できるという効果がある。また、本実施の形態において
は、蓄積容量バスライン一括電極36aの下方にゲート
バスライン30を分岐した配線30a,30bの全体を
配置するので、表示部23から基板の縁までの距離をよ
り一層小さくすることができるという効果もある。
In this embodiment, the same effect as that of the first embodiment can be obtained, and in addition to the storage capacitor bus line collective electrode 36a as compared with the first embodiment.
The width of the storage capacitor bus line collective electrode 3 can be increased.
There is an effect that the deterioration of the display quality due to the resistance of 6a can be more surely avoided. Further, in the present embodiment, since the entire wirings 30a and 30b that branch the gate bus line 30 are arranged below the storage capacitor bus line collective electrode 36a, the distance from the display unit 23 to the edge of the substrate is further increased. There is also an effect that it can be made smaller.

【0058】(第3の実施の形態)図11は本発明の第
3の実施の形態の液晶表示装置を示す平面図、図12は
図11に示すゲートバスライン30と蓄積容量バスライ
ン一括電極36との交差部を示す模式図である。なお、
本実施の形態が第1の実施の形態と異なる点は、表示部
23の外側におけるゲートバスラインのパターン形状が
異なることにあり、その他の構成は基本的に第1の実施
の形態と同様であるので、図11,図12において図
6,図7と同一物には同一符号を付してその詳しい説明
は省略する。また、図12では、図11に示した蓄積容
量バスライン34及び接続端子35等の図示を省略して
いる。
(Third Embodiment) FIG. 11 is a plan view showing a liquid crystal display device according to a third embodiment of the present invention, and FIG. 12 is a gate bus line 30 and a storage capacitor bus line collective electrode shown in FIG. It is a schematic diagram which shows the intersection part with 36. In addition,
The present embodiment is different from the first embodiment in that the pattern shape of the gate bus lines on the outside of the display unit 23 is different, and other configurations are basically the same as those in the first embodiment. Therefore, in FIGS. 11 and 12, the same components as those in FIGS. 6 and 7 are designated by the same reference numerals, and detailed description thereof will be omitted. Further, in FIG. 12, the storage capacitor bus line 34, the connection terminal 35 and the like shown in FIG. 11 are omitted.

【0059】本実施の形態においては、表示部23の外
側のゲートバスライン30の近傍に、ゲートバスライン
30と平行に欠陥修復用補助配線30fが形成されてい
る。また、補助配線30fの両端部の上方からゲートバ
スライン30の上方までの領域に、それぞれ接続用配線
37a,37bが形成されている。接続用配線37aは
表示部23と蓄積容量バスライン一括電極36との間に
配置され、接続用配線37bは蓄積容量バスライン一括
電極36に開口された開口部39の内側に配置されてい
る。
In the present embodiment, a defect repairing auxiliary wiring 30f is formed in the vicinity of the gate bus line 30 on the outer side of the display section 23 in parallel with the gate bus line 30. Further, connection wirings 37a and 37b are formed in regions from above both ends of the auxiliary wiring 30f to above the gate bus line 30, respectively. The connection wiring 37a is arranged between the display section 23 and the storage capacitor bus line collective electrode 36, and the connection wiring 37b is arranged inside the opening 39 opened in the storage capacitor bus line collective electrode 36.

【0060】補助配線30fはゲートバスライン30と
同じ配線層(第1配線層)に形成され、接続用配線37
a,37bは蓄積容量バスライン一括電極36と同じ配
線層(第2配線層)に形成されている。従って、補助配
線30fと接続用配線37a,37bとの間には絶縁膜
があり、これらの補助配線30fと接続用配線37a,
37bは電気的に分離されている。
The auxiliary wiring 30f is formed in the same wiring layer (first wiring layer) as the gate bus line 30, and the connecting wiring 37 is formed.
a and 37b are formed in the same wiring layer (second wiring layer) as the storage capacitor bus line collective electrode 36. Therefore, there is an insulating film between the auxiliary wiring 30f and the connection wirings 37a and 37b, and the auxiliary wiring 30f and the connection wirings 37a and 37b are connected to each other.
37b is electrically separated.

【0061】図13は、本実施の形態の液晶表示装置の
欠陥修復方法を示す模式図である。この図では、図中P
に示す位置でゲートバスライン30と蓄積容量バスライ
ン一括電極36とが短絡している。
FIG. 13 is a schematic diagram showing a defect repairing method for the liquid crystal display device of this embodiment. In this figure, P in the figure
The gate bus line 30 and the storage capacitor bus line collective electrode 36 are short-circuited at the position indicated by.

【0062】まず、パターン認識又は電気的な検査によ
り、蓄積容量バスライン一括電極36に短絡しているゲ
ートバスライン30を特定する。その後、短絡個所Pを
挟む位置R1,R2にレーザを照射し、ゲートバスライ
ン30を切断する。このとき、R2の切断の際には、開
口部39を介してレーザを照射する。
First, the gate bus line 30 short-circuited to the storage capacitor bus line collective electrode 36 is specified by pattern recognition or electrical inspection. After that, the positions R1 and R2 sandwiching the short-circuited portion P are irradiated with a laser to disconnect the gate bus line 30. At this time, at the time of cutting R2, laser irradiation is performed through the opening 39.

【0063】次に、接続用配線37a,37bとゲート
バスライン30及び補助配線30fとが重なっている部
分にレーザを照射し、接続用配線37a,37bとゲー
トバスライン30及び補助配線30fとを電気的に接続
(レーザウェルディング)する。図中、38はレーザ照
射により接続された接続用配線37a,37bとゲート
バスライン30及び補助配線30fとの接続部を示す。
この場合も、接続用配線37bとゲートバスライン30
及び補助配線30fとの接続の際には、開口部39を介
してレーザを照射する。このようにして、欠陥が修復さ
れる。
Next, the portion where the connection wirings 37a and 37b overlap the gate bus line 30 and the auxiliary wiring 30f is irradiated with a laser to connect the connection wirings 37a and 37b to the gate bus line 30 and the auxiliary wiring 30f. Electrically connect (laser welding). In the figure, reference numeral 38 indicates a connection portion between the connection wirings 37a and 37b, which are connected by laser irradiation, and the gate bus line 30 and the auxiliary wiring 30f.
Also in this case, the connection wiring 37b and the gate bus line 30
When connecting with the auxiliary wiring 30f, laser is emitted through the opening 39. In this way, the defect is repaired.

【0064】本実施の形態においては、第1の実施の形
態と同様の効果を得ることができるのに加えて、電気的
な検査により蓄積容量バスライン一括電極36と短絡し
ているゲートバスライン30を特定すればよく、パター
ン認識によって短絡個所を特定する必要がないという利
点がある。
In this embodiment, the same effect as that of the first embodiment can be obtained, and in addition to the gate bus line short-circuited with the storage capacitor bus line collective electrode 36 by electrical inspection. It is only necessary to specify 30 and there is an advantage that it is not necessary to specify the short-circuited portion by pattern recognition.

【0065】なお、ゲートバスライン30及び補助配線
30fとが重なる部分は、レーザ照射により一部が消失
することを考慮して、他の部分よりも若干太く形成する
ことが好ましい。
The portion where the gate bus line 30 and the auxiliary wiring 30f overlap each other is preferably formed to be slightly thicker than the other portions in consideration of the disappearance of a portion by laser irradiation.

【0066】また、本実施の形態においては、補助配線
30fを第1導電層に形成し、接続用配線37a,37
bを第2導電層に形成するとしたが、補助配線30f及
び接続用配線37a,37bを形成する導電層はこれに
限定するものではない。例えば、補助配線30fを第2
導電層に形成し、接続用配線37a,37bを第3導電
層に形成してもよい。
Further, in the present embodiment, the auxiliary wiring 30f is formed in the first conductive layer, and the connecting wirings 37a, 37 are formed.
Although b is formed in the second conductive layer, the conductive layer forming the auxiliary wiring 30f and the connection wirings 37a and 37b is not limited to this. For example, the auxiliary wiring 30f is
It may be formed on the conductive layer, and the connection wirings 37a and 37b may be formed on the third conductive layer.

【0067】本実施の形態においても、蓄積容量バスラ
イン一括電極36に、1本のゲートバスライン30毎に
1つの開口部39を設けているが、複数本のゲートバス
ライン30毎に1個の開口部39aを設けてもよい。
Also in the present embodiment, the storage capacitor bus line batch electrode 36 is provided with one opening 39 for each gate bus line 30, but one for each of the plurality of gate bus lines 30. The opening 39a may be provided.

【0068】(第4の実施の形態)図14は本発明の第
4の実施の形態の液晶表示装置を示す平面図である。な
お、本実施の形態が第3の実施の形態と異なる点は、蓄
積容量バスライン一括電極とゲートバスラインとの交差
部のパターン形状が異なることにあり、その他の構成は
基本的に第3の実施の形態と同様であるので、図14に
おいて、図11と同一物には同一符号を付してその詳し
い説明は省略する。
(Fourth Embodiment) FIG. 14 is a plan view showing a liquid crystal display device according to a fourth embodiment of the present invention. The difference between the present embodiment and the third embodiment is that the pattern shape of the intersection of the storage capacitor bus line collective electrode and the gate bus line is different, and other configurations are basically the third embodiment. 14, the same components as those in FIG. 11 are designated by the same reference numerals and detailed description thereof will be omitted.

【0069】本実施の形態においては、蓄積容量バスラ
イン一括電極36aの下方に、補助配線30fの全体が
配置されている。そして、蓄積容量バスライン一括電極
36aには、補助配線30fの両端部及びその近傍並び
にゲートバスライン30のうち補助配線30fの両端部
に対応する部分が露出する開口部37a,37bが設け
られている。また、これらの開口部37a,37bの内
側には、その両端部が補助配線30f及びゲートバスラ
イン30の上に位置する接続用配線37a,37bがそ
れぞれ形成されている。これらの接続用配線37a,3
7bは、蓄積容量バスライン一括電極36aと同じ配線
層に形成されている。
In the present embodiment, the entire auxiliary wiring 30f is arranged below the collective electrode bus line collective electrode 36a. The storage capacitor bus line collective electrode 36a is provided with openings 37a, 37b exposing both ends of the auxiliary wiring 30f and its vicinity and portions of the gate bus line 30 corresponding to both ends of the auxiliary wiring 30f. There is. Further, inside the openings 37a and 37b, connection wirings 37a and 37b whose both ends are located above the auxiliary wiring 30f and the gate bus line 30 are formed, respectively. These connecting wires 37a, 3
7b is formed in the same wiring layer as the storage capacitor bus line collective electrode 36a.

【0070】本実施の形態においても、パターン認識又
は電気的な検査によりゲートバスライン30と蓄積容量
バスライン一括電極36aとが短絡した場合に、開口部
39a,39bを介してゲートバスライン30を切断す
る。そして、接続用配線37a,37bの両端部にレー
ザを照射して、接続用配線37a,37bと補助配線3
0f及びゲートバスライン30とを電気的に接続(レー
ザウェルディング)する。このようにして欠陥が修復さ
れる。
Also in this embodiment, when the gate bus line 30 and the storage capacitor bus line collective electrode 36a are short-circuited by pattern recognition or electrical inspection, the gate bus line 30 is opened through the openings 39a and 39b. Disconnect. Then, the both ends of the connection wirings 37a, 37b are irradiated with a laser, and the connection wirings 37a, 37b and the auxiliary wiring 3
0f and the gate bus line 30 are electrically connected (laser welding). In this way, the defect is repaired.

【0071】本実施の形態においては、第3の実施の形
態と同様の効果を得ることができるのに加えて、第3の
実施の形態に比べて蓄積容量バスライン一括電極36a
の幅を太くできるので、蓄積容量バスライン一括電極3
6aの抵抗に起因する表示品質の劣化をより確実に回避
できるという効果がある。また、本実施の形態において
は、蓄積容量バスライン一括電極36aの下方に補助配
線30fの全体を配置するので、表示部23から基板の
縁までの距離をより一層小さくすることができるという
効果もある。
In the present embodiment, the same effect as that of the third embodiment can be obtained, and in addition to the storage capacitor bus line collective electrode 36a as compared with the third embodiment.
The width of the storage capacitor bus line collective electrode 3 can be increased.
There is an effect that the deterioration of the display quality due to the resistance of 6a can be more surely avoided. In addition, in the present embodiment, since the entire auxiliary wiring 30f is arranged below the storage capacitor bus line collective electrode 36a, the distance from the display unit 23 to the edge of the substrate can be further reduced. is there.

【0072】(第5の実施の形態)図15は本発明の第
5の実施の形態の液晶表示装置を示す平面図である。本
実施の形態が第3の実施の形態と異なる点は、接続用配
線が設けられていないことにあり、その他の構成は基本
的に第3の実施の形態と同様であるので、図15におい
て、図11と同一物には同一符号を付してその詳しい説
明は省略する。
(Fifth Embodiment) FIG. 15 is a plan view showing a liquid crystal display device according to a fifth embodiment of the present invention. The present embodiment is different from the third embodiment in that connection wiring is not provided, and other configurations are basically the same as those in the third embodiment. Therefore, in FIG. 11, the same parts as those in FIG. 11 are designated by the same reference numerals, and detailed description thereof will be omitted.

【0073】本実施の形態においては、第3の実施の形
態と同様に、予めゲートバスライン30に並行して補助
配線30fを形成しておく。但し、接続用配線37a,
37bは形成しない。
In this embodiment, similarly to the third embodiment, the auxiliary wiring 30f is formed in parallel with the gate bus line 30 in advance. However, the connection wiring 37a,
37b is not formed.

【0074】図16は、本実施の形態の液晶表示装置の
欠陥修復方法を示す模式図である。この図では、図中P
に示す位置でゲートバスライン30と蓄積容量バスライ
ン一括電極36とが短絡している。
FIG. 16 is a schematic diagram showing a defect repairing method for the liquid crystal display device of this embodiment. In this figure, P in the figure
The gate bus line 30 and the storage capacitor bus line collective electrode 36 are short-circuited at the position indicated by.

【0075】ゲートバスライン30と蓄積容量バスライ
ン一括電極36との短絡が発生した場合は、ゲートバス
ライン30を短絡個所Pを挟む位置R1,R2でレーザ
により切断する。
When a short circuit occurs between the gate bus line 30 and the storage capacitor bus line collective electrode 36, the gate bus line 30 is cut by a laser at positions R1 and R2 sandwiching the short circuit point P.

【0076】その後、接続用配線37a,37bの両端
部の上、及びゲートバスライン30の接続用配線37
a,37bの両端部に対応する部分の上にレーザを照射
して、絶縁膜にコンタクトホール40を形成する。この
レーザ照射では、ゲートバスライン30及び補助配線3
0fを溶融することなくコンタクトホール40を形成す
ることが目的であるので、短波長のレーザを使用する。
例えば、YAGレーザの第3高調波(波長355nm)
又は第4高調波(波長266nm)を使用する。
After that, the connection wiring 37 on the both ends of the connection wirings 37a and 37b and the connection wiring 37 of the gate bus line 30.
Laser is irradiated onto the portions corresponding to both ends of a and 37b to form contact holes 40 in the insulating film. In this laser irradiation, the gate bus line 30 and the auxiliary wiring 3
Since the purpose is to form the contact hole 40 without melting 0f, a short wavelength laser is used.
For example, the third harmonic of the YAG laser (wavelength 355 nm)
Alternatively, the fourth harmonic (wavelength 266 nm) is used.

【0077】次いで、レーザCVD法により、接続用配
線37a,37bの両端部とゲートバスライン30とを
接続する配線41を形成する。具体的には、W(タング
ステン)有機金属、Mo(モリブデン)有機金属又はC
r(クロム)有機金属を含むAr(アルゴン)ガスを局
所的にフローさせながら、波長が355nmのYAGレ
ーザを連続照射して、配線41を形成する。本実施の形
態においても、第3の実施の形態と同様の効果を得るこ
とができる。
Next, by the laser CVD method, the wiring 41 which connects both ends of the connection wirings 37a and 37b and the gate bus line 30 is formed. Specifically, W (tungsten) organic metal, Mo (molybdenum) organic metal or C
The wiring 41 is formed by continuously irradiating a YAG laser having a wavelength of 355 nm while locally flowing Ar (argon) gas containing r (chromium) organometal. Also in this embodiment, the same effect as that of the third embodiment can be obtained.

【0078】なお、本実施の形態においても、蓄積容量
バスライン一括電極36に、1本のゲートバスライン3
0毎に1つの開口部39を設けているが、図9に示すよ
うに、複数本のゲートバスライン30毎に1つの開口部
39cを設けてもよい。
Also in this embodiment, one gate bus line 3 is connected to the storage capacitor bus line collective electrode 36.
Although one opening 39 is provided for each 0, one opening 39c may be provided for each of the plurality of gate bus lines 30 as shown in FIG.

【0079】(第6の実施の形態)図17は本発明の第
6の実施の形態の液晶表示装置を示す平面図である。本
実施の形態が第3の実施の形態と異なる点は、蓄積容量
バスライン一括電極が2つの帯状の電極で構成されてい
ることにあり、その他の構成は基本的に第3の実施の形
態と同様であるので、図17において、図11と同一物
には同一符号を付してその詳しい説明は省略する。
(Sixth Embodiment) FIG. 17 is a plan view showing a liquid crystal display device according to a sixth embodiment of the present invention. This embodiment is different from the third embodiment in that the storage capacitor bus line collective electrode is composed of two strip electrodes, and other configurations are basically the third embodiment. 17, the same components as those in FIG. 11 are designated by the same reference numerals and detailed description thereof will be omitted.

【0080】本実施の形態においては、蓄積容量バスラ
イン一括電極が、2本の相互に並行する帯状電極36
b,36cにより構成されている。但し、これらの帯状
電極36b,36cは図示しないところで相互に電気的
に接続されている。すなわち、本実施の形態において
は、全てのゲートバスライン30に対し開口部を1個だ
け設けた例である。
In the present embodiment, the storage capacitor bus line collective electrode is two strip-shaped electrodes 36 which are parallel to each other.
b, 36c. However, these strip electrodes 36b and 36c are electrically connected to each other in a place not shown. That is, the present embodiment is an example in which only one opening is provided for all gate bus lines 30.

【0081】表示部23に近い側に配置された帯状電極
36aの下方には欠陥修復用の補助配線30fが形成さ
れている。この補助配線30fの一方の端部は表示部2
3と帯状電極36aとの間に配置され、他方の端部は帯
状電極36a,36b間に配置される。また、補助配線
30fの両端部の上方からゲートバスライン30の上方
までの領域に、それぞれ接続用配線37a,37bが形
成されている。
An auxiliary wiring 30f for defect repair is formed below the strip electrode 36a arranged on the side closer to the display section 23. One end of the auxiliary wiring 30f has the display unit 2
3 and the strip electrode 36a, and the other end is disposed between the strip electrodes 36a and 36b. Further, connection wirings 37a and 37b are formed in regions from above both ends of the auxiliary wiring 30f to above the gate bus line 30, respectively.

【0082】本実施の形態においても、パターン認識又
は電気的な検査によりゲートバスライン30と蓄積容量
バスライン一括電極(帯状電極36a)との短絡が検出
された場合に、帯状電極36を挟む位置でレーザにより
ゲートバスライン30を切断し、接続用配線37a,3
7bとゲートバスライン30及び補助配線30fとを接
続(レーザウェルディング)することにより、欠陥を修
復できる。本実施の形態においても第3の実施の形態と
同様の効果を得ることができる。
Also in the present embodiment, when the short circuit between the gate bus line 30 and the storage capacitor bus line collective electrode (strip electrode 36a) is detected by pattern recognition or electrical inspection, the positions where the strip electrode 36 is sandwiched. The gate bus line 30 is cut by a laser at the
Defects can be repaired by connecting 7b to the gate bus line 30 and the auxiliary wiring 30f (laser welding). Also in this embodiment, the same effect as that of the third embodiment can be obtained.

【0083】(付記1)複数の画素がマトリクス状に並
んだ表示部と、前記表示部の外側に配置された複数の外
部接続端子と、前記画素毎に形成された薄膜トランジス
タ、画素電極及び蓄積容量と、前記表示部内に相互に平
行に配置されて前記薄膜トランジスタのゲートに接続さ
れ、前記表示部の外側に延出し屈曲部で屈曲して前記外
部接続端子に接続する複数のゲートバスラインと、前記
表示部内に前記ゲートバスラインと並行して配置されて
前記蓄積容量に接続し、前記表示部の外側に延出する複
数の蓄積容量バスラインと、絶縁膜を挟んで前記複数の
ゲートバスラインと交差し、前記複数の蓄積容量バスラ
インに共通接続された蓄積容量バスライン一括電極とを
有し、前記ゲートバスラインは前記表示部と前記屈曲部
との間に位置する一対の分岐点の間が複数の配線に分岐
され、前記一対の分岐点の少なくとも一方が前記蓄積容
量バスライン一括電極と重なる位置に配置され、前記蓄
積容量バスライン一括電極には前記分岐点及びその近傍
が露出する開口部が設けられていることを特徴とする液
晶表示装置。
(Supplementary Note 1) A display section in which a plurality of pixels are arranged in a matrix, a plurality of external connection terminals arranged outside the display section, a thin film transistor, a pixel electrode, and a storage capacitor formed for each pixel. A plurality of gate bus lines arranged in parallel to each other in the display unit and connected to the gate of the thin film transistor, extending outside the display unit and bent at a bent portion to connect to the external connection terminal, A plurality of storage capacitor bus lines that are arranged in parallel with the gate bus line in the display portion and connected to the storage capacitor, and extend to the outside of the display portion; and a plurality of gate bus lines that sandwich an insulating film. Storage gates of the storage capacitor bus lines that intersect each other and are commonly connected to the plurality of storage capacitor bus lines are provided, and the gate bus line is located between the display portion and the bent portion. Between a pair of branch points is branched into a plurality of wirings, at least one of the pair of branch points is arranged at a position overlapping the storage capacitor bus line collective electrode, and the storage capacitor bus line collective electrode is provided with the branch point and A liquid crystal display device, characterized in that an opening is provided to expose the vicinity thereof.

【0084】(付記2)前記屈曲部が、前記蓄積容量バ
スライン一括電極と重なる位置に配置されていることを
特徴とする付記1に記載の液晶表示装置。
(Supplementary Note 2) The liquid crystal display device according to Supplementary Note 1, wherein the bent portion is arranged at a position overlapping the collective capacitance bus line collective electrode.

【0085】(付記3)複数の画素がマトリクス状に並
んだ表示部と、前記表示部の外側に配置された複数の外
部接続端子と、前記画素毎に形成された薄膜トランジス
タ、画素電極及び蓄積容量と、前記表示部内に相互に平
行に配置されて前記薄膜トランジスタのゲートに接続さ
れ、前記表示部の外側に延出し屈曲部で屈曲して前記外
部接続端子に接続する複数のゲートバスラインと、前記
表示部内に前記ゲートバスラインと並行して配置されて
前記蓄積容量に接続し、前記表示部の外側に延出する複
数の蓄積容量バスラインと、絶縁膜を挟んで前記複数の
ゲートバスラインと交差し、前記複数の蓄積容量バスラ
インに共通接続された蓄積容量バスライン一括電極と、
前記表示部と前記屈曲部との間の前記ゲートバスライン
に並行して形成された補助配線とを有し、前記補助配線
はその両端部の少なくとも一方が前記蓄積容量バスライ
ンと重なる位置に配置され、前記蓄積容量バスライン一
括電極には前記補助配線の端部及びその近傍が露出する
開口部が設けられていることを特徴とする液晶表示装
置。
(Supplementary Note 3) A display section in which a plurality of pixels are arranged in a matrix, a plurality of external connection terminals arranged outside the display section, a thin film transistor, a pixel electrode and a storage capacitor formed for each pixel. A plurality of gate bus lines arranged in parallel to each other in the display unit and connected to the gate of the thin film transistor, extending outside the display unit and bent at a bent portion to connect to the external connection terminal, A plurality of storage capacitor bus lines that are arranged in parallel with the gate bus line in the display portion and connected to the storage capacitor, and extend to the outside of the display portion; and a plurality of gate bus lines that sandwich an insulating film. Storage capacitor bus line collective electrodes that intersect and are commonly connected to the plurality of storage capacitor bus lines;
An auxiliary wiring formed in parallel with the gate bus line between the display portion and the bent portion, wherein the auxiliary wiring is arranged at a position where at least one of both ends of the auxiliary wiring overlaps the storage capacitor bus line. The storage capacitor bus line collective electrode is provided with an opening that exposes an end of the auxiliary wiring and the vicinity thereof.

【0086】(付記4)更に、前記補助配線の両端部か
ら前記ゲートバスラインまでの領域上に形成された一対
の接続用配線を有することを特徴とする付記3に記載の
液晶表示装置。
(Supplementary Note 4) The liquid crystal display device according to Supplementary Note 3, further comprising a pair of connection wirings formed on a region from both ends of the auxiliary wiring to the gate bus line.

【0087】(付記5)前記接続用配線が、前記蓄積容
量バスライン一括電極と同じ配線層に形成されているこ
とを特徴とする付記4に記載の液晶表示装置。
(Supplementary note 5) The liquid crystal display device according to supplementary note 4, wherein the connection wiring is formed in the same wiring layer as the storage capacitor bus line collective electrode.

【0088】(付記6)前記屈曲部が、前記蓄積容量バ
スライン一括電極と重なる位置に配置されていることを
特徴とする付記3に記載の液晶表示装置。
(Supplementary note 6) The liquid crystal display device according to supplementary note 3, wherein the bent portion is arranged at a position overlapping the storage capacitor bus line collective electrode.

【0089】(付記7)表示部外側でのゲートバスライ
ンと蓄積容量バスライン一括電極との短絡による欠陥を
修復する液晶表示装置の欠陥修復方法において、前記ゲ
ートバスラインのうち一対の分岐点の間を複数の配線に
分岐し、且つ前記一対の分岐点の少なくとも一方を前記
蓄積容量バスライン一括電極に設けられた開口部の内側
に配置しておき、前記ゲートバスラインと前記蓄積容量
バスライン一括電極との短絡が検出されたときに、前記
複数の配線の少なくとも1本を残し、他の配線を前記分
岐点の近傍で切断することを特徴とする液晶表示装置の
欠陥修復方法。
(Supplementary Note 7) In a defect repairing method of a liquid crystal display device for repairing a defect due to a short circuit between a gate bus line and a storage capacitor bus line collective electrode on the outside of a display part, a pair of branch points of the gate bus line are Between the plurality of wirings, and at least one of the pair of branch points is arranged inside the opening provided in the storage capacitor bus line collective electrode, and the gate bus line and the storage capacitor bus line are provided. A defect repairing method for a liquid crystal display device, wherein when a short circuit with a collective electrode is detected, at least one of the plurality of wirings is left and the other wirings are cut in the vicinity of the branch point.

【0090】(付記8)前記ゲートバスラインが前記蓄
積容量バスライン一括電極と重なる屈曲部で屈曲してい
ることを特徴とする付記7に記載の液晶表示装置の欠陥
修復方法。
(Supplementary Note 8) The defect repairing method for a liquid crystal display device according to Supplementary Note 7, wherein the gate bus line is bent at a bent portion that overlaps the storage capacitor bus line collective electrode.

【0091】(付記9)表示部外側でのゲートバスライ
ンと蓄積容量バスライン一括電極との短絡による欠陥を
修復する液晶表示装置の欠陥修復方法において、前記ゲ
ートバスラインに並行して補助配線を形成し、且つ前記
補助配線の両端部の少なくとも一方を前記蓄積容量バス
ライン一括電極に設けられた開口部の内側に配置してお
き、前記ゲートバスラインと前記蓄積容量バスライン一
括電極との短絡が検出されたときに、前記ゲートバスラ
インを短絡個所を挟む2箇所の位置で切断し、当該切断
部の近傍と前記補助配線とを電気的に接続することを特
徴とする液晶表示装置の欠陥修復方法。
(Supplementary Note 9) In a defect repairing method of a liquid crystal display device for repairing a defect due to a short circuit between a gate bus line and a storage capacitor bus line collective electrode on the outside of a display portion, an auxiliary wiring is provided in parallel with the gate bus line. At least one of both ends of the auxiliary wiring is formed inside an opening provided in the storage capacitor bus line collective electrode, and the gate bus line and the storage capacitor bus line collective electrode are short-circuited. Is detected, the gate bus line is cut at two positions sandwiching a short-circuited portion, and the vicinity of the cut portion and the auxiliary wiring are electrically connected, which is a defect of the liquid crystal display device. How to repair.

【0092】(付記10)前記切断部の近傍と前記補助
配線との接続は、前記蓄積容量バスラインと同じ配線層
に予め形成された接続用配線と前記補助配線との重なり
部にレーザを照射することにより行うことを特徴とする
付記9に記載の液晶表示装置の欠陥修復方法。
(Supplementary Note 10) For the connection between the vicinity of the cut portion and the auxiliary wiring, a laser is applied to an overlapping portion of the connection wiring and the auxiliary wiring, which are previously formed in the same wiring layer as the storage capacitor bus line. 10. The defect repairing method for a liquid crystal display device according to appendix 9, which is performed by

【0093】(付記11)前記切断部の近傍と前記補助
配線との接続は、レーザCVD法で前記ゲートバスライ
ンと前記補助配線とを接続する配線を形成することによ
り行うことを特徴とする付記9に記載の液晶表示装置の
欠陥修復方法。
(Supplementary Note 11) The connection between the vicinity of the cut portion and the auxiliary wiring is performed by forming a wiring connecting the gate bus line and the auxiliary wiring by a laser CVD method. 9. The method for repairing defects of the liquid crystal display device according to item 9.

【0094】(付記12)前記ゲートバスラインが前記
蓄積容量バスライン一括電極と重なる屈曲部で屈曲して
いることを特徴とする付記9に記載の液晶表示装置の欠
陥修復方法。
(Supplementary Note 12) The defect repairing method for a liquid crystal display device according to Supplementary Note 9, wherein the gate bus line is bent at a bent portion that overlaps the storage capacitor bus line collective electrode.

【0095】[0095]

【発明の効果】以上説明したように、本発明によれば、
ゲートバスラインの一部を複数の配線に分岐する一対の
分岐点の少なくとも一方、又は補助配線の両端部の少な
くとも一方を蓄積容量バスライン一括電極と重なる位置
に配置し、蓄積容量バスライン一括電極には分岐点とそ
の近傍又は補助配線の端部とその近傍が露出する開口部
が設けられているので、表示部から基板の縁までの距離
を短くすることができるとともに、ゲートバスラインと
蓄積容量バスライン一括電極との短絡による欠陥を修復
することができる。
As described above, according to the present invention,
At least one of a pair of branch points for branching a part of the gate bus line into a plurality of wirings, or at least one of both ends of the auxiliary wiring is arranged at a position overlapping the storage capacitance bus line collective electrode, and the storage capacitance bus line collective electrode is arranged. Since the opening is provided to expose the branch point and its vicinity or the end of the auxiliary wiring and its vicinity, the distance from the display section to the edge of the substrate can be shortened, and the gate bus line and the storage area can be accumulated. It is possible to repair a defect caused by a short circuit with the capacitive bus line collective electrode.

【0096】これにより、表示部の面積が大きく、且つ
表示部から基板の縁までの間隔が短い液晶表示装置の製
造歩留まりを向上させることができるという効果を奏す
る。
As a result, it is possible to improve the manufacturing yield of the liquid crystal display device in which the area of the display section is large and the distance from the display section to the edge of the substrate is short.

【図面の簡単な説明】[Brief description of drawings]

【図1】図1は、液晶表示装置を示す平面図(従来技
術)である。
FIG. 1 is a plan view (prior art) showing a liquid crystal display device.

【図2】図2は図1中に破線の円Aで囲んだ部分の拡大
図(従来技術)である。
FIG. 2 is an enlarged view (prior art) of a portion surrounded by a dashed circle A in FIG.

【図3】図3は、ゲートバスラインと蓄積容量バスライ
ン一括電極との交差部を示す平面図(従来技術)であ
る。
FIG. 3 is a plan view (prior art) showing an intersection of a gate bus line and a storage capacitor bus line collective electrode.

【図4】図4は従来の液晶表示装置の欠陥修復方法の一
例を示す平面図である。
FIG. 4 is a plan view showing an example of a conventional defect repairing method for a liquid crystal display device.

【図5】図5は、本発明の第1の実施の形態の液晶表示
装置を示す平面図である。
FIG. 5 is a plan view showing a liquid crystal display device according to a first embodiment of the present invention.

【図6】図6は図5中に破線の円Bで囲んだ部分を拡大
して示す平面図である。
6 is an enlarged plan view showing a portion surrounded by a broken line circle B in FIG.

【図7】図7は図6に示すゲートバスラインと蓄積容量
バスライン一括電極との交差部を示す模式図である。
FIG. 7 is a schematic diagram showing an intersection of the gate bus line and the storage capacitor bus line collective electrode shown in FIG.

【図8】図8は、第1の実施の形態の液晶表示装置の欠
陥修復方法を示す模式図である。
FIG. 8 is a schematic diagram showing a defect repairing method for the liquid crystal display device according to the first embodiment.

【図9】図9は、第1の実施の形態の液晶表示装置の変
形例を示す平面図である。
FIG. 9 is a plan view showing a modified example of the liquid crystal display device of the first embodiment.

【図10】図10は、本発明の第2の実施の形態の液晶
表示装置を示す平面図である。
FIG. 10 is a plan view showing a liquid crystal display device according to a second embodiment of the present invention.

【図11】図11は、本発明の第3の実施の形態の液晶
表示装置を示す平面図である。
FIG. 11 is a plan view showing a liquid crystal display device according to a third embodiment of the present invention.

【図12】図12は、図11に示すゲートバスラインと
蓄積容量バスライン一括電極との交差部を示す模式図で
ある。
12 is a schematic diagram showing an intersection of the gate bus line and the storage capacitor bus line collective electrode shown in FIG.

【図13】図13は、第3の実施の形態の液晶表示装置
の欠陥修復方法を示す模式図である。
FIG. 13 is a schematic diagram showing a defect repairing method for a liquid crystal display device according to a third embodiment.

【図14】図14は、本発明の第4の実施の形態の液晶
表示装置を示す平面図である。
FIG. 14 is a plan view showing a liquid crystal display device according to a fourth embodiment of the present invention.

【図15】図15は、本発明の第5の実施の形態の液晶
表示装置を示す平面図である。
FIG. 15 is a plan view showing a liquid crystal display device according to a fifth embodiment of the present invention.

【図16】図16は、第5の実施の形態の液晶表示装置
の欠陥修復方法を示す模式図である。
FIG. 16 is a schematic diagram showing a defect repairing method for a liquid crystal display device according to a fifth embodiment.

【図17】図17は、本発明の第6の実施の形態の液晶
表示装置を示す平面図である。
FIG. 17 is a plan view showing a liquid crystal display device according to a sixth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1,21…TFT基板、 2,22…CF基板、 3,23…表示部、 4,24…ゲートバスライン群、 5,25…データバスライン群 6,7,26,27…TAB基板、 8a,8b,28a,28b…プリント基板、 10,30…ゲートバスライン、 10e,30e…屈曲部 11,31…データバスライン、 12,32…TFT、 13,33…画素電極、 14,34…蓄積容量バスライン、 15,35…接続電極、 15a,15b,35a,35b…接続部、 16,36,36a…蓄積容量バスライン一括電極、 17…保護素子、 18…ガードリング、 30a,30b…配線、 30c,30d…分岐点 30f…補助配線、 36b,36c…帯状電極(蓄積容量バスライン一括電
極)、 37a,37b…接続用配線、 39,39a,39b,39c…開口部、 40…コンタクトホール、 41…配線。
1, 21 ... TFT substrate, 2, 22 ... CF substrate, 3, 23 ... Display section, 4, 24 ... Gate bus line group, 5, 25 ... Data bus line group 6, 7, 26, 27 ... TAB substrate, 8a , 8b, 28a, 28b ... Printed circuit board, 10, 30 ... Gate bus line, 10e, 30e ... Bent portion 11, 31 ... Data bus line, 12, 32 ... TFT, 13, 33 ... Pixel electrode, 14, 34 ... Storage Capacitance bus line, 15, 35 ... Connection electrode, 15a, 15b, 35a, 35b ... Connection part, 16, 36, 36a ... Storage capacitance bus line collective electrode, 17 ... Protection element, 18 ... Guard ring, 30a, 30b ... Wiring , 30c, 30d ... Branching point 30f ... Auxiliary wiring, 36b, 36c ... Strip electrodes (storage capacitor bus line collective electrode), 37a, 37b ... Connection wiring, 39, 39a 39 b, 39c ... opening, 40 ... contact hole 41 ... wiring.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 複数の画素がマトリクス状に並んだ表示
部と、 前記表示部の外側に配置された複数の外部接続端子と、 前記画素毎に形成された薄膜トランジスタ、画素電極及
び蓄積容量と、 前記表示部内に相互に平行に配置されて前記薄膜トラン
ジスタのゲートに接続され、前記表示部の外側に延出し
屈曲部で屈曲して前記外部接続端子に接続する複数のゲ
ートバスラインと、 前記表示部内に前記ゲートバスラインと並行して配置さ
れて前記蓄積容量に接続し、前記表示部の外側に延出す
る複数の蓄積容量バスラインと、 絶縁膜を挟んで前記複数のゲートバスラインと交差し、
前記複数の蓄積容量バスラインに共通接続された蓄積容
量バスライン一括電極とを有し、 前記ゲートバスラインは前記表示部と前記屈曲部との間
に位置する一対の分岐点の間が複数の配線に分岐され、
前記一対の分岐点の少なくとも一方が前記蓄積容量バス
ライン一括電極と重なる位置に配置され、前記蓄積容量
バスライン一括電極には前記分岐点及びその近傍が露出
する開口部が設けられていることを特徴とする液晶表示
装置。
1. A display unit in which a plurality of pixels are arranged in a matrix, a plurality of external connection terminals arranged outside the display unit, a thin film transistor, a pixel electrode, and a storage capacitor formed for each pixel, A plurality of gate bus lines that are arranged in parallel in the display unit and are connected to the gates of the thin film transistors, extend outside the display unit, and are bent at a bent portion and connected to the external connection terminal; A plurality of storage capacitor bus lines that are arranged in parallel with the gate bus lines and connected to the storage capacitors, and that extend to the outside of the display unit, and intersect the plurality of gate bus lines with an insulating film interposed therebetween. ,
A plurality of storage capacitor bus line collective electrodes commonly connected to the plurality of storage capacitor bus lines, wherein the gate bus line has a plurality of branch points located between the display section and the bent section. Branched into wiring,
At least one of the pair of branch points is disposed at a position overlapping the storage capacitor bus line collective electrode, and the storage capacitor bus line collective electrode is provided with an opening exposing the branch point and the vicinity thereof. Characteristic liquid crystal display device.
【請求項2】 複数の画素がマトリクス状に並んだ表示
部と、 前記表示部の外側に配置された複数の外部接続端子と、 前記画素毎に形成された薄膜トランジスタ、画素電極及
び蓄積容量と、 前記表示部内に相互に平行に配置されて前記薄膜トラン
ジスタのゲートに接続され、前記表示部の外側に延出し
屈曲部で屈曲して前記外部接続端子に接続する複数のゲ
ートバスラインと、 前記表示部内に前記ゲートバスラインと並行して配置さ
れて前記蓄積容量に接続し、前記表示部の外側に延出す
る複数の蓄積容量バスラインと、 絶縁膜を挟んで前記複数のゲートバスラインと交差し、
前記複数の蓄積容量バスラインに共通接続された蓄積容
量バスライン一括電極と、 前記表示部と前記屈曲部との間の前記ゲートバスライン
に並行して形成された補助配線とを有し、 前記補助配線はその両端部の少なくとも一方が前記蓄積
容量バスラインと重なる位置に配置され、前記蓄積容量
バスライン一括電極には前記補助配線の端部及びその近
傍が露出する開口部が設けられていることを特徴とする
液晶表示装置。
2. A display unit in which a plurality of pixels are arranged in a matrix, a plurality of external connection terminals arranged outside the display unit, a thin film transistor, a pixel electrode, and a storage capacitor formed for each pixel, A plurality of gate bus lines that are arranged in parallel in the display unit and are connected to the gates of the thin film transistors, extend outside the display unit, and are bent at a bent portion and connected to the external connection terminal; A plurality of storage capacitor bus lines that are arranged in parallel with the gate bus lines and connected to the storage capacitors, and that extend to the outside of the display unit, and intersect the plurality of gate bus lines with an insulating film interposed therebetween. ,
A storage capacitor bus line collective electrode commonly connected to the plurality of storage capacitor bus lines; and an auxiliary wiring formed in parallel with the gate bus line between the display section and the bent section, At least one of both ends of the auxiliary wiring is arranged so as to overlap the storage capacitor bus line, and the storage capacitor bus line collective electrode is provided with an opening for exposing the end of the auxiliary wiring and the vicinity thereof. A liquid crystal display device characterized by the above.
【請求項3】 更に、前記補助配線の両端部から前記ゲ
ートバスラインまでの領域上に形成された一対の接続用
配線を有することを特徴とする請求項2に記載の液晶表
示装置。
3. The liquid crystal display device according to claim 2, further comprising a pair of connection wirings formed on a region from both ends of the auxiliary wiring to the gate bus line.
【請求項4】 表示部外側でのゲートバスラインと蓄積
容量バスライン一括電極との短絡による欠陥を修復する
液晶表示装置の欠陥修復方法において、 前記ゲートバスラインのうち一対の分岐点の間を複数の
配線に分岐し、且つ前記一対の分岐点の少なくとも一方
を前記蓄積容量バスライン一括電極に設けられた開口部
の内側に配置しておき、前記ゲートバスラインと前記蓄
積容量バスライン一括電極との短絡が検出されたとき
に、前記複数の配線の少なくとも1本を残し、他の配線
を前記分岐点の近傍で切断することを特徴とする液晶表
示装置の欠陥修復方法。
4. A defect repairing method for a liquid crystal display device, which repairs a defect due to a short circuit between a gate bus line and a storage capacitor bus line collective electrode on the outside of a display unit, wherein a pair of branch points of the gate bus line are provided between a pair of branch points. The gate bus line and the storage capacitor bus line collective electrode are branched into a plurality of wirings, and at least one of the pair of branch points is arranged inside an opening provided in the storage capacitor bus line collective electrode. When at least one of the plurality of wirings is left and the other wiring is cut in the vicinity of the branch point, a defect repairing method for a liquid crystal display device is characterized.
【請求項5】 表示部外側でのゲートバスラインと蓄積
容量バスライン一括電極との短絡による欠陥を修復する
液晶表示装置の欠陥修復方法において、 前記ゲートバスラインに並行して補助配線を形成し、且
つ前記補助配線の両端部の少なくとも一方を前記蓄積容
量バスライン一括電極に設けられた開口部の内側に配置
しておき、前記ゲートバスラインと前記蓄積容量バスラ
イン一括電極との短絡が検出されたときに、前記ゲート
バスラインを短絡個所を挟む2箇所の位置で切断し、当
該切断部の近傍と前記補助配線とを電気的に接続するこ
とを特徴とする液晶表示装置の欠陥修復方法。
5. A defect repairing method for a liquid crystal display device, which repairs a defect caused by a short circuit between a gate bus line and a storage capacitor bus line collective electrode on the outside of a display portion, wherein an auxiliary wiring is formed in parallel with the gate bus line. In addition, at least one of both ends of the auxiliary wiring is arranged inside an opening provided in the storage capacitor bus line collective electrode, and a short circuit between the gate bus line and the storage capacitor bus line collective electrode is detected. When this is done, the gate bus line is cut at two positions sandwiching a short-circuited portion, and the vicinity of the cut portion and the auxiliary wiring are electrically connected, and a defect repairing method for a liquid crystal display device. .
JP2001356180A 2001-11-21 2001-11-21 Liquid crystal display device and defect repair method thereof Expired - Fee Related JP3977061B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001356180A JP3977061B2 (en) 2001-11-21 2001-11-21 Liquid crystal display device and defect repair method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001356180A JP3977061B2 (en) 2001-11-21 2001-11-21 Liquid crystal display device and defect repair method thereof

Publications (2)

Publication Number Publication Date
JP2003156763A true JP2003156763A (en) 2003-05-30
JP3977061B2 JP3977061B2 (en) 2007-09-19

Family

ID=19167751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001356180A Expired - Fee Related JP3977061B2 (en) 2001-11-21 2001-11-21 Liquid crystal display device and defect repair method thereof

Country Status (1)

Country Link
JP (1) JP3977061B2 (en)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005215094A (en) * 2004-01-27 2005-08-11 Sharp Corp Display substrate, display device, and short-circuit defect correcting method
JP2007213063A (en) * 2006-02-06 2007-08-23 Samsung Electronics Co Ltd Liquid crystal display device
JP2007322640A (en) * 2006-05-31 2007-12-13 Hitachi Displays Ltd Liquid crystal display device
CN100388460C (en) * 2003-07-04 2008-05-14 友达光电股份有限公司 Method for repairing thin film transistor wire on display panel
WO2008152757A1 (en) * 2007-06-15 2008-12-18 Sharp Kabushiki Kaisha Display device, manufacturing method of the display device
WO2009133595A1 (en) * 2008-04-28 2009-11-05 シャープ株式会社 Active matrix substrate, liquid crystal display panel equipped with the same, and method of manufacturing active matrix substrate
JPWO2008050501A1 (en) * 2006-09-29 2010-02-25 シャープ株式会社 Display device and method for manufacturing display device
JP2010049284A (en) * 2009-11-30 2010-03-04 Sharp Corp Substrate for display device and liquid crystal display using the same
JP2010060590A (en) * 2008-09-01 2010-03-18 Epson Imaging Devices Corp Liquid crystal display device
US7724314B2 (en) 2004-07-16 2010-05-25 Sharp Kabushiki Kaisha Method for repairing a short in a substrate for a display and display repaired according to that method
CN101833183A (en) * 2010-05-24 2010-09-15 友达光电股份有限公司 Liquid crystal display panel
JP2012137785A (en) * 2012-03-30 2012-07-19 Sharp Corp Substrate for display device and liquid crystal display using the same
US8290239B2 (en) 2005-10-21 2012-10-16 Orbotech Ltd. Automatic repair of electric circuits
WO2012147704A1 (en) * 2011-04-28 2012-11-01 シャープ株式会社 Tft substrate and method for correcting wiring fault on tft substrate
WO2012176701A1 (en) * 2011-06-22 2012-12-27 シャープ株式会社 Device board, display apparatus, television receiver apparatus, and method for making device board
KR101247023B1 (en) 2008-07-23 2013-03-25 샤프 가부시키가이샤 Active matrix substrate, display device, method for inspecting the active matrix substrate, and method for inspecting the display device
JP2013218344A (en) * 2013-05-29 2013-10-24 Sharp Corp Substrate for display device, and liquid crystal display device using the same
WO2014002463A1 (en) * 2012-06-25 2014-01-03 パナソニック株式会社 Display apparatus and display apparatus manufacturing method
CN104932164A (en) * 2015-07-16 2015-09-23 合肥鑫晟光电科技有限公司 Array substrate and manufacturing method, testing method, display panel and display device of array substrate

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100388460C (en) * 2003-07-04 2008-05-14 友达光电股份有限公司 Method for repairing thin film transistor wire on display panel
JP4573258B2 (en) * 2004-01-27 2010-11-04 シャープ株式会社 Short-circuit defect correction method
JP2005215094A (en) * 2004-01-27 2005-08-11 Sharp Corp Display substrate, display device, and short-circuit defect correcting method
US7724314B2 (en) 2004-07-16 2010-05-25 Sharp Kabushiki Kaisha Method for repairing a short in a substrate for a display and display repaired according to that method
US8290239B2 (en) 2005-10-21 2012-10-16 Orbotech Ltd. Automatic repair of electric circuits
US9753346B2 (en) 2006-02-06 2017-09-05 Samsung Display Co., Ltd. Horizontal stripe liquid crystal display device
US10185195B2 (en) 2006-02-06 2019-01-22 Samsung Display Co., Ltd. Horizontal stripe liquid crystal display device
US9116401B2 (en) 2006-02-06 2015-08-25 Samsung Display Co., Ltd. Horizontal stripe liquid crystal display device
US8564516B2 (en) 2006-02-06 2013-10-22 Samsung Display Co., Ltd. Horizontal stripe liquid crystal display device
US8259047B2 (en) 2006-02-06 2012-09-04 Samsung Electronics, Co., Ltd. Horizontal stripe liquid crystal display device
JP2007213063A (en) * 2006-02-06 2007-08-23 Samsung Electronics Co Ltd Liquid crystal display device
KR100841999B1 (en) * 2006-05-31 2008-06-30 가부시키가이샤 히타치 디스프레이즈 Liquid crystal display
JP2007322640A (en) * 2006-05-31 2007-12-13 Hitachi Displays Ltd Liquid crystal display device
US7800727B2 (en) 2006-05-31 2010-09-21 Hitachi Displays, Ltd. Liquid crystal display device having bus line with opening portions overlapped by conductive films
JPWO2008050501A1 (en) * 2006-09-29 2010-02-25 シャープ株式会社 Display device and method for manufacturing display device
JP4606497B2 (en) * 2006-09-29 2011-01-05 シャープ株式会社 Display device
WO2008152757A1 (en) * 2007-06-15 2008-12-18 Sharp Kabushiki Kaisha Display device, manufacturing method of the display device
US20100177270A1 (en) * 2007-06-15 2010-07-15 Hidetoshi Nakagawa Display device and manufacturing method of display device
US8274621B2 (en) * 2007-06-15 2012-09-25 Sharp Kabushiki Kaisha Display device and manufacturing method of display device
WO2009133595A1 (en) * 2008-04-28 2009-11-05 シャープ株式会社 Active matrix substrate, liquid crystal display panel equipped with the same, and method of manufacturing active matrix substrate
JP5379790B2 (en) * 2008-04-28 2013-12-25 シャープ株式会社 Active matrix substrate, liquid crystal display panel including the same, and method of manufacturing active matrix substrate
KR101247023B1 (en) 2008-07-23 2013-03-25 샤프 가부시키가이샤 Active matrix substrate, display device, method for inspecting the active matrix substrate, and method for inspecting the display device
JP2010060590A (en) * 2008-09-01 2010-03-18 Epson Imaging Devices Corp Liquid crystal display device
JP2010049284A (en) * 2009-11-30 2010-03-04 Sharp Corp Substrate for display device and liquid crystal display using the same
CN101833183A (en) * 2010-05-24 2010-09-15 友达光电股份有限公司 Liquid crystal display panel
WO2012147704A1 (en) * 2011-04-28 2012-11-01 シャープ株式会社 Tft substrate and method for correcting wiring fault on tft substrate
US9018632B2 (en) 2011-04-28 2015-04-28 Sharp Kabushiki Kaisha TFT substrate and method for correcting wiring fault on TFT substrate
WO2012176701A1 (en) * 2011-06-22 2012-12-27 シャープ株式会社 Device board, display apparatus, television receiver apparatus, and method for making device board
JP2012137785A (en) * 2012-03-30 2012-07-19 Sharp Corp Substrate for display device and liquid crystal display using the same
JPWO2014002463A1 (en) * 2012-06-25 2016-05-30 株式会社Joled Display device and manufacturing method of display device
US9443878B2 (en) 2012-06-25 2016-09-13 Joled Inc. Display device and method of manufacturing display device
WO2014002463A1 (en) * 2012-06-25 2014-01-03 パナソニック株式会社 Display apparatus and display apparatus manufacturing method
JP2013218344A (en) * 2013-05-29 2013-10-24 Sharp Corp Substrate for display device, and liquid crystal display device using the same
CN104932164A (en) * 2015-07-16 2015-09-23 合肥鑫晟光电科技有限公司 Array substrate and manufacturing method, testing method, display panel and display device of array substrate
CN104932164B (en) * 2015-07-16 2017-09-15 合肥鑫晟光电科技有限公司 Array base palte and preparation method thereof, method of testing, display panel, display device

Also Published As

Publication number Publication date
JP3977061B2 (en) 2007-09-19

Similar Documents

Publication Publication Date Title
JP3977061B2 (en) Liquid crystal display device and defect repair method thereof
KR100765926B1 (en) Display device and method of reparing defect of the same
KR100278547B1 (en) Liquid crystal display panel, liquid crystal display device and manufacturing method thereof
JP3680527B2 (en) Thin film transistor matrix substrate and manufacturing method thereof
KR100338830B1 (en) Collective substrate of active-matrix substrates, manufacturing method thereof and inspecting method thereof
US7724314B2 (en) Method for repairing a short in a substrate for a display and display repaired according to that method
US7426006B2 (en) Thin film transistor array substrate
JP4393200B2 (en) Array substrate and manufacturing method thereof
US20010028418A1 (en) Liquid crystal display device and fault repairing method for the liquid crystal display device
JP2004054069A (en) Display device and method for repairing disconnection of display device
US7304692B2 (en) Liquid crystal display with defect reparability
US6985194B2 (en) Matrix array substrate
US6271600B1 (en) Redundant wiring apparatus and a method of making the same
US20080174713A1 (en) Liquid crystal display panel with line defect repairing mechanism and repairing method thereof
US6577357B2 (en) Display device and defect repairing method of the same with low stacked conductor regions to facilitate laser cutting
US8164733B2 (en) Liquid crystal display panel
JPH11190858A (en) Active matrix type display device and its manufacture
KR100238796B1 (en) Structure of lcd and its fabrication method
KR100719916B1 (en) Tft-lcd with means for repairing line open and interlayer short
KR100885804B1 (en) Thin film transistor lcd and method for manufacturing lcd
JP2001356357A (en) Liquid crystal display device
KR100670057B1 (en) Thin film transistor array panel for liquid crystal display
KR19990003791A (en) Probe pad of LCD panel
JPH10104648A (en) Active matraix substrate and its defect correcting method
CN117192847A (en) Array substrate, repairing method thereof and display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041116

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20041116

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050712

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050721

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050721

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070403

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070620

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3977061

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110629

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120629

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120629

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130629

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees