JPH10104648A - Active matraix substrate and its defect correcting method - Google Patents
Active matraix substrate and its defect correcting methodInfo
- Publication number
- JPH10104648A JPH10104648A JP26004296A JP26004296A JPH10104648A JP H10104648 A JPH10104648 A JP H10104648A JP 26004296 A JP26004296 A JP 26004296A JP 26004296 A JP26004296 A JP 26004296A JP H10104648 A JPH10104648 A JP H10104648A
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- source bus
- insulating film
- pixel electrode
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、例えばコンピュー
タやテレビジョン装置等のディスプレイに利用され、ス
イッチング素子を介して画素電極に駆動信号を印加する
ことにより表示を実行するアクティブマトリクス方式の
液晶表示装置の構成部材となるアクティブマトリクス基
板及びその欠陥修正方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device which is used for a display such as a computer or a television set and executes display by applying a drive signal to a pixel electrode via a switching element. And a defect repairing method thereof.
【0002】[0002]
【従来の技術】図5はこの種のアクティブマトリクス基
板の一従来例を示す。このアクティブマトリクス基板
は、マトリクス状に形成されたスイッチング素子1と、
各スイッチング素子1に対応してマトリクス状に形成さ
れた複数の画素電極4と、これらの行方向及び列方向に
対応して直交する形に形成されたゲートバスライン2及
びソースバスライン3とを有する。2. Description of the Related Art FIG. 5 shows a conventional example of this type of active matrix substrate. The active matrix substrate includes switching elements 1 formed in a matrix,
A plurality of pixel electrodes 4 formed in a matrix corresponding to each switching element 1 and a gate bus line 2 and a source bus line 3 formed orthogonal to each other in a row direction and a column direction. Have.
【0003】ここで、ゲートバスライン2は、スイッチ
ング素子1である薄膜トランジスタ(以下ではTFT1
と称する)のゲート電極に接続され、ゲート電極に走査
信号を与えることによりTFT1を駆動制御する。一
方、ソースバスライン3は、各TFT1のソース電極に
接続され、TFT1の駆動時にTFT1を介してデータ
信号を画素電極4に与える。また、TFT1のドレイン
電極には画素電極4及び付加容量7の一方の端子が接続
され、付加容量7の他方の端子は付加容量配線8に接続
され、液晶セルを構成した場合に対向基板上の対向電極
と接続される。Here, a gate bus line 2 is connected to a thin film transistor (hereinafter, referred to as a TFT 1) as a switching element 1.
(Hereinafter referred to as “gate”), and drive control of the TFT 1 by applying a scanning signal to the gate electrode. On the other hand, the source bus line 3 is connected to the source electrode of each TFT 1, and supplies a data signal to the pixel electrode 4 via the TFT 1 when driving the TFT 1. The pixel electrode 4 and one terminal of the additional capacitor 7 are connected to the drain electrode of the TFT 1, and the other terminal of the additional capacitor 7 is connected to the additional capacitor line 8. Connected to counter electrode.
【0004】ところで、高精細な液晶表示装置を製造す
るためには、画素数を増やす必要がある。すなわち、ス
イッチング素子を小さくして、その数を増やすことが必
要となる。しかし、そうすると、アクティブマトリック
ス基板の製造時に、装置の精度やダストのために、画素
電極とバスラインの間やバスライン同士の間で電気的な
リークが起こり易くなる。このリークは表示装置として
点灯したときに点欠陥や線欠陥の原因となり、特に、重
欠陥として扱われる線欠陥は、製品歩留りの点から見て
も大きな問題となる。このため、線欠陥の主原因となる
ソースバスラインの断線については、その修正を行う必
要がある。In order to manufacture a high-definition liquid crystal display device, it is necessary to increase the number of pixels. That is, it is necessary to reduce the size of the switching elements and increase the number thereof. However, in this case, when manufacturing the active matrix substrate, electric leakage easily occurs between the pixel electrode and the bus line or between the bus lines due to the accuracy of the device and dust. This leak causes a point defect or a line defect when the display device is turned on. In particular, a line defect treated as a heavy defect becomes a serious problem in terms of product yield. For this reason, it is necessary to correct the disconnection of the source bus line which is the main cause of the line defect.
【0005】図6はソースバスラインの断線に起因する
欠陥の修正を考慮したアクティブマトリクス基板の従来
例を示す。このアクティブマトリックス基板は、表示部
の外に予備配線20,21を有する。ソースバスライン
3が図中にAで示す位置にて断線を起こした場合、断線
箇所を挟む一方のソースバスライン3aが予備配線20
と接続され、他方のソースバスライン3bが別の予備配
線21と接続される。予備配線20,21は通常、駆動
回路基板内の接続用の配線22により結合される。これ
により、駆動回路からソースバスライン3aに送られた
信号は、ソースバスライン3aと予備配線20の接続部
で分岐し、一方は断線箇所に行くものの、他方は駆動回
路基板内の配線22を通り、ソースバスライン3bと予
備配線21の接続部よりソースバスライン3bに至る。FIG. 6 shows a conventional example of an active matrix substrate in consideration of correction of a defect caused by disconnection of a source bus line. This active matrix substrate has spare wirings 20 and 21 outside the display section. When the source bus line 3 is disconnected at a position indicated by A in the drawing, one of the source bus lines 3a sandwiching the disconnected portion
And the other source bus line 3b is connected to another spare wiring 21. The spare wirings 20 and 21 are usually connected by a connecting wiring 22 in the drive circuit board. As a result, the signal sent from the drive circuit to the source bus line 3a branches at the connection between the source bus line 3a and the spare wiring 20, and one of the signals goes to the disconnection point, while the other goes to the wiring 22 in the drive circuit board. As described above, the connection between the source bus line 3b and the spare wiring 21 reaches the source bus line 3b.
【0006】[0006]
【発明が解決しようとする課題】上記従来のアクティブ
マトリクス基板では、表示部の外に設けた予備配線によ
り、ソースバスラインの断線が修正される。しかし、多
数本のソースバスラインにそれぞれ予備配線を設けるこ
とは、予備配線が占める面積や、線欠陥の確率のことを
考えると、得策とは言えない。このため、通常は全体を
数ブロックに分け、各ブロックにつき何本というように
予備配線を設けている。In the above-mentioned conventional active matrix substrate, the disconnection of the source bus line is corrected by the spare wiring provided outside the display section. However, providing spare wirings for a large number of source bus lines is not a good idea in view of the area occupied by the spare wirings and the probability of line defects. For this reason, the whole is usually divided into several blocks, and a number of spare wirings are provided for each block.
【0007】しかしながら、このような構造では、規定
本数以上に線欠陥を修正することは不可能である。ま
た、数が少ないとは言え、予備配線が占める面積は小さ
くないので、基板サイズの増大を招く。更に、同一バス
ラインでの複数の断線に対しては修正が不可能である。However, with such a structure, it is impossible to correct a line defect beyond a specified number. Further, although the number is small, the area occupied by the spare wiring is not small, so that the size of the substrate is increased. Further, it is impossible to correct a plurality of disconnections in the same bus line.
【0008】本発明はこのような事情に鑑みてなされた
ものであり、断線修正本数の制限がない上に、基板サイ
ズの増大がなく、更には同一バスラインでの複数の断線
修正が可能なアクティブマトリクス基板及びその欠陥修
正方法を提供することを目的とする。The present invention has been made in view of such circumstances, and there is no limitation on the number of disconnection correction lines, no increase in substrate size, and it is possible to correct a plurality of disconnections on the same bus line. It is an object of the present invention to provide an active matrix substrate and a method for repairing the defect.
【0009】[0009]
【課題を解決するための手段】本発明のアクティブマト
リクス基板は、スイッチング素子がマトリクス状に形成
され、該スイッチング素子を制御するゲートバスライン
及び該スイッチング素子にデータ信号を供給するソース
バスラインが直交する形に形成され、該スイッチング素
子、該ゲートバスライン及び該ソースバスラインの上に
層間絶縁膜が形成され、該層間絶縁膜の上であって、該
ゲートバスラインと該ソースバスラインによって囲まれ
た領域に形成された画素電極が該層間絶縁膜を貫通する
コンタクトホールを介して該スイッチング素子のドレイ
ン電極と接続され、該層間絶縁膜として透明度の高い有
機薄膜が使用された透過型の表示装置に用いられるアク
ティブマトリクス基板において、該画素電極が該層間絶
縁膜を介して該ソースバスラインと部分的に重なる第1
の接続用エリアと、該ゲートバスラインを挟むソースバ
スライン方向に隣接する2つの画素電極を接続するため
の接続用配線を有し、該接続用配線が該層間絶縁膜を介
して該隣接する2つの画素電極とそれぞれ部分的に重な
る第2の接続用エリアとを有しており、そのことにより
上記目的が達成される。According to the active matrix substrate of the present invention, switching elements are formed in a matrix, and a gate bus line for controlling the switching elements and a source bus line for supplying a data signal to the switching elements are orthogonal. And an interlayer insulating film is formed on the switching element, the gate bus line and the source bus line, and is surrounded by the gate bus line and the source bus line on the interlayer insulating film. A pixel electrode formed in the region is connected to a drain electrode of the switching element through a contact hole penetrating the interlayer insulating film, and a transmissive display using a highly transparent organic thin film as the interlayer insulating film is used. In the active matrix substrate used in the device, the pixel electrode is connected to the source via the interlayer insulating film. First that overlaps the bus lines and partially
And a connection line for connecting two pixel electrodes adjacent to each other in the direction of the source bus line sandwiching the gate bus line, and the connection line is adjacent to the pixel electrode via the interlayer insulating film. A second connection area partially overlaps with each of the two pixel electrodes, whereby the object is achieved.
【0010】好ましくは、前記ソースバスラインを下層
の透明導電膜と上層の金属膜で構成し、該透明導電膜に
より、前記接続用配線を形成する。Preferably, the source bus line is constituted by a lower transparent conductive film and an upper metal film, and the connection wiring is formed by the transparent conductive film.
【0011】また、本発明のアクティブマトリクス基板
の欠陥修正方法は、前記ソースバスラインの断線に起因
する請求項1又は請求項2記載のアクティブマトリクス
基板の欠陥修正方法であって、断線が発生している該ソ
ースバスラインの断線箇所の両側部を切断する工程と、
切り離されたそれぞれのソースバスラインに連なる前記
第1の接続用エリアを加工し、ソースバスラインと画素
電極とを接続する工程と、前記第2の接続用エリアを加
工し、前記接続用配線によって隣接する画素電極同士を
接続する工程とを包含しており、そのことにより上記目
的が達成される。The method of repairing a defect of an active matrix substrate according to the present invention is the method of repairing a defect of an active matrix substrate according to claim 1 or 2, which is caused by the disconnection of the source bus line. Cutting both sides of the disconnection point of the source bus line,
Processing the first connection area connected to each of the separated source bus lines and connecting the source bus line to the pixel electrode; processing the second connection area; Connecting the adjacent pixel electrodes to each other, thereby achieving the above object.
【0012】以下、本発明の作用を図1、図3及び図4
を参照して具体的に説明する。The operation of the present invention will now be described with reference to FIGS. 1, 3 and 4.
This will be specifically described with reference to FIG.
【0013】図1に示すように、本発明のアクティブマ
トリクス基板は、ソースバスラインに画素電極4側に突
出する凸部が部分的に形成されている。即ち、マトリク
ス状に形成された一の画素電極4に対して2個の凸部が
形成されている。この凸部は層間絶縁膜を介して画素電
極4と重なっており、以下ではこの重なり部分を第1の
接続用エリア3’,3’と称する。As shown in FIG. 1, the active matrix substrate of the present invention has a source bus line partially formed with a projection protruding toward the pixel electrode 4. That is, two projections are formed for one pixel electrode 4 formed in a matrix. The projection overlaps the pixel electrode 4 via the interlayer insulating film, and the overlapping portion is hereinafter referred to as first connection areas 3 ', 3'.
【0014】また、ゲートバスライン2を挟むソースバ
スライン方向に隣接する2つの画素電極部分には、接続
用配線9(第2の接続用エリア)が層間絶縁膜を介して
2つの画素電極4,4と部分的に重なっている。In two pixel electrode portions adjacent to each other in the source bus line direction with the gate bus line 2 interposed therebetween, a connection wiring 9 (second connection area) is provided with two pixel electrodes 4 via an interlayer insulating film. , 4 partially overlap.
【0015】このような構造のアクティブマトリクス基
板において、ゲートバスライン1とソースバスライン3
の交差部Bでリークが発生し、線欠陥が発生している場
合を仮定する。この欠陥修正は、以下の手順で行われ
る。In the active matrix substrate having such a structure, the gate bus line 1 and the source bus line 3
It is assumed that a leak has occurred at the intersection B of FIG. This defect correction is performed in the following procedure.
【0016】まず、交差部Bを挟むC,Dの位置でソー
スバスライン3を切断する。次いで、切断された2本の
ソースバスライン3a,3bに形成されている第1の接
続用エリア3’,3’(切断箇所に近い位置の接続用エ
リア3’,3’)に、例えば、図3に示すように、絶縁
性基板11側よりレーザビームを照射するレーザ加工を
施し、これによりこの位置の層間絶縁膜18を除去し、
ソースバスライン3と画素電極4とを電気的に接続す
る。First, the source bus line 3 is cut at positions C and D with the intersection B interposed therebetween. Next, for example, the first connection areas 3 ′, 3 ′ (connection areas 3 ′, 3 ′ close to the cut location) formed on the two cut source bus lines 3 a, 3 b are, for example, As shown in FIG. 3, laser processing is performed by irradiating a laser beam from the insulating substrate 11 side, thereby removing the interlayer insulating film 18 at this position.
The source bus line 3 and the pixel electrode 4 are electrically connected.
【0017】より具体的には、レーザビームを照射する
と、図3に示すように、照射部に貫通部30が形成さ
れ、かつこのとき貫通部30の周辺の接続用エリア3’
が溶け出し、この溶け出した部分3''が画素電極4にく
っ付く。この結果、ソースバスライン3と画素電極4と
が電気的に接続される。More specifically, when a laser beam is irradiated, as shown in FIG. 3, a penetrating portion 30 is formed in the irradiated portion, and at this time, a connection area 3 'around the penetrating portion 30 is formed.
Is melted, and the melted portion 3 ″ sticks to the pixel electrode 4. As a result, the source bus line 3 and the pixel electrode 4 are electrically connected.
【0018】続いて、第2の接続用エリア9にもレーザ
ビームを照射し(より具体的には、図中に×で示す位
置)、この位置の層間絶縁膜を除去し、隣接する画素電
極4,4同士を接続用配線9で電気的に接続する。Subsequently, the second connection area 9 is also irradiated with a laser beam (more specifically, a position indicated by x in the figure), the interlayer insulating film at this position is removed, and the adjacent pixel electrode 9 is removed. The wires 4 and 4 are electrically connected to each other by the connection wiring 9.
【0019】より具体的には、上記同様にしてこの部分
にレーザビームを照射すると、図4に示すように、照射
部に貫通部90が形成され、かつこのとき貫通部90の
周辺の接続用エリア9’が溶け出し、この溶け出した部
分9’が画素電極4にくっ付く。この結果、隣接する画
素電極4,4同士が接続用エリア9及び溶け出した部分
9’を介して電気的に接続される。More specifically, when a laser beam is irradiated to this portion in the same manner as described above, a through portion 90 is formed in the irradiated portion as shown in FIG. The area 9 'melts, and the melted portion 9' sticks to the pixel electrode 4. As a result, the adjacent pixel electrodes 4 and 4 are electrically connected to each other via the connection area 9 and the melted portion 9 '.
【0020】以上の修正処理によって、ソースバスライ
ン3が切断箇所を迂回して列方向に電気的につながり、
ソースバスライン3より各画素電極4にデータ信号を印
加することができるので、線欠陥が修正されることにな
る。By the above correction processing, the source bus line 3 is electrically connected in the column direction bypassing the cut portion,
Since a data signal can be applied to each pixel electrode 4 from the source bus line 3, a line defect is corrected.
【0021】このように、本発明のアクティブマトリク
ス基板によれば、表示部の外側方に断線修正用の予備配
線を設けなくとも、断線に起因する欠陥を修正すること
ができる。従って、基板サイズを小さくできる。As described above, according to the active matrix substrate of the present invention, it is possible to repair a defect caused by a disconnection without providing a spare wiring for repairing the disconnection outside the display section. Therefore, the substrate size can be reduced.
【0022】また、全てのソースバスラインに対して断
線の修正が可能であるので、その修正の本数制限がなく
なる。更に、第1の接続用エリアを1個の画素電極当た
り複数設ける構造を採用すれば、各画素電極に対応した
1本のソースバスラインに対して、複数箇所の断線修正
も可能となる。Further, since the disconnection can be corrected for all the source bus lines, the number of corrections is not limited. Further, if a structure in which a plurality of first connection areas are provided for one pixel electrode is adopted, it is possible to correct a plurality of disconnections in one source bus line corresponding to each pixel electrode.
【0023】[0023]
【発明の実施の形態】以下に本発明の実施形態を図面に
基づき具体的に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be specifically described below with reference to the drawings.
【0024】まず、図1に基づきこのアクティブマトリ
クス基板の平面構造について説明する。透明な絶縁性基
板11(図2参照)の上には、ゲートバスライン2とソ
ースバスライン3が縦横方向に直交状に形成されてい
る。ゲートバスライン2とソースバスライン3で囲まれ
た矩形状の領域には層間絶縁膜18(図2参照)を介し
て各画素電極4がマトリクス状に形成されている。First, the planar structure of the active matrix substrate will be described with reference to FIG. On a transparent insulating substrate 11 (see FIG. 2), a gate bus line 2 and a source bus line 3 are formed orthogonally in the vertical and horizontal directions. Each pixel electrode 4 is formed in a matrix in a rectangular area surrounded by the gate bus line 2 and the source bus line 3 via an interlayer insulating film 18 (see FIG. 2).
【0025】各画素電極4には、これを表示駆動するス
イッチング素子としてのTFT1が接続されている。よ
り具体的には、層間絶縁膜18を貫通するコンタクトホ
ール5を介して接続電極6によりTFT1のドレイン電
極と画素電極4とが接続されている。なお、TFT1の
ゲート電極はゲートバスライン2に接続され、ソース電
極はソースバスライン3に接続されている。Each pixel electrode 4 is connected to a TFT 1 as a switching element for driving the pixel electrode 4 for display. More specifically, the drain electrode of the TFT 1 and the pixel electrode 4 are connected by the connection electrode 6 via the contact hole 5 penetrating the interlayer insulating film 18. The gate electrode of the TFT 1 is connected to the gate bus line 2, and the source electrode is connected to the source bus line 3.
【0026】また、隣接するゲートバスライン2,2間
には、ゲートバスライン2と平行に付加容量配線8が形
成されている。An additional capacitance line 8 is formed between the adjacent gate bus lines 2 and 2 in parallel with the gate bus line 2.
【0027】加えて、ソースバスライン3の隣接するゲ
ートバスライン2,2間に位置する部分には、各ゲート
バスライン2,2に近接して凸部が画素電極4側に突出
形成されている。各凸部は層間絶縁膜18を介して画素
電極4と重なっており、この重なり部に第1の接続用エ
リア3’が形成される。In addition, at a portion of the source bus line 3 located between the adjacent gate bus lines 2, 2, a protruding portion is formed protruding toward the pixel electrode 4 in the vicinity of each gate bus line 2, 2. I have. Each projection overlaps the pixel electrode 4 via the interlayer insulating film 18, and a first connection area 3 'is formed in the overlap.
【0028】また、ゲートバスライン2を挟むソースバ
スライン方向に隣接する2つの画素電極部分には、接続
用配線9が層間絶縁膜を介して2つの画素電極4,4と
部分的に重なっており、この重なり部に第2の接続用エ
リア9が形成されている。In two pixel electrode portions adjacent to each other in the source bus line direction with the gate bus line 2 interposed therebetween, a connection wiring 9 partially overlaps with the two pixel electrodes 4 and 4 via an interlayer insulating film. A second connection area 9 is formed in the overlapping portion.
【0029】次に、図2に基づきアクティブマトリクス
基板の断面構造及びその製造方法について説明する。Next, a sectional structure of the active matrix substrate and a method of manufacturing the same will be described with reference to FIG.
【0030】まず、透明な絶縁性基板11の上に、ゲー
トバスライン2及びゲート電極12、ゲート絶縁膜1
3、半導体層14、チャンネル保護膜15、及びTFT
1のソース・ドレイン電極となるn+/Si層16を順
に積層する。次いで、ソースバスライン3を構成する透
明導電膜であるITO膜17’及び金属層17をスパッ
タ法により積層し、これをパターニングしてソースバス
ライン3及びソース電極16を形成する。First, a gate bus line 2, a gate electrode 12, and a gate insulating film 1 are formed on a transparent insulating substrate 11.
3, semiconductor layer 14, channel protective film 15, and TFT
An n + / Si layer 16 serving as one source / drain electrode is sequentially stacked. Next, an ITO film 17 ′, which is a transparent conductive film constituting the source bus line 3, and a metal layer 17 are laminated by a sputtering method, and are patterned to form the source bus line 3 and the source electrode 16.
【0031】ここで、ソースバスライン3をITO膜1
7’と金属層17からなる2層構造としたのは、仮に金
属層17の一部に膜の欠陥があっても、ITO膜17’
によりソースバスライン3の導通が保証されるからであ
る。Here, the source bus line 3 is connected to the ITO film 1
The two-layer structure including the metal layer 7 'and the metal layer 17 is such that even if a part of the metal layer 17 has a film defect, the ITO film 17'
This ensures conduction of the source bus line 3.
【0032】次いで、これらの上に、層間絶縁膜18と
して感光性のアクリル樹脂を、スピン塗布法によって、
例えば3μmの膜厚に形成する。続いて、層間絶縁膜1
8にコンタクトホール5を形成するために、アクリル樹
脂に対して所望のパターンで露光を行い、アルカリ性の
溶液による処理を行う。Next, a photosensitive acrylic resin as an interlayer insulating film 18 is applied thereon by spin coating.
For example, it is formed to a thickness of 3 μm. Subsequently, the interlayer insulating film 1
In order to form the contact hole 5 in 8, the acrylic resin is exposed to light in a desired pattern, and is treated with an alkaline solution.
【0033】ここで、層間絶縁膜18として感光性のア
クリル樹脂を用いるのは、スピン塗布法による薄膜の形
成が可能であるため、数μmの膜厚の薄膜も容易に形成
されること、パターニングにフォトレジストの塗布工程
が不要となることなど、生産性を向上する上で有利であ
るからである。Here, a photosensitive acrylic resin is used as the interlayer insulating film 18 because a thin film having a thickness of several μm can be easily formed since a thin film can be formed by a spin coating method. This is advantageous in improving productivity, for example, by eliminating the need for a photoresist coating step.
【0034】続いて、層間絶縁膜18の上に画素電極4
となる透明導電膜19をスパッタ法により積層し、パタ
ーニングする。画素電極4は、層間絶縁膜18を貫通す
るコンタクトホール5を介してITO膜17’と接続さ
れ、このITO膜17’を介してTFT1のドレイン電
極16と接続される。Subsequently, the pixel electrode 4 is formed on the interlayer insulating film 18.
Are laminated by sputtering and patterned. The pixel electrode 4 is connected to the ITO film 17 ′ through the contact hole 5 penetrating the interlayer insulating film 18, and is connected to the drain electrode 16 of the TFT 1 through the ITO film 17 ′.
【0035】このように、本実施形態のアクティブマト
リクス基板では、TFT1のドレイン電極と画素電極4
とを接続する接続電極6がITO膜17’により形成さ
れ、また、このITO膜17’によりソースバスライン
3の方向に隣接する2つの画素電極4,4を接続するた
めの接続用配線9が形成されている。As described above, in the active matrix substrate of this embodiment, the drain electrode of the TFT 1 and the pixel electrode 4
Is formed of an ITO film 17 ′, and a connection wiring 9 for connecting two pixel electrodes 4, 4 adjacent in the direction of the source bus line 3 is formed by the ITO film 17 ′. Is formed.
【0036】次に、ソースバスライン3の断線に起因す
るアクティブマトリクス基板の欠陥修正方法を図3及び
図4に基づき具体的に説明する。なお、図1中、黒丸は
断線位置、×は接続位置を示す。Next, a method for correcting a defect of the active matrix substrate caused by the disconnection of the source bus line 3 will be specifically described with reference to FIGS. In FIG. 1, a black circle indicates a disconnection position, and a cross indicates a connection position.
【0037】今、ゲートバスライン2とソースバスライ
ン3の交差部Bで断線に起因してリークが発生し、線欠
陥が生じている場合を仮定する。まず、交差部Bを挟む
C,Dの位置でソースバスライン3を切断する。次い
で、切断された2本のソースバスライン3a,3bに形
成されている第1の接続用エリア3’,3’(切断箇所
に近い位置の接続用エリア3’,3’)に、例えばレー
ザビームを照射するレーザ加工を施し、これによりこの
位置の層間絶縁膜を除去し、ソースバスライン3と画素
電極4とを電気的に接続する。Now, it is assumed that a leak has occurred at the intersection B between the gate bus line 2 and the source bus line 3 due to a disconnection, and a line defect has occurred. First, the source bus line 3 is cut at positions C and D with the intersection B interposed therebetween. Next, for example, a laser is applied to the first connection areas 3 ', 3' (the connection areas 3 ', 3' close to the cut location) formed on the two cut source bus lines 3a, 3b. Laser processing for irradiating a beam is performed, whereby the interlayer insulating film at this position is removed, and the source bus line 3 and the pixel electrode 4 are electrically connected.
【0038】より具体的には、レーザビームを照射する
と、図3に示すように、照射部に貫通部30が形成さ
れ、かつこのとき貫通部30の周辺の接続用エリア3’
が溶け出し、この溶け出した部分3''が画素電極4にく
っ付く。この結果、ソースバスライン3と画素電極4と
が電気的に接続される。More specifically, when a laser beam is irradiated, as shown in FIG. 3, a penetrating portion 30 is formed in the irradiated portion, and at this time, a connection area 3 'around the penetrating portion 30 is formed.
Is melted, and the melted portion 3 ″ sticks to the pixel electrode 4. As a result, the source bus line 3 and the pixel electrode 4 are electrically connected.
【0039】続いて、第2の接続用エリア9にもレーザ
ビームを照射し(より具体的には、図中に×で示す位
置)、この位置の層間絶縁膜を除去し、隣接する画素電
極4,4同士を接続用配線9で電気的に接続する。Subsequently, the second connection area 9 is also irradiated with a laser beam (more specifically, at the position indicated by x in the figure), the interlayer insulating film at this position is removed, and the adjacent pixel electrode 9 is removed. The wires 4 and 4 are electrically connected to each other by the connection wiring 9.
【0040】より具体的には、上記同様にしてこの部分
にレーザビームを照射すると、図4に示すように、照射
部に貫通部90が形成され、かつこのとき貫通部90の
周辺の接続用エリア9’が溶け出し、この溶け出した部
分9’が画素電極4にくっ付く。この結果、隣接する画
素電極4,4同士が接続用エリア9及び溶け出した部分
9’を介して電気的に接続される。More specifically, when a laser beam is irradiated to this portion in the same manner as described above, a through portion 90 is formed in the irradiated portion as shown in FIG. The area 9 'melts, and the melted portion 9' sticks to the pixel electrode 4. As a result, the adjacent pixel electrodes 4 and 4 are electrically connected to each other via the connection area 9 and the melted portion 9 '.
【0041】以上の修正処理によって、ソースバスライ
ン3が切断箇所を迂回して列方向に電気的につながり、
ソースバスライン3より各画素電極4にデータ信号を印
加することができるので、線欠陥が修正されることにな
る。By the above correction processing, the source bus line 3 is electrically connected in the column direction bypassing the cut portion,
Since a data signal can be applied to each pixel electrode 4 from the source bus line 3, a line defect is corrected.
【0042】このように、本発明のアクティブマトリク
ス基板によれば、表示部の外側方に断線修正用の予備配
線を設けなくとも、断線に起因する欠陥を修正すること
ができる。従って、基板サイズを小さくできる。As described above, according to the active matrix substrate of the present invention, it is possible to repair a defect caused by a disconnection without providing a spare line for repairing a disconnection outside the display section. Therefore, the substrate size can be reduced.
【0043】また、全てのソースバスラインに対して断
線の修正が可能であるので、その修正の本数制限がなく
なる。更に、本実施形態のアクティブマトリクス基板で
は、接続用エリア3’を1個の画素電極当たり複数設け
る構造を採用しているので、各画素電極に対応した1本
のソースバスラインに対して、複数箇所の断線修正も可
能となる。Further, since the disconnection can be corrected for all the source bus lines, the number of corrections is not limited. Further, the active matrix substrate of the present embodiment employs a structure in which a plurality of connection areas 3 'are provided for each pixel electrode, so that a plurality of connection areas 3' are provided for one source bus line corresponding to each pixel electrode. It is also possible to correct a disconnection at a location.
【0044】なお、上記の実施形態では、隣接する画素
電極4,4を接続するための接続用配線9を、2層構造
のソースバスライン3の下層に位置するITO膜17’
により形成したが、この限りではなく、ソースメタル、
即ち上層の金属層17を用いたり、或いはITO膜1
7’と金属層17の2層構造として、画素電極4,4と
の接続をより一層安定して行える構造とすることも可能
である。また、接続用配線9の部分で層間絶縁膜18を
薄くして、画素電極4,4との接続作業をし易くする構
造とすることも可能である。In the above-described embodiment, the connection wiring 9 for connecting the adjacent pixel electrodes 4 and 4 is formed by the ITO film 17 ′ located below the source bus line 3 having the two-layer structure.
But not limited to this, source metal,
That is, the upper metal layer 17 may be used, or the ITO film 1 may be used.
As a two-layer structure of 7 ′ and the metal layer 17, it is also possible to adopt a structure in which the connection with the pixel electrodes 4 and 4 can be performed more stably. Further, it is also possible to make the interlayer insulating film 18 thin at the portion of the connection wiring 9 so as to make the connection with the pixel electrodes 4 and 4 easy.
【0045】[0045]
【発明の効果】以上の本発明アクティブマトリクス基板
は、第1の接続用エリア及び第2の接続用エリアを備え
ており、これらのエリアに、例えばレーザ加工を施せ
ば、切断されたソースバスラインと画素電極が電気的に
接続され、かつソースバスライン方向に隣接する画素電
極同士が電気的に接続される。従って、ソースバスライ
ンが切断箇所を迂回して列方向につながり、ソースバス
ラインより各画素電極にデータ信号を印加することがで
きるので、線欠陥が修正される。The active matrix substrate according to the present invention has a first connection area and a second connection area. If these areas are subjected to, for example, laser processing, the cut source bus line can be obtained. And the pixel electrodes are electrically connected, and the pixel electrodes adjacent in the source bus line direction are electrically connected to each other. Therefore, the source bus line is connected in the column direction bypassing the cut portion, and the data signal can be applied to each pixel electrode from the source bus line, so that the line defect is corrected.
【0046】このように、本発明のアクティブマトリク
ス基板によれば、表示部の外側方に断線修正用の予備配
線を設けなくとも、断線に起因する欠陥を修正すること
ができる。従って、基板サイズを小さくできる。As described above, according to the active matrix substrate of the present invention, it is possible to repair a defect caused by a disconnection without providing a spare wiring for repairing a disconnection outside the display section. Therefore, the substrate size can be reduced.
【0047】また、全てのソースバスラインに対して断
線の修正が可能であるので、その修正の本数制限がなく
なる。更に、第1の接続用エリアを1個の画素電極当た
り複数設ける構造を採用すれば、各画素電極に対応した
1本のソースバスラインに対して、複数箇所の断線修正
も可能となる。Further, since the disconnection can be corrected for all the source bus lines, the number of corrections is not limited. Further, if a structure in which a plurality of first connection areas are provided for one pixel electrode is adopted, it is possible to correct a plurality of disconnections in one source bus line corresponding to each pixel electrode.
【図1】本発明アクティブマトリクス基板の平面図。FIG. 1 is a plan view of an active matrix substrate of the present invention.
【図2】図1のX−X線断面図。FIG. 2 is a sectional view taken along line XX of FIG.
【図3】ソースバスラインと画素電極との接続方法を示
す断面図。FIG. 3 is a sectional view showing a method for connecting a source bus line and a pixel electrode.
【図4】隣接する画素電極同士の接続方法を示す断面
図。FIG. 4 is a cross-sectional view showing a method of connecting adjacent pixel electrodes.
【図5】アクティブマトリクス基板の一従来例を示す等
価回路図。FIG. 5 is an equivalent circuit diagram showing a conventional example of an active matrix substrate.
【図6】断線修正用の予備配線を備えたアクティブマト
リクス基板の従来例を示す模式的平面図。FIG. 6 is a schematic plan view showing a conventional example of an active matrix substrate provided with a spare wire for disconnection correction.
1 TFT 2 ゲートバスライン 3 ソースバスライン 3’ 第1の接続用エリア 4 画素電極 5 コンタクトホール 6 接続電極 8 付加容量配線 9 接続用配線(第2の接続用エリア) 11 絶縁性基板 12 ゲート電極 13 ゲート絶縁膜 14 半導体層 15 チャンネル保護膜 16 n+/Si層 17 金属層 17’ ITO膜 18 層間絶縁膜 19 透明導電膜 DESCRIPTION OF SYMBOLS 1 TFT 2 Gate bus line 3 Source bus line 3 '1st connection area 4 Pixel electrode 5 Contact hole 6 Connection electrode 8 Additional capacitance wiring 9 Connection wiring (2nd connection area) 11 Insulating substrate 12 Gate electrode DESCRIPTION OF SYMBOLS 13 Gate insulating film 14 Semiconductor layer 15 Channel protective film 16 n + / Si layer 17 Metal layer 17 'ITO film 18 Interlayer insulating film 19 Transparent conductive film
Claims (3)
され、該スイッチング素子を制御するゲートバスライン
及び該スイッチング素子にデータ信号を供給するソース
バスラインが直交する形に形成され、該スイッチング素
子、該ゲートバスライン及び該ソースバスラインの上に
層間絶縁膜が形成され、該層間絶縁膜の上であって、該
ゲートバスラインと該ソースバスラインによって囲まれ
た領域に形成された画素電極が該層間絶縁膜を貫通する
コンタクトホールを介して該スイッチング素子のドレイ
ン電極と接続され、該層間絶縁膜として透明度の高い有
機薄膜が使用された透過型の表示装置に用いられるアク
ティブマトリクス基板において、 該画素電極が該層間絶縁膜を介して該ソースバスライン
と部分的に重なる第1の接続用エリアと、 該ゲートバスラインを挟むソースバスライン方向に隣接
する2つの画素電極を接続するための接続用配線を有
し、該接続用配線が該層間絶縁膜を介して該隣接する2
つの画素電極とそれぞれ部分的に重なる第2の接続用エ
リアとを有するアクティブマトリクス基板。A switching element is formed in a matrix, and a gate bus line for controlling the switching element and a source bus line for supplying a data signal to the switching element are formed to be orthogonal to each other. An interlayer insulating film is formed on the bus line and the source bus line, and a pixel electrode formed on the interlayer insulating film in a region surrounded by the gate bus line and the source bus line is formed on the interlayer insulating film. An active matrix substrate connected to a drain electrode of the switching element through a contact hole penetrating an insulating film and used for a transmission type display device using an organic thin film having high transparency as the interlayer insulating film, A first connection area partially overlapping the source bus line via the interlayer insulating film; Has a connection wiring for connecting the two pixel electrodes adjacent to the source bus line direction sandwiching the gate bus line, the connection wiring is the adjacent via the interlayer insulating film 2
An active matrix substrate having two pixel electrodes and a second connection area partially overlapping each other.
膜と上層の金属膜で構成され、該透明導電膜により、前
記接続用配線が形成されている請求項1記載のアクティ
ブマトリクス基板。2. The active matrix substrate according to claim 1, wherein said source bus line comprises a lower transparent conductive film and an upper metal film, and said connection wiring is formed by said transparent conductive film.
請求項1又は請求項2記載のアクティブマトリクス基板
の欠陥修正方法であって、 断線が発生している該ソースバスラインの断線箇所の両
側部を切断する工程と、 切り離されたそれぞれのソースバスラインに連なる前記
第1の接続用エリアを加工し、ソースバスラインと画素
電極とを接続する工程と、 前記第2の接続用エリアを加工し、前記接続用配線によ
って隣接する画素電極同士を接続する工程とを包含する
アクティブマトリクス基板の欠陥修正方法。3. The method for repairing defects in an active matrix substrate according to claim 1, wherein the source bus line is disconnected due to the disconnection of the source bus line. Cutting the first connection area connected to each of the separated source bus lines, connecting the source bus line to the pixel electrode, and processing the second connection area. Connecting the adjacent pixel electrodes with each other by the connection wiring.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26004296A JPH10104648A (en) | 1996-09-30 | 1996-09-30 | Active matraix substrate and its defect correcting method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26004296A JPH10104648A (en) | 1996-09-30 | 1996-09-30 | Active matraix substrate and its defect correcting method |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10104648A true JPH10104648A (en) | 1998-04-24 |
Family
ID=17342501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26004296A Withdrawn JPH10104648A (en) | 1996-09-30 | 1996-09-30 | Active matraix substrate and its defect correcting method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10104648A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006011162A (en) * | 2004-06-28 | 2006-01-12 | Nec Lcd Technologies Ltd | Substrate for liquid crystal display, and repair method of the substrate |
KR100656898B1 (en) * | 1999-03-24 | 2006-12-15 | 삼성전자주식회사 | a liquid crystal display having data redundancy lines and a manufacturing method thereof |
US9904133B2 (en) | 2013-07-03 | 2018-02-27 | Samsung Display Co., Ltd. | Liquid crystal display |
-
1996
- 1996-09-30 JP JP26004296A patent/JPH10104648A/en not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100656898B1 (en) * | 1999-03-24 | 2006-12-15 | 삼성전자주식회사 | a liquid crystal display having data redundancy lines and a manufacturing method thereof |
JP2006011162A (en) * | 2004-06-28 | 2006-01-12 | Nec Lcd Technologies Ltd | Substrate for liquid crystal display, and repair method of the substrate |
JP4535791B2 (en) * | 2004-06-28 | 2010-09-01 | Nec液晶テクノロジー株式会社 | Substrate for liquid crystal display device and method for repairing the substrate |
US9904133B2 (en) | 2013-07-03 | 2018-02-27 | Samsung Display Co., Ltd. | Liquid crystal display |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100283733B1 (en) | Active matrix liquid crystal display and its disconnection correction method | |
US6958802B2 (en) | Display device having island-shaped conductor for repairing line disconnection | |
US5943106A (en) | Liquid crystal display with branched of auxiliary capacitor pattern and its manufacture method | |
US5731855A (en) | Liquid crystal display device having a film for protecting interface between interlayer insulating film and underlying layer and manufacturing method thereof | |
US6307216B1 (en) | Thin film transistor panels for liquid crystal displays | |
US7027043B2 (en) | Wiring substrate connected structure, and display device | |
JPH1026771A (en) | Liquid crystal display panel, and repairing method therefor | |
JPH1010583A (en) | Production of active matrix substrate and its active matrix substrate | |
US6429908B1 (en) | Method for manufacturing a gate of thin film transistor in a liquid crystal display device | |
KR100405236B1 (en) | Matrix array substrate | |
JP3272625B2 (en) | Active matrix type liquid crystal display device and pixel defect repair method | |
JP2005234091A (en) | Display device | |
JPH10123563A (en) | Liquid crystal display device and its fault correction method | |
US6822701B1 (en) | Liquid crystal display apparatus | |
JPH09113930A (en) | Active matrix type liquid crystal display device and method for correcting its disconnection | |
JPH09325363A (en) | Restoring method for liquid crystal display device | |
JP3335567B2 (en) | Active matrix type liquid crystal display device and its defect repair method | |
JPH10319438A (en) | Active matrix substrate and production method therefor and deffect correcting method therefor | |
JPH117046A (en) | Liquid crystal display device | |
JPH0990408A (en) | Liquid crystal display element | |
US6621536B1 (en) | Matrix wiring substrate having an auxiliary line connected to a bundling line | |
JP4566308B2 (en) | Display device | |
JPH10104648A (en) | Active matraix substrate and its defect correcting method | |
JPH0324524A (en) | Active matrix display device | |
JP2000241833A (en) | Matrix type wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031202 |