KR19990003549A - Wafer for gate oxide characteristic measurement - Google Patents
Wafer for gate oxide characteristic measurement Download PDFInfo
- Publication number
- KR19990003549A KR19990003549A KR1019970027430A KR19970027430A KR19990003549A KR 19990003549 A KR19990003549 A KR 19990003549A KR 1019970027430 A KR1019970027430 A KR 1019970027430A KR 19970027430 A KR19970027430 A KR 19970027430A KR 19990003549 A KR19990003549 A KR 19990003549A
- Authority
- KR
- South Korea
- Prior art keywords
- gate oxide
- oxide film
- wafer
- pattern
- measuring
- Prior art date
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
본 발명은 반도체 소자의 측정용 웨이퍼에 관한 것으로, 특히 게이트 산화막의 절연 특성을 측정하기 위한 측정용 패턴을 구비한 게이트 산화막 특성 측정용 웨이퍼에 관한 것이다. 상기 목적을 달성하기 위하여, 본 발명에 따른 반도체소자의 게이트 산화막 특성을 측정하기 위한 측정용 패턴을 구비하는 측정용 웨이퍼로 상기 반도체 소자의 제조를 위하여 반도체 기판 상에 형성되는 게이트 산화막과 동일한 공정 단계를 거쳐 상기 측정용 웨이퍼의 다이(die) 내에 측정용 패턴을 구비하되, 상기 개개의 다이 상부에 게이트 전극 패턴을 형성하여 상기 게이트 산화막 특성을 측정할 수 있도록 상기 측정용 패턴을 구비하는 것을 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wafer for measuring a semiconductor device, and more particularly to a wafer for measuring a gate oxide film characteristic having a measuring pattern for measuring the insulating properties of the gate oxide film. In order to achieve the above object, the same process step as the gate oxide film formed on the semiconductor substrate for manufacturing the semiconductor device with a measuring wafer having a measurement pattern for measuring the gate oxide film characteristics of the semiconductor device according to the present invention The measurement pattern is provided in a die of the measurement wafer through the gate, and the measurement pattern is provided to form a gate electrode pattern on the respective die to measure the gate oxide film characteristics. do.
Description
본 발명은 반도체 소자의 측정용 웨이퍼에 관한 것으로, 특히 게이트 산화막의 절연 특성을 측정하기 위한 측정 패턴을 구비한 게이트 산화막 특성 측정용 웨이퍼에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wafer for measuring semiconductor elements, and more particularly to a wafer for measuring gate oxide film characteristics having a measurement pattern for measuring the insulating properties of a gate oxide film.
반도체 소자를 제조함에 있어서, 주요 공정 진행에 대하여서는 평가가 요구된다. 또한, 반도체 소자가 고집적화되면서 실제 반도체 소자의 특성과 유사한 데이터를 확보할 수 있는 보다 정확한 측정이 요구된다. 현재, 게이트 산화막 특성에 대한 평가는 반도체 소자가 형성되는 반도체 기판의 스크라이브 래인 상에 측정용 패턴을 형성하여 모니터링하고 있다. 그러나, 도 1a에 나타난 바와 같이 게이트 산화막 특성을 측정하기 위한 패턴은 반도체 기판의 스크라이브 래인(S)의 활성 영역(11a) 상에 사각형 형태의 게이트 산화막 패턴을 형성하여 측정하기 때문에, 도 1b에 나타난 바와 같이 실제 다이(die)(d) 내의 소자 분리막(12) 사이의 활성 영역(11b) 상에 형성된 실제적인 게이트 산화막과 크기나 패턴의 형태가 다르다.In the manufacture of semiconductor devices, evaluation of the main process progress is required. In addition, as semiconductor devices are highly integrated, more accurate measurements are required to obtain data similar to those of actual semiconductor devices. Currently, evaluation of gate oxide film characteristics is monitored by forming a pattern for measurement on a scribe lane of a semiconductor substrate on which a semiconductor device is formed. However, as shown in FIG. 1A, the pattern for measuring gate oxide film characteristics is formed by measuring a gate oxide film pattern having a rectangular shape on the active region 11a of the scribe lane S of the semiconductor substrate. As described above, the actual gate oxide film formed on the active region 11b between the device isolation films 12 in the die die d has a different size or pattern.
따라서, 상기와 같이 종래에는 반도체 소자의 실제적인 게이트 산화막 패턴과 게이트 산화막 특성 측정 패턴이 달라 게이트 산화막 특성에 대한 정확한 데이터를 확보하지 못하므로, 실제적인 반도체 소자의 게이트 산화막과 같은 동작 특성을 측정할 수 있는 보다 정확한 측정용 패턴이 요구된다.Therefore, as described above, since the actual gate oxide film pattern and the gate oxide film characteristic measurement pattern of the semiconductor device are different from each other, accurate data on the gate oxide film properties cannot be obtained. Therefore, operating characteristics such as the gate oxide film of the semiconductor device can be measured. More accurate measurement patterns are needed.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 실제적인 게이트 산화막과 동일 형태와 크기를 갖는 패턴을 측정용 웨이퍼에 형성하여 실제 패턴과 측정용 패턴의 구조적인 차이로 인한 오차를 최소한으로 줄임으로써, 측정 데이터에 신뢰성을 확보할 수 있는 게이트 산화막 측정용 패턴을 구비한 게이트 산화막 특성 측정용 웨이퍼를 제공하는데 그 목적이 있다.Therefore, the present invention is to solve the above problems by forming a pattern having the same shape and size as the actual gate oxide film on the measurement wafer to reduce the error due to the structural difference between the actual pattern and the measurement pattern to a minimum It is an object of the present invention to provide a gate oxide film characteristic measurement wafer having a gate oxide film measurement pattern capable of ensuring reliability in measurement data.
도 1a는 종래의 반도체 기판의 스크라이브 래인 상에 형성된 게이트 산화막 측정용 패턴.1A is a pattern for gate oxide film measurement formed on a scribe lane of a conventional semiconductor substrate.
도 1b는 반도체 기판의 다이 내에 형성된 반도체 소자의 게이트 산화막 패턴.1B is a gate oxide film pattern of a semiconductor device formed in a die of a semiconductor substrate.
도 2a는 본 발명의 일실시예에 따른 측정용 웨이퍼에 형성된 반도체 소자의 게이트 산화막 패턴을 나타내는 평면도.2A is a plan view illustrating a gate oxide film pattern of a semiconductor device formed on a measurement wafer according to an embodiment of the present invention.
도 2b는 본 발명의 일실시예에 따른 측정용 웨이퍼에 형성된 반도체 소자의 게이트 산화막 패턴을 나타내는 단면도.2B is a cross-sectional view illustrating a gate oxide film pattern of a semiconductor device formed on a measurement wafer according to an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
S : 스크라이브 래인(Scribe Lane) d : 다이(die)S: Scribe Lane d: Die
1la, 11b, 21 : 활성 영역 12, 22 : 소자 분리막1la, 11b, 21: active region 12, 22: device isolation layer
23 : 측정용 웨이퍼 24 : 게이트 산화막23 wafer for measurement 24 gate oxide film
상기 목적을 달성하기 위하여, 본 발명에 따른 반도체 소자의 게이트 산화막 특성을 측정하기 위한 측정용 패턴을 구비하는 측정용 웨이퍼로 상기 반도체 소자의 제조를 위하여 반도체 기판 상에 형성되는 게이트 산화막과 동일한 공정 단계를 거쳐 상기 측정용 웨이퍼의 다이(die) 내에 측정용 패턴을 구비하되, 상기 개개의 다이 상부에 게이트 전극 패턴을 형성하여 상기 게이트 산화막 특성을 측정할 수 있도록 상기 측정용 패턴을 구비하는 것을 특징으로 한다.In order to achieve the above object, the same process step as the gate oxide film formed on the semiconductor substrate for the manufacture of the semiconductor device with a measuring wafer having a measurement pattern for measuring the gate oxide film characteristics of the semiconductor device according to the present invention The measurement pattern is provided in a die of the measurement wafer through the gate, and the measurement pattern is provided to form a gate electrode pattern on the respective die to measure the gate oxide film characteristics. do.
[실시예]EXAMPLE
이하, 첨부된 도면을 참조로하여 본 발명의 일실시예를 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention.
도 2a는 본 발명의 일실시예에 따른 측정용 웨이퍼를 나타내는 평면도로, 활성 영역(21)과 소자 분리막(22)이 형성된 각 다이(die) 사이에 스크라이브 래인(S)이 형성되어 있다. 이와 같이 형성된 패턴은, 실제로 반도체 소자의 게이트 산화막이 제조되는 공정까지 상기 측정용 웨이퍼를 함께 진행하기 때문에 측정용패턴과 실제 반도체 소자의 게이트 산화막 패턴이 동일하다. 이렇게 게이트 산화막을 형성한 후, 도 2b와 같이 측정용 웨이퍼(23)의 게이트 산화막(24) 상에 게이트 전극(25)을 형성하기 위하여 폴리실리콘막을 증착한 다음, 후속 공정에서 금속배선의 패드를 형성하기 위해 사용되는 패드 마스크를 이용하여 게이트 전극을 형성한다. 즉, 하나의 다이 내에 형성된 다수의 게이트 산화막을 하나의 게이트 전극으로 덮고 있는 형태다.FIG. 2A is a plan view illustrating a measurement wafer according to an exemplary embodiment of the present invention, in which a scribe lane S is formed between the active region 21 and each die on which the device isolation layer 22 is formed. The pattern formed as described above is actually the same as the measurement pattern and the gate oxide film pattern of the actual semiconductor device since the measurement wafer is advanced together until the process of manufacturing the gate oxide film of the semiconductor device. After the gate oxide film is formed in this manner, a polysilicon film is deposited to form the gate electrode 25 on the gate oxide film 24 of the measurement wafer 23 as shown in FIG. The gate electrode is formed using the pad mask used to form. That is, a plurality of gate oxide films formed in one die are covered with one gate electrode.
이상에서 설명한 바와 같이, 본 발명은 실제적인 게이트 산화막과 동일 형태와 크기를 갖는 게이트 산화막 특성 측정용 패턴을 측졍용 웨이퍼에 형성하여 실제 패턴과 측정용 패턴의 구조적인 차이로 인한 오차를 최소한으로 줄임으로써, 측정 데이터에 신뢰성을 확보할 수 있다.As described above, the present invention forms a gate oxide film characteristic measurement pattern having the same shape and size as the actual gate oxide film on the measurement wafer to minimize the error due to the structural difference between the actual pattern and the measurement pattern. This ensures reliability in the measurement data.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. It will be evident to those who have knowledge of.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970027430A KR19990003549A (en) | 1997-06-25 | 1997-06-25 | Wafer for gate oxide characteristic measurement |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970027430A KR19990003549A (en) | 1997-06-25 | 1997-06-25 | Wafer for gate oxide characteristic measurement |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990003549A true KR19990003549A (en) | 1999-01-15 |
Family
ID=65987103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970027430A KR19990003549A (en) | 1997-06-25 | 1997-06-25 | Wafer for gate oxide characteristic measurement |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990003549A (en) |
-
1997
- 1997-06-25 KR KR1019970027430A patent/KR19990003549A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060172447A1 (en) | Multi-layer registration and dimensional test mark for scatterometrical measurement | |
| US6319791B1 (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP2001274163A (en) | Semiconductor device | |
| US6410357B1 (en) | Structure of critical dimension bar | |
| KR19990003549A (en) | Wafer for gate oxide characteristic measurement | |
| KR100519374B1 (en) | Method for measuring overlay of semiconductor device | |
| JP3665551B2 (en) | Semiconductor wafer evaluation pattern and semiconductor wafer evaluation method using the same | |
| KR100390826B1 (en) | Test pattern for verification performance of semiconductror device | |
| KR20010041940A (en) | Stepper alignment mark formation with dual field oxide process | |
| JP2839469B2 (en) | Pattern for measuring mask misalignment and method for measuring the same | |
| KR100548723B1 (en) | Semiconductor Wafer having Patterns for Monitoring Thickness of Layer and Method for Monitoring Thickness of Layer using such Patterns | |
| KR960007621B1 (en) | Method of compensating for overlaying error in semiconductor device | |
| KR100192578B1 (en) | Pattern forming method for checking via resistance | |
| KR100187661B1 (en) | Forming method of monitoring bar for semiconductor chip area | |
| KR100223941B1 (en) | Method for manufacturing peripheral dummy gate of transistor for testing semiconductor device | |
| KR0179148B1 (en) | Overlay pattern for detecting alignment degree | |
| JPH11211432A (en) | Semiconductor device and glass mask | |
| JPS6148708B2 (en) | ||
| KR980011973A (en) | A semiconductor device having a dummy pattern | |
| JPS6254432A (en) | Semiconductor device | |
| KR100480590B1 (en) | Semiconductor device having pad for probing and manufacturing method thereof | |
| KR100278646B1 (en) | Pattern formation method for thickness monitor of semiconductor device | |
| JPH0212807A (en) | Semiconductor device | |
| JPS6132424A (en) | Semiconductor device | |
| JPS61111531A (en) | Inspection method for mask alignment accuracy of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |