KR100519374B1 - Method for measuring overlay of semiconductor device - Google Patents

Method for measuring overlay of semiconductor device Download PDF

Info

Publication number
KR100519374B1
KR100519374B1 KR10-2000-0075592A KR20000075592A KR100519374B1 KR 100519374 B1 KR100519374 B1 KR 100519374B1 KR 20000075592 A KR20000075592 A KR 20000075592A KR 100519374 B1 KR100519374 B1 KR 100519374B1
Authority
KR
South Korea
Prior art keywords
axis
layer
length
overlay mark
overlay
Prior art date
Application number
KR10-2000-0075592A
Other languages
Korean (ko)
Other versions
KR20020046286A (en
Inventor
노치형
홍성은
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0075592A priority Critical patent/KR100519374B1/en
Publication of KR20020046286A publication Critical patent/KR20020046286A/en
Application granted granted Critical
Publication of KR100519374B1 publication Critical patent/KR100519374B1/en

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

반도체 장치의 오버레이 측정 방법이 제안된다. 본 방법은 개선된 오버레이 마크를 사용한다. 이 개선된 오버레이 마크는 제1 사각형 박스 인 박스 형태의 오버레이 마크와 동일한 크기 및 형상을 갖는 제2 사각형 박스 인 박스 형태의 오버레이 마크가 적어도 일부분 상에서 중첩되는 형태를 갖는다. 상기 개선된 오버레이 마크는 제1 층의 한 위치상에서 두께"d"의 "L" 형상의 부분과 "ㄱ" 형상의 부분으로 구성된 제1 오버레이 마크를 형성하고 나서, 상기 웨이퍼의 제2층 상에 두께"d"의 "L" 형상 부분과 "ㄱ" 형상 부분으로 구성되고 상기 제1 오버레이 마크와 점 대칭 형상을 갖는 제2 오버레이 마크를 형성하는 것에 의해 얻어진다. An overlay measuring method of a semiconductor device is proposed. The method uses an improved overlay mark. This improved overlay mark has a form in which an overlay mark in the form of a second rectangle box in box having the same size and shape as the overlay mark in the form of a first rectangle box is overlapped on at least a portion. The improved overlay mark forms a first overlay mark consisting of a portion of the "L" shape of thickness "d" and a portion of the "a" shape on one location of the first layer, and then on the second layer of the wafer. It is obtained by forming a second overlay mark consisting of a "L" shaped portion and a "L" shaped portion of thickness "d" and having a point symmetrical shape with said first overlay mark.

Description

반도체 장치의 오버레이 측정 방법{Method for measuring overlay of semiconductor device}Method for measuring overlay of semiconductor devices

본 발명은 반도체 장치의 오버레이 측정 방법에 관한 것이다.The present invention relates to an overlay measurement method of a semiconductor device.

현재 까지는 반도체 장치의 오버레이(overlay) 측정에 관한 고전적인 방법으로서, 바 인 바(bar in bar), 박스 인 박스(box in box), 그리고 박스 인 바(box in bar) 등이 단독으로 사용되거나 혼용되어 왔다.To date, as a classical method for measuring overlay of semiconductor devices, bar in bar, box in box, and box in bar are used alone or It has been mixed.

그러나, 최근에는 상기 반도체 메모리 장치가 점차 고집적화 됨에 따라 패턴들이 더욱 더 극소화되고 또한 정밀성이 더욱 더 요구되고 있는 추세에 있다. 더불어, 상기 오버레이 측정을 위한 고전적인 방법으로부터 발생하는 오차를 감소 시키기 위한 노력들로서 많은 연구들이 진행되고 있다.However, in recent years, as the semiconductor memory device is increasingly integrated, patterns are increasingly miniaturized and precision is increasingly required. In addition, many studies have been conducted as efforts to reduce errors resulting from the classical method for overlay measurement.

도1a는 종래 박스 인 박스 형태의 오버레이 마크(mark)의 평면도이다. 도1b는 종래 박스 인 박스 형태의 오버레이 마크(mark)의 단면도이다.1A is a plan view of an overlay mark in the form of a conventional box in box. 1B is a cross-sectional view of an overlay mark in the form of a conventional box in box.

도1a 및 도1b와 같은 형태의 오버레이 마크를 이용하여 패턴의 오버레이를 측정하는 경우에, 상기 패턴의 평탄도가 완벽하다면 오버레이 측정시 에러(error)가 발생하지 않을 것이다.In the case of measuring the overlay of the pattern by using the overlay mark of the type as shown in FIGS. 1A and 1B, if the flatness of the pattern is perfect, no error occurs in the overlay measurement.

그러나, 반도체 메모리 장치의 제조 공정 중, 사용되는 감광제의 특성에 따라 상기 패턴이 형성된 후 상기 패턴상에서 원하지 않은 발생하였을 때, 상기 오버레이 측정 결과는 매우 큰 오차(또는 에러)를 발생할 수 있게 된다. However, during the manufacturing process of the semiconductor memory device, when the pattern is undesired after the pattern is formed according to the characteristics of the photoresist used, the overlay measurement result may generate a very large error (or error).

본 발명의 목적은 상기 종래 문제점을 해소하기 위한 것으로서, 오차를 줄일 수 있는 정밀한 반도체 메모리 장치의 오버레이 측정 방법을 제공하는데 있다.Disclosure of Invention An object of the present invention is to solve the conventional problem, and to provide an overlay measuring method of a semiconductor memory device that can reduce an error.

본 발명의 다른 목적은 노광 장비에 관계없이 실제 고집적화된 반도체 메모리 장치에 적용하여 오버레이 정확도를 증가 시킬 수 있는 반도체 메모리 장치의 오버레이 측정 방법을 제공하는데 있다.Another object of the present invention is to provide an overlay measuring method of a semiconductor memory device that can increase overlay accuracy by applying to a highly integrated semiconductor memory device regardless of exposure equipment.

상기 목적을 달성하기 위하여, 본 발명에서는 먼저 개선된 오버레이 마크를 만든다.In order to achieve the above object, the present invention first makes an improved overlay mark.

상기 개선된 오버레이 마크는 제1 사각형 박스 인 박스 형태의 오버레이 마크와 동일한 크기 및 형상을 갖는 제2 사각형 박스 인 박스 형태의 오버레이 마크가 적어도 일부분 상에서 중첩되는 형태를 갖는다.The improved overlay mark has a form in which an overlay mark in the form of a second rectangular box in box having the same size and shape as the overlay mark in the form of a first rectangular box is overlapped on at least a portion.

상기 개선된 오버레이 마크는 제1 층의 한 위치상에서 두께"d"의 "L" 형상의 부분과 "ㄱ" 형상의 부분으로 구성된 제1 오버레이 마크를 형성하고 나서, 상기 웨이퍼의 제2층 상에 두께"d"의 "L" 형상 부분과 "ㄱ" 형상 부분으로 구성되고 상기 제1 오버레이 마크와 점 대칭 형상을 갖는 제2 오버레이 마크를 형성하는 것에 의해 상기 개선된 오버레이 마크를 얻는다.The improved overlay mark forms a first overlay mark consisting of a portion of the "L" shape of thickness "d" and a portion of the "a" shape on one location of the first layer, and then on the second layer of the wafer. The improved overlay mark is obtained by forming a second overlay mark consisting of a “L” shaped portion and a “a” shaped portion of thickness “d” and having a point symmetrical shape with the first overlay mark.

그리고나서, 상기 개선된 오버레이 마크를 활용하고, 고 배율의 CD-SEM을 이용하여 측정하고자 하는 패턴과 패턴 사이의 거리를 측정하고, 이 측정된 거리는 통계학적인 방법으로 계산하여 산출한다.Then, utilizing the improved overlay mark and measuring the distance between the pattern and the pattern to be measured using a high magnification CD-SEM, the measured distance is calculated and calculated by a statistical method.

이때, 측정하고자 하는 상기 오버레이 마크의 패턴 모양은 실제 장치와 같이 최대한 안정화된 상태에서 측정하게 되므로 오버레이의 측정 오차를 최대한 줄일 수 있게 된다.In this case, since the pattern shape of the overlay mark to be measured is measured in the most stabilized state as in the actual apparatus, the measurement error of the overlay can be reduced as much as possible.

이것은 실제로 포토 공정에서와 같은 단점들을 최대한 배제할 수 있다. 특히, 포토 공정 중 나타날 수 있는 포토 레지스트의 열 특성이나 식각 공정에서의 상기 오버레이 마크 패턴의 기울기를 감소 시킬 수 있으므로 상기 오버레이의 측정 오차를 줄일 수 있다.This can in fact rule out the disadvantages as in the photo process. In particular, since the thermal characteristics of the photoresist that may appear during the photo process or the inclination of the overlay mark pattern in the etching process may be reduced, the measurement error of the overlay may be reduced.

또한, 본 발명은 상기 오버레이의 측정 오차를 줄일 수 있는 방안으로서메모리 셀에서 의도하는 패턴의크기에 근사하게 상기 오버레이를 측정함으로써 상기 오버레이의 측정 오차를 줄일 수 있다.In addition, the present invention can reduce the measurement error of the overlay can reduce the measurement error of the overlay by measuring the overlay to approximate the size of the intended pattern in the memory cell.

이하에서 본 발명의 실시예를 첨부된 도면들을 참조하여 상세히 설명하기로 한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도2a는 본 발명의 제1실시예에 따른 반도체 장치의 개선된 오버레이 마크를 보여주는 다이어그램이다. 도2b는 본 발명의 제2 실시예에 따른 개선된 오버레이 마크를 보여주는 다이어그램이다.2A is a diagram showing an improved overlay mark of a semiconductor device according to the first embodiment of the present invention. 2B is a diagram showing an improved overlay mark in accordance with a second embodiment of the present invention.

도2a와 도2b에 나타낸 바와 같이, 본 발명의 제1 실시예 및 제2 실시예에 따른 개선된 오버레이 마크는 제1 사각형 박스 인 박스 형태의 오버레이 마크와 동일한 크기 및 형상을 갖는 제2 사각형 박스 인 박스 형태의 오버레이 마크가 적어도 일부분 상에서 중첩되는 형태를 갖는다.As shown in Figs. 2A and 2B, an improved overlay mark according to the first and second embodiments of the present invention is a second rectangular box having the same size and shape as the overlay mark in the form of a first rectangular box. The overlay mark in the form of an in box has a form overlapping on at least a portion.

먼저, 도2a에서, 제1 박스 인 박스는 내부(inner) 박스와 외부(outer) 박스로 구성되며, 상기 내부 박스의 좌면은 L1, 우면은 R1, 상면은 U1, 하면은 B1으로 표시되고, 상기 외부 박스의 좌면은 L11, 우면은 R11, 상면은 U11, 하면은 B11로 표시된다. 또한, 상기 U12와 U11의 간격은 Y3, 상기 U1과 U2의 간격은 Y4, 상기 L11과 L12의 간격은 X3, 상기 L1과 L2의 간격은 X4로 표시된다.First, in FIG. 2A, the first box-in box includes an inner box and an outer box, and the left side of the inner box is indicated by L1, the right side by R1, the top side by U1, and the bottom side by B1. The left side of the outer box is indicated by L11, the right side by R11, the top side by U11, and the bottom side by B11. The interval between U12 and U11 is Y3, the interval between U1 and U2 is Y4, the interval between L11 and L12 is X3, and the interval between L1 and L2 is represented by X4.

도2b에서, 내부 박스와 외부 박스의 면들은 상기 도2a와 동일하게 표시된다. 한편 도2b에서, 상기 U11과 U2의 간격은 Y6, 상기 R11과 R2의 간격은 X6, 상기 L1과 L12의 간격은 X5, 그리고 상기 B1과 B12의 간격은 Y5로 표시된다. In Fig. 2B, the faces of the inner box and the outer box are indicated the same as in Fig. 2A. Meanwhile, in FIG. 2B, the interval between U11 and U2 is Y6, the interval between R11 and R2 is X6, the interval between L1 and L12 is X5, and the interval between B1 and B12 is Y5.

먼저, 이하에서, 도2a에 따른 상기 개선된 오버레이 마크를 형성하는 과정을 설명하기로 한다. 도3a에 나타낸 바와 같이, 먼저, 제1 층의 마스크 공정에서 두께 d를 가지고 길이 Y2의 Y축 부분과 길이 X2의 X축 부분으로 구성된 "L" 형상 부분과, 두께를 가지고 길이 Y1의 Y축 부분과 길이 X1의 X축 부분으로 구성된 "ㄱ" 형상 부분으로 구성된 제1 오버레이 마크를 형성한다.First, the process of forming the improved overlay mark according to FIG. 2A will be described below. As shown in Fig. 3A, first, in the masking process of the first layer, a "L" shape portion having a thickness d having a Y axis portion of length Y2 and an X axis portion of length X2, and a Y axis of length Y1 with thickness A first overlay mark consisting of a "a" shaped portion consisting of a portion and an X-axis portion of length X1 is formed.

이어서, 도3b에 나타낸 바와 같이, 제2 층의 마스크 공정에서 두께d를 가지고 길이 Y1의 Y축 부분과 길이 X1의 X축 부분으로 구성된 "L" 형상 부분과, 두께 d를 가지고 길이 Y2의 Y축 부분과 길이 X2의 X축 부분으로 구성된 "ㄱ" 형상 부분으로 구성된 제2 오버레이 마크를 형성한다. 이와 같이, 상기 제1 오버레이 마크와 제2 오버레이 마크 모두를 형성하면 도2a에 나타낸 본 발명에 따른 개선된 오버레이 마크가 형성된다.Then, as shown in Fig. 3B, in the masking process of the second layer, an “L” shaped portion composed of a Y-axis portion having a length Y1 and an X-axis portion having a length X1 and having a thickness d, and a Y having a length Y2 having a thickness d A second overlay mark consisting of an "a" shaped portion consisting of an axial portion and an X-axis portion of length X2 is formed. As such, forming both the first overlay mark and the second overlay mark results in an improved overlay mark in accordance with the present invention shown in FIG. 2A.

여기서, 도2b에 따른 개선된 오버레이 마크 또한 위의 공정과 동일한 공정으로서 만들어진다.Here, the improved overlay mark according to Fig. 2b is also made as the same process as above.

이하에서, 위와 같이 형성된 개선된 오버레이 마크를 사용하여 오버레이를 측정하는 방법에 대하여 설명하기로 한다.Hereinafter, a method of measuring an overlay using the improved overlay mark formed as described above will be described.

먼저, 상기 제1층과 제2층의 중첩도를 측정하기 위해서는 도2b에서의 X5와 X6의 거리를 측정하여 비교하고, 상기 Y축의 중첩도를 측정하기 위해서는 도2b에서의 Y5와 Y6의 거리들을 측정하여 비교하면 된다.First, in order to measure the degree of overlap between the first layer and the second layer, the distance between X5 and X6 in FIG. 2B is measured and compared. In order to measure the degree of overlap of the Y axis, the distance between Y5 and Y6 in FIG. 2B is measured. Measure and compare them.

이때, 상기 제1층과 제2층의 중첩도를 측정하기 위해서는 고배율의 CD-SEM 또는 오버레이 측정기기를 이용한다.In this case, in order to measure the degree of overlap between the first layer and the second layer, a high magnification CD-SEM or an overlay measuring device is used.

여기서, 좀 더 정밀한 오버레이 측정을 위해서, 상기 X축에서의 X5와 X6의 거리들 및 상기 Y축에서의 Y5와 Y6의 거리들을 0.01 - 5 마이크로 미터 이하로 설정하고, 상기 X축의 길이 X1과 상기 Y축에서의 길이 Y1을 0.1-20 마이크로 미터 이하로 설정하고, 상기 X축의 길이 X2와 상기 Y축의 길이 Y2를 0.1-15 마이크로 미터 이하로 설정한다.Here, for more accurate overlay measurement, the distances of X5 and X6 in the X axis and the distances of Y5 and Y6 in the Y axis are set to 0.01-5 micrometers or less, and the length X1 of the X axis and the The length Y1 on the Y axis is set to 0.1-20 micrometers or less, and the length X2 of the X axis and the length Y2 of the Y axis are set to 0.1-15 micrometers or less.

상기 고배율의 CD-SEM에서 상기 제1층과 제2층의 중첩도를 측정하면 최도한의 오차 한도내에서 상기 오버레이의 측정이 이루어질 수 있다.In the high magnification CD-SEM, if the degree of overlap between the first layer and the second layer is measured, the overlay may be measured within the maximum error limit.

한편, 도2a 및 도2b에서, 상기 X축에서의 거리들 X3,X4와 상기 Y축에서의 거리들 Y3,Y4는 0.01 - 10 마이크로 미터 이하로 설정한다.2A and 2B, the distances X3 and X4 on the X axis and the distances Y3 and Y4 on the Y axis are set to 0.01-10 micrometers or less.

또한, 본 발명의 실시예들에서, 상기 제1층과 상기 제2층의 중첩도를 측정하기 위하여 도2a의 오버레이 마크는 양각, 음각 또는 상기 양각과 음각을 혼용한 형태가 사용될 수 있다.In addition, in embodiments of the present invention, in order to measure the degree of overlap between the first layer and the second layer, the overlay mark of FIG. 2A may be embossed, intaglio, or a combination of the embossed and intaglio.

도2b의 개선된 오버레이 마크는 도2a와 동일하게 제1층의 마스크 공정에서 도3a의 제1 오버레이 마크를 형성하고, 제2 층의 마스크 공정에서 도3b의 제2 오버레이 마크를 형성하는 것에 의해 만들어진다.The improved overlay mark of FIG. 2B is the same as that of FIG. 2A by forming the first overlay mark of FIG. 3A in the mask process of the first layer and by forming the second overlay mark of FIG. 3B in the mask process of the second layer. Is made.

도2b에 나타낸 바와 같이, 상기 제1층과 제2층의 X축의 중첩도를 측정하기 위해서는 상기 길이 X1과 거리 X4를 측정하여 비교하고, 상기 Y축의 중첩도응 측정하기 위해서는 상기 길이 Y1과 상기 거리 Y4를 측정하여 비교한다.As shown in FIG. 2B, the length X1 and the distance X4 are measured and compared to measure the overlapping degree of the X-axis of the first layer and the second layer, and the length Y1 is measured to measure the overlapping degree of the Y-axis. Measure and compare the distance Y4.

이때, 상기 X축의 길이 X1과 거리 X4, 상기 Y축의 거리 Y1과 거리 Y4에서 패턴의 기울기가 형성되어, 상기 거리 측정에서 신호 파형이 좋지 않게 나타나면, 상기 X축상에서의 거리들 X2와 X3를 측정하고, 상기 Y축상에서 거리들 Y2와 Y3를 측정하여 비교하면 된다.At this time, the slope of the pattern is formed at the length X1 and the distance X4 of the X-axis, the distance Y1 and the distance Y4 of the Y-axis, and if the signal waveform is not good in the distance measurement, the distances X2 and X3 on the X-axis are measured. The distances Y2 and Y3 on the Y axis may be measured and compared.

이와 같은 과정이 끝나면, 상기 X축의 X1과 X4 중 양호한 패턴을 갖는 어느 하나, X2와 X3 중 양호한 패턴을 갖는 어느 하나, 상기 Y축의 Y1과 Y4 중 양호한 패턴을 갖는 어느 하나, Y2와 Y3 중 양호한 패턴을 갖는 어느 하나를 선정하여 그것들의 길이 및 거리를 서로 측정하고 비교하는 것에 의해 상기 제1층과 제2층의 중첩도를 측정한다.After this process, any one having a good pattern of X1 and X4 of the X axis, one having a good pattern of X2 and X3, one having a good pattern of Y1 and Y4 of the Y axis, a good one of Y2 and Y3 The degree of overlap between the first layer and the second layer is measured by selecting any one having a pattern and measuring and comparing their length and distance with each other.

이때도, 상기 중첩도는 고배율의 CD-SEM 또는 오버레이 측정기에 의해 측정된다.In this case, the degree of overlap is also measured by a high magnification CD-SEM or overlay measuring instrument.

여기서도, 좀 더 정밀한 오버레이의 측정을 위해, 상기 X축에서의 X5와 X6의 거리들 및 상기 Y축에서의 Y5와 Y6의 거리들을 0.01 - 5 마이크로 미터 이하로 설정하고, 상기 X축의 길이 X1과 상기 Y축에서의 길이 Y1을 0.1-20 마이크로 미터 이하로 설정하고, 상기 X축의 길이 X2와 상기 Y축의 길이 Y2를 0.1-15 마이크로 미터 이하로 설정한다.Here too, for a more accurate measurement of the overlay, the distances of X5 and X6 in the X-axis and the distances of Y5 and Y6 in the Y-axis are set to 0.01-5 micrometers or less, and the length X1 of the X-axis The length Y1 on the Y axis is set to 0.1-20 micrometers or less, and the length X2 of the X axis and the length Y2 of the Y axis are set to 0.1-15 micrometers or less.

상기 고배율의 CD-SEM에서 상기 제1층과 제2층의 중첩도를 측정하면 최도한의 오차 한도내에서 상기 오버레이의 측정이 이루어질 수 있다.In the high magnification CD-SEM, if the degree of overlap between the first layer and the second layer is measured, the overlay may be measured within the maximum error limit.

또한, 본 발명의 제2 실시예들에서도, 상기 제1층과 상기 제2층의 중첩도를 측정하기 위하여 도2b의 오버레이 마크는 양각, 음각 또는 상기 양각과 음각을 혼용한 형태가 사용될 수 있다.In addition, in the second embodiments of the present invention, in order to measure the degree of overlap between the first layer and the second layer, the overlay mark of FIG. 2B may be embossed, intaglio, or a combination of the embossed and intaglio. .

전술한 바와 같이, 본 발명에 따르면 다음과 같은 효과를 얻을 수 있다.As described above, according to the present invention, the following effects can be obtained.

종래 고전적인 방법으로 오버레이를 측정하면, 오버레이 마크 패턴의 형성된 모양에 따라 측정된 신호의 파형이 상이하게 나타날 수 있다. 이때, 제1층과 제2층에서 중첩도의 오차가 발생한다.When the overlay is measured by the conventional classical method, the waveform of the measured signal may appear differently depending on the shape of the overlay mark pattern. At this time, an error of overlapping degree occurs in the first layer and the second layer.

그러나 본 발명의 개선된 오버레이 마크 및 오버레이 측정 방법을 사용하면, 실제 반도체 장치의 제조시 발생되는 미세 패턴에서의 효과 까지를 동시에 측정할 수 있게 되므로 실제의 제1층과 제2층의 중첩도의 오차를 효과적으로 줄일 수 있게 된다. However, by using the improved overlay mark and overlay measurement method of the present invention, it is possible to simultaneously measure the effect on the fine pattern generated in the manufacture of the actual semiconductor device, so that the degree of overlap between the actual first layer and the second layer The error can be effectively reduced.

도1a는 종래 박스 인 박스 형태의 오버레이 마크(mark)의 평면도이다. 도1b는 종래 박스 인 박스 형태의 오버레이 마크(mark)의 단면도이다.      1A is a plan view of an overlay mark in the form of a conventional box in box. 1B is a cross-sectional view of an overlay mark in the form of a conventional box in box.

도2a는 본 발명의 제1실시예에 따른 반도체 장치의 개선된 오버레이 마크를 보여주는 다이어그램이다.       2A is a diagram showing an improved overlay mark of a semiconductor device according to the first embodiment of the present invention.

도2b는 본 발명의 제2 실시예에 따른 개선된 오버레이 마크를 보여주는 다이어그램이다.      2B is a diagram showing an improved overlay mark in accordance with a second embodiment of the present invention.

도3a는 본 발명의 개선된 오버레이 마크를 만들기 위한 제1층 마스크 공정에서 형성되는 제1 오버레이 마크를 보여주는 다이어그램이다.      3A is a diagram showing a first overlay mark formed in a first layer mask process for making the improved overlay mark of the present invention.

도3b는 본 발명의 개선된 오버레이 마크를 만들기 위한 제2층 마스크 공정에서 형성되는 제2 오버레이 마크를 보여주는 다이어그램이다.      3B is a diagram showing a second overlay mark formed in a second layer mask process for making the improved overlay mark of the present invention.

도면의 주요 부분에 대한 부호의 설명       Explanation of symbols for the main parts of the drawings

X1 - X6: X축 거리 Y1 - Y6: Y축 거리X1-X6: X axis distance Y1-Y6: Y axis distance

L1,L2,L11,L12: 좌면 R1,R2,R11,R12: 우면L1, L2, L11, L12: Left side R1, R2, R11, R12: Right side

U1,U2,U11,U12: 상면 B1,B2,B11,B12: 하면U1, U2, U11, U12: Top B1, B2, B11, B12: Bottom

Claims (7)

삭제delete 제1 층의 한 위치상에서 두께"d"의 "L" 형상의 부분과 "ㄱ" 형상의 부분으로 구성된 제1 오버레이 마크를 형성하고 나서, 상기 웨이퍼의 제2층 상에 두께"d"의 "L" 형상 부분과 "ㄱ" 형상 부분으로 구성되고 상기 제1 오버레이 마크와 점 대칭 형상을 갖는 제2 오버레이 마크를 형성하는 것에 의해, 제1 사각형 박스 인 박스 형태의 오버레이 마크와 동일한 크기 및 형상을 갖는 제2 사각형 박스 인 박스 형태의 오버레이 마크가 적어도 일부분 상에서 중첩되는 형태를 갖는 오버레이 마크를 얻고, 이 오버레이 마크를 이용하여 상기 제1층과 제2층의 중첩도를 측정하며, Forming a first overlay mark consisting of a portion of a "L" shape with a thickness of "d" and a portion of a shape of "a" on a position of the first layer, and then "" of thickness "d" on a second layer of said wafer. By forming a second overlay mark composed of an L "shape portion and a" a "shape portion and having a point symmetrical shape with the first overlay mark, the same size and shape as the overlay mark in the form of a box having a first rectangular box are obtained. Obtaining an overlay mark having a form in which an overlay mark in the form of a box that is a second rectangular box having an overlap on at least a portion thereof, and using the overlay mark, measures the degree of overlap between the first layer and the second layer, 이때, 상기 제1 박스 인 박스는 내부 박스와 외부 박스로 구성되며, 상기 내부 박스의 좌면은 L1, 우면은 R1, 상면은 U1, 하면은 B1으로 표시되고, 상기 외부 박스의 좌면은 L11, 우면은 R11, 상면은 U11, 하면은 B11로 표시되고, 상기 U12와 U11의 간격은 Y3, 상기 U1과 U2의 간격은 Y4, 상기 L11과 L12의 간격은 X3, 상기 L1과 L2의 간격은 X4로 표시되고, 상기 U11과 U2의 간격은 Y6, 상기 R11과 R2의 간격은 X6, 상기 L1과 L12의 간격은 X5, 그리고 상기 B1과 B12의 간격은 Y5로 표시될 때, In this case, the first box-in box is composed of an inner box and an outer box, the left surface of the inner box is represented by L1, the right surface is represented by R1, the upper surface is represented by U1, the lower surface is represented by B1, the left surface of the outer box is L11, the right surface Is represented by R11, the upper surface is U11, the lower surface is B11, the interval between U12 and U11 is Y3, the interval between U1 and U2 is Y4, the interval between L11 and L12 is X3, and the interval between L1 and L2 is X4. When the interval between U11 and U2 is Y6, the interval between R11 and R2 is X6, the interval between L1 and L12 is X5, and the interval between B1 and B12 is Y5, 상기 오버레이 마크를 형성하는 공정은 상기 제1 층의 마스크 공정에서 두께 d를 가지고 길이 Y2의 Y축 부분과 길이 X2의 X축 부분으로 구성된 "L" 형상 부분과, 두께를 가지고 길이 Y1의 Y축 부분과 길이 X1의 X축 부분으로 구성된 "ㄱ" 형상 부분으로 구성된 제1 오버레이 마크를 형성하는 스텝; 그리고The process of forming the overlay mark includes a "L" shaped portion composed of a Y axis portion of length Y2 and an X axis portion of length X2 with a thickness d in the mask process of the first layer, and a Y axis of length Y1 with a thickness. Forming a first overlay mark composed of a "a" shaped portion consisting of a portion and an X-axis portion of length X1; And 상기 제2 층의 마스크 공정에서 두께d를 가지고 길이 Y1의 Y축 부분과 길이 X1의 X축 부분으로 구성된 "L" 형상 부분과, 두께 d를 가지고 길이 Y2의 Y축 부분과 길이 X2의 X축 부분으로 구성된 "ㄱ" 형상 부분으로 구성된 제2 오버레이 마크를 형성하는 스텝으로 구성됨을 특징으로 하는 반도체 장치의 오버레이 측정 방법.In the masking process of the second layer, an "L" shaped portion having a thickness d having an Y-axis portion having a length Y1 and an X-axis portion having a length X1, a Y-axis portion having a length d and an X-axis having a length X2 having a thickness d And forming a second overlay mark composed of a portion of the "a" shape. 제2항에 있어서, 정밀한 오버레이의 측정을 위해, 상기 X축에서의 X5와 X6의 거리들 및 상기 Y축에서의 Y5와 Y6의 거리들을 0.01 - 5 마이크로 미터 이하로 설정하고, 상기 X축의 길이 X1과 상기 Y축에서의 길이 Y1을 0.1-20 마이크로 미터 이하로 설정하고, 상기 X축의 길이 X2와 상기 Y축의 길이 Y2를 0.1-15 마이크로 미터 이하로 설정하는 것을 특징으로 하는 반도체 장치의 오버레이 측정 방법.The method of claim 2, wherein for measuring the precise overlay, the distances of X5 and X6 in the X axis and the distances of Y5 and Y6 in the Y axis are set to 0.01-5 micrometers or less, and the length of the X axis X1 and the length Y1 on the Y-axis are set to 0.1-20 micrometers or less, and the length X2 of the X-axis and the length Y2 of the Y-axis are set to 0.1-15 micrometers or less. Way. 제2항에 있어서, 상기 제1층과 제2층의 X축 중첩도를 측정하기 위해서, 상기 X5와 X6의 거리를 측정하여 비교하고, 상기 Y축의 중첩도를 측정하기 위해서는 상기 Y5와 Y6의 거리들을 측정하여 비교하는 것을 특징으로 하는 반도체 장치의 오버레이 측정 방법.According to claim 2, In order to measure the degree of X-axis overlap between the first layer and the second layer, the distance between the X5 and X6 is measured and compared, and in order to measure the degree of overlap of the Y-axis of the Y5 and Y6 An overlay measurement method of a semiconductor device, characterized in that the distances are measured and compared. 제4항에 있어서, 상기 제1층과 제2층의 중첩도를 측정하기 위해서는 고배율의 CD-SEM 또는 오버레이 측정기기를 이용하는 것을 특징으로 하는 반도체 장치의 오버레이 측정 방법.The method of claim 4, wherein a high magnification CD-SEM or an overlay measuring device is used to measure the degree of overlap between the first layer and the second layer. 제2항에 있어서, 상기 제1층과 제2층의 X축의 중첩도를 측정하기 위해서는 상기 길이 X1과 거리 X4를 측정하여 비교하고, 상기 Y축의 중첩도를 측정하기 위해서는 상기 길이 Y1과 상기 거리 Y4를 측정하여 비교하는 스텝;The method of claim 2, wherein the length X1 and the distance X4 are measured and compared to measure the degree of overlap of the X-axis of the first layer and the second layer, and the length Y1 and the distance are measured to measure the degree of overlap of the Y-axis. Measuring and comparing Y4; 상기 X축의 길이 X1과 거리 X4, 상기 Y축의 거리 Y1과 거리 Y4에서 패턴의 기울기가 형성되어, 상기 거리 측정에서 신호 파형이 좋지 않게 나타날 때, 상기 X축상에서의 거리들 X2와 X3를 측정하고, 상기 Y축상에서 거리들 Y2와 Y3를 측정하여 비교하는 스텝; 그리고When the slope of the pattern is formed at the length X1 and the distance X4 of the X axis, and the distance Y1 and the distance Y4 of the Y axis, when the signal waveform appears poor in the distance measurement, the distances X2 and X3 on the X axis are measured. Measuring and comparing distances Y2 and Y3 on the Y axis; And 상기 X축의 X1과 X4 중 양호한 패턴을 갖는 어느 하나, X2와 X3 중 양호한 패턴을 갖는 어느 하나, 상기 Y축의 Y1과 Y4 중 양호한 패턴을 갖는 어느 하나, Y2와 Y3 중 양호한 패턴을 갖는 어느 하나를 선정하여 그것들의 길이 및 거리를 서로 측정하고 비교하는 것에 의해 상기 제1층과 제2층의 중첩도를 측정하는 스텝을 구비함을 특징으로 하는 반도체 장치의 오버레이 측정 방법. Any one having a good pattern of X1 and X4 of the X axis, Any one having a good pattern of X2 and X3, Any one having a good pattern of Y1 and Y4 of the Y axis, Any one having a good pattern of Y2 and Y3 And measuring a degree of overlap between the first layer and the second layer by selecting and measuring and comparing their lengths and distances with each other. 제6항에 있어서, 상기 제1층과 제2층의 중첩도를 측정하기 위해서는 고배율의 CD-SEM 또는 오버레이 측정기기를 이용하는 것을 특징으로 하는 반도체 장치의 오버레이 측정 방법.The method of claim 6, wherein a high magnification CD-SEM or an overlay measuring device is used to measure the degree of overlap between the first layer and the second layer.
KR10-2000-0075592A 2000-12-12 2000-12-12 Method for measuring overlay of semiconductor device KR100519374B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0075592A KR100519374B1 (en) 2000-12-12 2000-12-12 Method for measuring overlay of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0075592A KR100519374B1 (en) 2000-12-12 2000-12-12 Method for measuring overlay of semiconductor device

Publications (2)

Publication Number Publication Date
KR20020046286A KR20020046286A (en) 2002-06-21
KR100519374B1 true KR100519374B1 (en) 2005-10-07

Family

ID=27681183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0075592A KR100519374B1 (en) 2000-12-12 2000-12-12 Method for measuring overlay of semiconductor device

Country Status (1)

Country Link
KR (1) KR100519374B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11537041B2 (en) 2019-11-04 2022-12-27 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105511235B (en) * 2016-02-15 2017-08-08 京东方科技集团股份有限公司 Alignment key mark, the method for forming alignment key calibration method and measurement alignment precision
KR102483230B1 (en) * 2017-12-11 2022-12-29 엘지디스플레이 주식회사 Transparent display device and method of manufacturing the same
KR20200045590A (en) 2018-10-22 2020-05-06 삼성디스플레이 주식회사 Display device and manufactorinfg method thereof
CN111505910B (en) * 2020-05-08 2021-07-20 长江存储科技有限责任公司 Alignment method of overlay mark

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960026139A (en) * 1994-12-09 1996-07-22 김주용 How to form an alignment mark
KR100262667B1 (en) * 1996-10-09 2000-09-01 김영환 A method for fabricating semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960026139A (en) * 1994-12-09 1996-07-22 김주용 How to form an alignment mark
KR100262667B1 (en) * 1996-10-09 2000-09-01 김영환 A method for fabricating semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11537041B2 (en) 2019-11-04 2022-12-27 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
KR20020046286A (en) 2002-06-21

Similar Documents

Publication Publication Date Title
US7190824B2 (en) Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same
US5902703A (en) Method for measuring dimensional anomalies in photolithographed integrated circuits using overlay metrology, and masks therefor
US8143731B2 (en) Integrated alignment and overlay mark
US6083807A (en) Overlay measuring mark and its method
KR20000029347A (en) Reticle having mark for detecting alignment and method for detecting alignment
KR100519374B1 (en) Method for measuring overlay of semiconductor device
KR100831680B1 (en) Mask of focus measuring pattern and method for measuring focus values of exposure process by using the same
JPS5846054B2 (en) photo mask
JP2006332177A (en) Semiconductor wafer, manufacturing method thereof and mask
JP2002190442A (en) Plate for calibration and its generation method, and manufacturing method of semiconductor device
JPH0795543B2 (en) Etching method
KR20090076141A (en) Align overlay integrated mark
KR100349106B1 (en) Method for measuring a pattern displacement in a photomasking process
KR100546336B1 (en) Overlay key having plurality of crossing and method for measuring overlay using the same
KR0172287B1 (en) Focusing measurement of exposure apparatus and reiteration accuracy by detecting mark
KR100700467B1 (en) Pattern measuring device and pattern measuring method
KR20080096297A (en) Overlay mark of semiconductor devices
KR100355771B1 (en) Method for measuring a pattern displacement in a photomasking process
KR100187661B1 (en) Forming method of monitoring bar for semiconductor chip area
KR100533884B1 (en) Semiconductor Test Mask Pattern and Method for Making Such Pattern and Mask Error Enhancement Factor Using Such Pattern
KR100352836B1 (en) Mark for measuring overlap accuracy in semiconductor device
KR100608385B1 (en) Overlay measurement pattern for semiconductor device manufacture
KR100685597B1 (en) Measurement marks of semiconductor devices and method for forming the same
KR20030080401A (en) Overlay mark for measuring overlay of patterns
KR19990003549A (en) Wafer for gate oxide characteristic measurement

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee