KR100700467B1 - Pattern measuring device and pattern measuring method - Google Patents
Pattern measuring device and pattern measuring method Download PDFInfo
- Publication number
- KR100700467B1 KR100700467B1 KR1020000054768A KR20000054768A KR100700467B1 KR 100700467 B1 KR100700467 B1 KR 100700467B1 KR 1020000054768 A KR1020000054768 A KR 1020000054768A KR 20000054768 A KR20000054768 A KR 20000054768A KR 100700467 B1 KR100700467 B1 KR 100700467B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- automatic
- measuring
- measurement
- measured
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/26—Electron or ion microscopes; Electron or ion diffraction tubes
- H01J37/28—Electron or ion microscopes; Electron or ion diffraction tubes with scanning beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/26—Electron or ion microscopes
- H01J2237/28—Scanning microscopes
- H01J2237/2813—Scanning microscopes characterised by the application
- H01J2237/2817—Pattern inspection
Abstract
반도체를 제조할 때 LSI 회로 등의 미세 패턴 중, 자동 치수 측정 장치를 이용하여 배선 패턴으로 대표되는 광범위에 미치는 길게 연속된 패턴의 치수를 측정할 때, 측정자가 지정하는 특정 패턴의 치수에 대하여 개인차 없이 위치를 결정하여 측정한다. When manufacturing a semiconductor, when measuring the size of a long continuous pattern that covers a wide range represented by a wiring pattern by using an automatic dimensional measuring device among fine patterns such as an LSI circuit, individual differences with respect to the size of a specific pattern designated by the measurer Determine and measure the position without.
LSI 회로중에 있어서 존재하는 미세 패턴의 치수를 측정하는 장치로서, 피측정 패턴에 대하여 자동 정렬·자동 기준점 맞춤 기능과, 정렬 포인트·기준점으로부터 측정하려고 하는 임의의 지정 위치까지의 좌표·거리의 측정을 행하는 기능과, 지정된 임의 패턴의 치수의 자동 측장을 행하는 기능과, 측정된 패턴의 치수의 자동 집계·통계 처리를 행하는 기능을 갖는다. A device for measuring the size of a fine pattern existing in an LSI circuit, and is used to measure the coordinates and distances from an alignment point and a reference point to an automatic alignment and automatic reference point matching function with respect to a pattern to be measured. It has the function to perform, the function of performing automatic measurement of the dimension of a specified arbitrary pattern, and the function of performing the automatic counting / statistic process of the dimension of the measured pattern.
진공 챔버, XY 스테이지, 광학 현미경, 전자 현미경, 패턴 측정 장치Vacuum chamber, XY stage, optical microscope, electron microscope, pattern measuring device
Description
도1은 본 발명에 있어서의 패턴 치수 측정의 흐름을 도시한 개략도.1 is a schematic diagram showing the flow of pattern dimension measurement in the present invention;
도2는 본 발명에 의한 치수 측정 방법을 도시한 개략도. 2 is a schematic view showing a method for measuring dimensions according to the present invention;
도3은 본 발명에 의한 자동 치수 측정 장치의 구성 개략도.3 is a configuration schematic diagram of an automatic dimension measuring apparatus according to the present invention;
도4는 종래의 치수 측정 방법을 도시한 개략도. 4 is a schematic diagram showing a conventional dimensional measurement method.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
1, 3 : 라인 패턴1, 3: line pattern
2, 4 : 측정 장소 2, 4: measuring place
5 : 측정 장소의 좌표를 설정하기 위한 십자 표시5: Cross mark for setting the coordinates of the measuring place
6A, 6B : 기준점 6A, 6B: Reference Point
7A, 7B : 기준점의 좌표를 설정하기 위한 십자 표시7A, 7B: Cross mark to set the coordinates of the reference point
8 : 실제로 치수를 측정하려고 하는 웨이퍼 8: Wafer to actually measure
9 : 로드 로크 챔버9: load lock chamber
10 : 진공 챔버 10: vacuum chamber
11 : XY 스테이지11: XY stage
12 : 광학 현미경 12: optical microscope
13 : 전자 현미경13: electron microscope
14 : CPU(컴퓨터)14: CPU (computer)
본 발명은 반도체를 제조할 때 LSI 회로 등의 웨이퍼 상의 미세 패턴의 치수를 자동 측정하는 장치 및 방법에 관한 것이다. 더욱 구체적으로는, 측장 SEM(SEM은 주사형 전자 현미경) 등의 자동 치수 측정 장치를 이용하여, 웨이퍼 상의 광범위에 걸치는 패턴의 치수를 자동 측정하는 장치 및 방법에 관한 것이다. The present invention relates to an apparatus and method for automatically measuring the dimensions of fine patterns on wafers, such as LSI circuits, in the manufacture of semiconductors. More specifically, the present invention relates to an apparatus and a method for automatically measuring the dimensions of a wide pattern on a wafer by using an automatic dimensional measuring device such as a long-term SEM (SEM is a scanning electron microscope).
종래에 사용되었던 자동 치수 측정 장치에는 예를 들어 측장 SEM이 있는데, 도4에 도시한 LSI 회로에 있어서의 배선과 같은 긴 라인 패턴(1)에 대하여, 광범위에 미치는 패턴 치수를 측정할 때는 측정 화면상에 나타난 목적의 패턴의 측정 위치(2)를 인간의 손에 의해서 지정함으로써 그 때마다 측정했다. For example, the conventional automatic dimension measuring apparatus includes a measuring SEM. When measuring the pattern dimension over a wide range of long line patterns 1 such as wiring in the LSI circuit shown in FIG. It measured every time by designating the
현재, 반도체를 제조할 때 LSI 회로에 있어서의 패턴의 미세화가 가속됨에 따라서 배선 부분 등의 라인 폭도 더욱 좁아지기만 한다. 그로 인해, LSI를 제조할 때 패턴 형성시에는 레지스트 형상의 조도(요철), 기초 단차의 영향 등 여러가지 폐해를 입게 되는 치수를 제어하는 것이 곤란한 상황으로 되어 있다. 따라서, 배선과 같은 광범위에 걸치는 긴 라인에 대하여 특정한 패턴 치수를 개인차 없이 측정하고, 또한 얻어진 데이터를 통계적으로 처리함으로써 프로세스의 우위성, 안 정성, 즉 패턴 가공 장치의 정밀도를 확인하는 것이 필요하다. 그러나, 상기에 제시한 종래의 방법에서는 인간에 의한 장소의 특정 및 치수 측정이 행해지므로, 측정 자체에 개인차가 발생해 버려서 정확한 패턴 평가를 행하는 것이 불가능하다. At present, as semiconductors are manufactured, as the pattern miniaturization in the LSI circuit is accelerated, the line widths of the wiring portions and the like also become narrower. Therefore, it is difficult to control the dimensions which cause various damages, such as the influence of roughness (unevenness) of a resist shape, the influence of a foundation | step difference, at the time of pattern formation at the time of manufacturing LSI. Therefore, it is necessary to confirm the superiority and stability of the process, that is, the precision of the pattern processing apparatus, by measuring specific pattern dimensions without individual differences for long lines covering a wide range such as wiring and statistically processing the obtained data. However, in the above-described conventional method, since the location and the measurement of dimensions by humans are performed, individual differences occur in the measurement itself, and it is impossible to perform accurate pattern evaluation.
본 발명은 이상과 같은 과제를 해결하려고 하는 것으로, 광범위에 미치는 패턴 중 지정한 정확한 측정 위치에 있어서의 패턴 치수를 자동적으로 측정할 수 있도록 하는 것이다. The present invention aims to solve the above problems, so that the pattern dimension at the designated precise measurement position among the patterns affecting a wide range can be automatically measured.
청구항 1에 기재된 패턴 측정 장치는, 웨이퍼 상에 형성되는 소정의 기준 패턴에 대하여 2이상의 기준점과 임의의 패턴 측정 위치를 설정하여 좌표 위치를 결정하는 수단과, 웨이퍼 상에 형성된 피측정 패턴에 대하여 상기 기준 패턴에 대응하는 기준점을 확정하고, 이 기준점으로부터 피측정 패턴 상의 패턴 측정 위치를 결정하는 수단과, 상기 패턴 측정 위치에 있어서 패턴 치수를 측정하는 수단을 포함하는 것이다. The pattern measuring apparatus according to claim 1, comprising: means for determining coordinate positions by setting two or more reference points and arbitrary pattern measurement positions with respect to a predetermined reference pattern formed on a wafer; Means for determining a reference point corresponding to the reference pattern, determining a pattern measurement position on the pattern under measurement from the reference point, and means for measuring the pattern dimension at the pattern measurement position.
청구항 2에 기재된 패턴 측정 장치는 청구항 1에 기재된 웨이퍼 패턴 측정 장치에 있어서, 패턴 치수의 측장 결과를 자동으로 집계하여 측정 위치마다의 데이터를 통계 처리하는 수단을 포함하는 것이다. The pattern measuring apparatus of
청구항 3에 기재된 패턴 측정 방법은, 웨이퍼 상에 형성되는 소정의 기준 패턴에 대하여 2이상의 기준점과 임의의 패턴 측정 위치를 설정하여 좌표 위치를 결정하는 단계와, 웨이퍼 상에 형성된 피측정 패턴에 대하여 상기 기준 패턴에 대응하는 기준점을 확정하고, 이 기준점으로부터 피측정 패턴 상의 패턴 측정 위치를 결정하는 단계와, 상기 패턴 측정 위치에 있어서 패턴 치수를 측정하는 단계를 포함하는 것이다. The pattern measuring method according to
청구항 4에 기재된 패턴 측정 방법은 청구항 3에 기재된 웨이퍼 패턴 측정 방법에 있어서, 패턴 치수의 측장 결과를 자동으로 집계하여 측정 위치마다의 데이터를 통계 처리하는 단계를 포함하는 것이다. The pattern measuring method of Claim 4 is a wafer pattern measuring method of
본 발명의 자동 치수 측정 장치 및 방법에서는 반도체를 제조할 때 필요해지는 LSI 회로로서 웨이퍼 상에 형성되는 패턴을 임의의 수만큼 화상 등록해 두고, 이것을 기준 패턴으로 한다. 반도체의 제조시에 웨이퍼 상에 형성된 일정 패턴의 치수를 측정하려고 할 때, 피측정 패턴에 대응하는 기준 패턴을 취출하여 그 화상을 이용함으로써, 피측정 패턴에 대한 자동 정렬 또는 자동 기준점 맞춤을 행하고, 피측정 패턴의 정렬 위치 또는 기준점으로부터 임의의 좌표 위치에 존재하는 패턴을 자동 측장할 수 있도록 한 것이다. In the automatic dimension measuring apparatus and method of the present invention, as many LSI circuits as necessary for manufacturing a semiconductor are formed on the wafer with an arbitrary number of images, and this is referred to as a reference pattern. When it is going to measure the dimension of a certain pattern formed on a wafer at the time of manufacture of a semiconductor, it extracts the reference pattern corresponding to the pattern to be measured and uses the image, and performs automatic alignment or automatic reference point alignment with respect to a pattern under measurement, It is possible to automatically measure a pattern existing at an arbitrary coordinate position from an alignment position or a reference point of a pattern under measurement.
그 수단으로서는, 우선 기준 패턴에 대하여 측정하고 싶은 좌표 위치의 근방에 있는 임의의 적어도 두 군데의 포인트를 정렬 포인트, 또는 기준점으로서 설정하고, 여기에 정확하게 자동 정렬 또는 자동 기준점 맞춤을 행한다. As the means, first, any at least two points in the vicinity of the coordinate position to be measured with respect to the reference pattern are set as an alignment point or a reference point, and precisely automatic alignment or automatic reference point alignment is performed here.
다음에, 측정하고 싶은 좌표 위치가 조금 전 설정한 정렬 포인트, 또는 기준점으로부터 어느 정도의 거리에 위치하는지를 좌표 측정에 의해 구한다. Next, the coordinate measurement calculates how far the coordinate position to be measured is located from the alignment point or the reference point set just before.
다음에, 웨이퍼 상에 형성된 피측정 패턴에 대하여 기준 패턴의 정렬 포인트 또는 기준점에 대응하는 정렬 포인트 또는 기준점을 찾아낸다. 그리고, 이 기준점으로부터 기준 패턴에서의 측정 좌표를 기초로 측정하고 싶은 좌표 위치를 산출한 다. 그렇게 하면 긴 패턴을 측정하는 경우에 있어서도 완전히 동일한 장소를 지정하여 측정할 수 있다. Next, an alignment point or reference point corresponding to the alignment point or reference point of the reference pattern is found for the pattern to be formed on the wafer. And from this reference point, the coordinate position to measure is calculated based on the measurement coordinate in a reference pattern. In this case, even in the case of measuring a long pattern, the measurement can be made by designating the exact same place.
이상의 방법을 다른 LSI 칩에 대하여 반복해서 행함으로써 웨이퍼 내의 임의의 수의 패턴에 있어서의 기초 단차의 차이 등에 따른 치수의 균일성, 편차 등의 확인을 행할 수 있다. 또, 이들의 치수 데이터를 지정 위치마다 자동 집계·통계 처리함으로써 프로세스의 안정성을 확인할 수 있다. By repeating the above method with respect to other LSI chips, it is possible to confirm uniformity of the dimensions, deviations, and the like due to differences in the fundamental steps in any number of patterns in the wafer. In addition, the stability of the process can be confirmed by automatically counting and statistical processing these dimension data for each designated position.
다음에, 패턴 치수 측정의 순서를 구체적으로 설명한다. Next, the procedure of pattern dimension measurement is demonstrated concretely.
도1은 실제로 패턴 치수를 측정하는 경우의 공정 흐름, 도2는 본 발명에 의한 치수 측정 방법을 설명하기 위한 패턴 개략도, 도3은 자동 치수 측정 장치의 구성 개략도이다. 1 is a process flow in the case of actually measuring a pattern dimension, FIG. 2 is a pattern schematic diagram for explaining the dimension measuring method by this invention, and FIG. 3 is a block diagram of the structure of an automatic dimension measuring apparatus.
도1의 공정 흐름에 표시한 단계 1에서, 반도체 제조에서 사용하는 임의의 패턴에 관해서 자동 정렬 패턴 또는 기준 패턴의 등록을 행한다. In step 1 shown in the process flow of FIG. 1, an automatic alignment pattern or a reference pattern is registered for any pattern used in semiconductor manufacturing.
단계 2에서 치수를 측정하려고 하는 임의의 지정 패턴(피측정 패턴)의 등록을 행한다. In
단계 3에서 선택된 기준 패턴에 대하여 자동 정렬 포인트 또는 기준점을 설정하고, 이 자동 정렬 포인트·기준점으로부터 치수를 측정하려고 하는 임의의 지정 위치까지의 좌표·거리의 측정을 행한다. An automatic alignment point or reference point is set for the reference pattern selected in
이 단계에 대하여 구체적으로 설명한다. This step will be described in detail.
도2에 도시한 바와 같이, 광범위에 미치는 라인 패턴(3)중 임의의 지정된 측정 장소(4)를 설정으로 하기 위해서 화면상에 십자 표시의 커서(5)를 표시시키고 SEM 등의 화상 데이터를 등록한다. 이 경우, 측정 장소(4)에 있어서 라인 패턴(3)의 라인 선폭을 측정하는 것을 목적으로 한다. As shown in Fig. 2, in order to set any designated measurement place 4 of the
다음에, 그 근방에 있는 임의의 포인트(6A)를 설정하기 위해서 화면상에 십자 표시의 커서(7A)를 표시시키고, 이것을 제1 정렬 포인트 또는 제1 기준점으로 한다. Next, the
마찬가지로, 다른 장소에 임의의 포인트(6B)를 설정하기 위해서 화면상에 십자 표시의 커서(7B)를 표시시키고, 이것을 제2 정렬 포인트 또는 제2 기준점으로 한다. Similarly, in order to set the
이와 같이 기준점을 복수 배치함으로써, 실제로 측정하고 싶은 패턴(4)의 좌표가 두 개의 정렬, 또는 기준점(6A, 6B)의 좌표로부터 스테이지의 이동량을 기초로 결정된다. By arranging a plurality of reference points in this manner, the coordinates of the pattern 4 that are actually to be measured are determined based on the amount of movement of the stage from the two alignments or the coordinates of the
즉, 이 기준점(6A, 6B)으로부터 라인 패턴(3)의 지정된 측정 장소(4)까지의 거리를 각각의 좌표 데이터로부터 계산한다. 계산된 값을 이용하면 기준점(6A, 6B)으로부터 측정하고 싶은 패턴(3)의 측정 장소(4)까지의 거리가 고정된다. 이와 같이 하면, 다른 측정자가 측정해도 기준점(6A, 6B)의 위치를 정확하게 설정함으로써 임의의 측정하고 싶은 패턴(3)의 측정 장소(4)가 정확하게 고정된다. 이것을 레시피 중에 위치 정보로서 설정하면 개인차 없이 치수의 측정을 자동으로 행할 수 있다. That is, the distance from these
다음에, 단계 4에서 웨이퍼에 형성된 피측정 패턴에 대하여 제1 기준점에 있어서의 자동 정렬·자동 기준점 맞춤을 행한다. Next, automatic alignment and automatic reference point alignment at the first reference point are performed on the pattern to be formed on the wafer in step 4.
단계 5에서 제2 기준점에 있어서의 자동 정렬·자동 기준점 맞춤을 행한다. In step 5, automatic alignment and automatic reference point alignment are performed at the second reference point.
단계 6에서 지정된 측정 장소로 이동하여 치수의 자동 측정을 행한다. It moves to the measuring place specified in step 6, and performs the automatic measurement of a dimension.
이상의 단계 4 내지 6은 기준 패턴에 있어서의 기준점의 설정과, 지정된 측정 장소의 결정 및 치수 측정과 동일한 방법에 의해 행한다. 이에 따라, 기준점(6)의 위치를 정확하게 설정하고, 다른 측정자가 측정해도 피측정 패턴(3)의 측정 장소(4)가 정확하게 고정되며, 그 위치에서의 패턴 치수의 자동 측정이 가능해진다. The above steps 4 to 6 are performed by the same method as the setting of the reference point in the reference pattern, the determination of the designated measurement site, and the dimensional measurement. Thereby, the position of the reference point 6 is set correctly, and even if it is measured by another measurer, the measuring place 4 of the
다음에, 단계 7에서 측정된 패턴 치수의 자동 집계·통계 처리를 행한다. Next, automatic counting and statistical processing of the pattern size measured in step 7 is performed.
도3은 본 발명에 의한 패턴 치수 자동 측정을 실시하는 자동 치수 측정 장치의 개략 구성을 도시한 도면이다. 도3에 있어서, 도면 부호 8은 실제로 치수를 측정하려고 하는 웨이퍼, 9는 로드 로크 챔버, 10은 진공 챔버, 11은 XY 스테이지, 12는 광학 현미경, 13은 전자 현미경, 14는 화상 처리를 행하는 CPU 또는 컴퓨터를 나타낸다. Fig. 3 is a diagram showing a schematic configuration of an automatic dimension measuring apparatus for performing pattern dimension automatic measurement according to the present invention. In Fig. 3,
도3을 참조하여 패턴 치수 측정에 대하여 설명한다. Referring to Fig. 3, pattern dimension measurement will be described.
처음에 웨이퍼(8)를 로드 로크 챔버(9)를 통해서 진공 챔버(10) 내의 XY 스테이지(11) 상에 흡착시켜 고정한다. Initially, the
다음에, 웨이퍼(8) 내의 LSI 칩의 피측정 패턴에 대하여 제1 기준점에 있어서의 자동 정렬·자동 기준점 맞춤을 행한다(단계 4). 또한, 제2 기준점에 있어서의 자동 정렬·자동 기준점 맞춤을 행한다(단계 5). Next, automatic alignment and automatic reference point alignment at the first reference point are performed on the pattern to be measured of the LSI chip in the wafer 8 (step 4). Further, automatic alignment and automatic reference point alignment are performed at the second reference point (step 5).
구체적으로는, 웨이퍼(8)를 광학 현미경(12)을 이용하여 저배율에서의 비정 밀 정렬·기준점 맞춤을 행하고, 정렬 포인트 또는 기준점(6)을 동정(同定)하여 비정밀의 위치 결정을 행한다. 다음에, 전자 현미경(13)을 이용하여 고배율에서의 정밀 정렬·기준점 맞춤을 행하고, 정렬 포인트 또는 기준점(6)을 다시 동정하여 정확한 위치 결정을 행한다. Specifically, the
다음에, 앞서 레시피에 설정한 정렬 포인트 또는 기준점(6)과, 측정하고 싶은 임의의 측정 위치(4)(지정 위치)의 위치 정보를 이용하여 패턴의 자동 측정을 행한다(단계 6). Next, the pattern is automatically measured using the alignment point or reference point 6 set in the recipe previously, and the positional information of any measurement position 4 (designated position) to be measured (step 6).
이 방법을 웨이퍼 내의 다른 LSI 칩에 대하여 반복 실시함으로써, 복수의 LSI 칩의 임의의 수의 패턴에 있어서의 치수의 측정을 행할 수 있다.By repeating this method with respect to other LSI chips in the wafer, it is possible to measure the dimensions in any number of patterns of the plurality of LSI chips.
또한, 얻어진 데이터를 CPU(14)에 의해 자동 집계·통계 처리함으로써, 측정한 패턴의 웨이퍼 내의 균일성, 편차(표준 편차 등)를 자동적으로 구하는 것이 가능해진다(단계 7). In addition, by automatically counting and statistical processing the obtained data by the
이상 설명한 바와 같이 본 발명에 따르면, LSI 회로중에 있어서 존재하는 미세 패턴의 치수를 측정하는 장치로서, 도1에 도시한 바와 같은 자동 정렬·자동 기준점 맞춤 기능과, 정렬 포인트·기준점으로부터 측정하려고 하는 임의의 지정 위치까지의 좌표·거리의 측정을 행하는 기능과, 지정된 임의 패턴의 치수의 자동 측장을 행하는 기능과, 측정된 패턴의 치수의 자동 집계·통계 처리를 행하는 기능을 갖는 패턴 자동 측정 장치가 얻어진다. As described above, according to the present invention, there is provided an apparatus for measuring the size of a fine pattern existing in an LSI circuit, which is to be measured from an automatic alignment and automatic reference point matching function and an alignment point and reference point as shown in FIG. A pattern automatic measuring device having a function of measuring coordinates and distances to a designated position of the present invention, an automatic measurement of dimensions of a specified arbitrary pattern, and an automatic counting and statistical processing of the measured pattern dimensions are obtained. Lose.
또한, 본 발명의 자동 치수 측정 장치 및 방법에서는 반도체를 제조할 때 필요해지는 LSI 회로로서 웨이퍼 상에 형성된 일정 패턴의 치수를 측정하는 경우에 있어서 임의의 패턴을 임의의 수만큼 화상 등록하고, 등록된 패턴의 화상을 필요한 만큼 취출하여 정렬시에 이들 화상을 이용함으로써 목적의 패턴을 찾아내며, 자동 정렬 또는 자동 기준점 맞춤을 행하는 것이 가능해지는 패턴 인식 기능을 갖는다. In addition, in the automatic dimension measuring apparatus and method of the present invention, in the case of measuring the dimension of a predetermined pattern formed on a wafer as an LSI circuit required when manufacturing a semiconductor, an arbitrary number of images are registered and registered in an arbitrary number. By taking out images of a pattern as necessary and using these images at the time of alignment, it has a pattern recognition function which makes it possible to find a target pattern, and to perform automatic alignment or automatic reference point alignment.
또한, 상기의 방법에 의해서 얻어진 정렬 위치 또는 기준점으로부터 임의의 좌표 위치에 존재하는 패턴을 자동 측장할 수 있다. Moreover, the pattern which exists in arbitrary coordinate positions from the alignment position or the reference point obtained by the said method can be automatically measured.
또, 얻어진 측장 결과를 자동으로 집계하여 측정 위치마다의 데이터 등을 통계 처리할 수 있다. In addition, the obtained measurement results are automatically counted, and data and the like for each measurement position can be statistically processed.
또한, 본 발명에 따르면 반도체를 제조할 때 LSI 회로 등의 미세 패턴 중 자동 치수 측정 장치를 이용하여 배선 패턴으로 대표되는 광범위에 미치는 길게 연속된 패턴의 치수를 측정할 때, 측정자가 지정하는 특정 패턴의 치수에 대하여 개인차 없이 위치를 결정하여 측정하는 것이 가능해진다. 이에 따라, 패턴 가공 장치 또는 프로세스의 우위성을 조사하는 동시에, 그 안정성을 확인할 수 있다. In addition, according to the present invention, when measuring the dimensions of a long continuous pattern that affects a wide range represented by a wiring pattern by using an automatic dimensional measuring device among fine patterns such as LSI circuits when manufacturing a semiconductor, the specific pattern designated by the measurer It is possible to determine and measure the position without individual difference with respect to the dimension of. Thereby, while checking the superiority of a pattern processing apparatus or a process, the stability can be confirmed.
이상과 같이 본 발명에 의한 패턴 자동 측정 장치 및 방법에 따르면, LSI 칩에 형성된 임의의 패턴에 대하여 임의의 지정 위치의 패턴 치수를 정밀도 높게 측정하는 것이 가능해진다. 또한, 얻어진 데이터를 자동적으로 집계·통계 처리를 행함으로써 작업 효율을 높일 수 있고, 패턴 가공 장치 또는 프로세스의 안정성을 유지하므로 유력한 공구가 된다. According to the pattern automatic measuring apparatus and method according to the present invention as described above, it becomes possible to accurately measure the pattern dimension at any designated position with respect to any pattern formed on the LSI chip. Moreover, work efficiency can be improved by performing the aggregation and statistical processing of the obtained data automatically, and since it is maintaining the stability of a pattern processing apparatus or a process, it becomes a powerful tool.
Claims (4)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000213565A JP3519348B2 (en) | 2000-07-14 | 2000-07-14 | Pattern measuring device and measuring method |
JP2000-213565 | 2000-07-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020007949A KR20020007949A (en) | 2002-01-29 |
KR100700467B1 true KR100700467B1 (en) | 2007-03-28 |
Family
ID=18709298
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000054768A KR100700467B1 (en) | 2000-07-14 | 2000-09-19 | Pattern measuring device and pattern measuring method |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP3519348B2 (en) |
KR (1) | KR100700467B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1628381B (en) * | 2002-02-04 | 2010-06-09 | 应用材料以色列有限公司 | System and method for inspecting charged particle responsive resist |
JP2006251245A (en) * | 2005-03-09 | 2006-09-21 | Nec Electronics Corp | Length measurement pattern, semiconductor device, and method for manufacturing conductor device |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR950015687A (en) * | 1993-11-12 | 1995-06-17 | 김주용 | Wafer pattern defect inspection method |
-
2000
- 2000-07-14 JP JP2000213565A patent/JP3519348B2/en not_active Expired - Fee Related
- 2000-09-19 KR KR1020000054768A patent/KR100700467B1/en not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR950015687A (en) * | 1993-11-12 | 1995-06-17 | 김주용 | Wafer pattern defect inspection method |
Non-Patent Citations (1)
Title |
---|
1019950015687 |
Also Published As
Publication number | Publication date |
---|---|
JP3519348B2 (en) | 2004-04-12 |
JP2002031508A (en) | 2002-01-31 |
KR20020007949A (en) | 2002-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6150231A (en) | Overlay measurement technique using moire patterns | |
CN109817516B (en) | Semiconductor device with overlapped pattern | |
US6084679A (en) | Universal alignment marks for semiconductor defect capture and analysis | |
US6484060B1 (en) | Layout for measurement of overlay error | |
US9244365B2 (en) | Method for measuring pattern misalignment | |
EP0947828A2 (en) | Method and apparatus for improved inspection measurements | |
CN114038776B (en) | Method for solving alignment deviation caused by wafer warping deformation | |
CN107561875B (en) | Overlay error measurement and problem assessment method | |
KR100700467B1 (en) | Pattern measuring device and pattern measuring method | |
CN111128829B (en) | Alignment method and calibration method | |
US9568842B2 (en) | Overlay operation method and overlay control method | |
US6987053B2 (en) | Method of evaluating reticle pattern overlay registration | |
CN116184769A (en) | Alignment mark and alignment method | |
KR100519374B1 (en) | Method for measuring overlay of semiconductor device | |
JP3948084B2 (en) | Accuracy measurement method for electron beam drawing | |
KR102541500B1 (en) | System for centering position of overlay key based on correlation and method thereof | |
KR101647688B1 (en) | method of learning automatically die size and die number in a mask | |
CN117410276B (en) | Optical measuring structure of semiconductor device and measuring method thereof | |
KR100408722B1 (en) | Stepper alignment mark | |
KR20020065080A (en) | Method for Measuring Wafer Warpage | |
KR0179148B1 (en) | Overlay pattern for detecting alignment degree | |
KR100255087B1 (en) | Reticle for stepper formed dummycell | |
KR100546336B1 (en) | Overlay key having plurality of crossing and method for measuring overlay using the same | |
JP2874261B2 (en) | Projection exposure mask | |
KR100342386B1 (en) | Pattern for determining both hole critical dimension and shot scaling |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120302 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20130227 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |