KR19990002350A - Manufacturing method of thin film type optical path control device - Google Patents

Manufacturing method of thin film type optical path control device Download PDF

Info

Publication number
KR19990002350A
KR19990002350A KR1019970025927A KR19970025927A KR19990002350A KR 19990002350 A KR19990002350 A KR 19990002350A KR 1019970025927 A KR1019970025927 A KR 1019970025927A KR 19970025927 A KR19970025927 A KR 19970025927A KR 19990002350 A KR19990002350 A KR 19990002350A
Authority
KR
South Korea
Prior art keywords
layer
photoresist
upper electrode
lower electrode
actuator
Prior art date
Application number
KR1019970025927A
Other languages
Korean (ko)
Inventor
임용근
김준모
Original Assignee
배순훈
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자 주식회사 filed Critical 배순훈
Priority to KR1019970025927A priority Critical patent/KR19990002350A/en
Publication of KR19990002350A publication Critical patent/KR19990002350A/en

Links

Abstract

박막형 광로 조절 장치의 제조 방법이 개시되어 있다. 상기 방법은, 내부에 M×N 개의 트랜지스터가 내장되고 일측 상부에 드레인 패드가 형성된 액티브 매트릭스를 제공하는 단계와 액츄에이터를 형성하는 단계를 포함한다. 상기 액츄에이터를 형성하는 단계는, 액티브 매트릭스의 상부에 제1 층, 하부 전극층, 제2 층 및 상부 전극층을 형성하는 단계, 상부 전극층의 상부에 제1 포토레지스트를 도포한 후 상부 전극층을 상부 전극으로 패터닝하는 단계, 상부 전극 및 제2 층의 상부에 제2 포토레지스트를 도포한 후, 제2 층을 변형층으로 패터닝하는 단계, 상부 전극, 변형층 및 하부 전극층의 상부에 제3 포토레지스트를 도포한 후, 제3 포토레지스트를 식각 마스크로 사용하여 하부 전극층을 하부 전극으로 패터닝하는 단계, 그리고 제3 포토레지스트를 경화시키는 단계를 포함한다. 상기 방법에 따르면, 제3 포토레지스트를 아르곤 플라즈마를 사용하여 경화시키고 경화된 제3 포토레지스트를 식각 마스크로 사용하여 지지층을 형성하고, 이를 액츄에이터 보호층으로 사용함으로써, 희생층을 플루오르화 수소(HF) 증기로 제거할 때, 포토레지스트가 필링(peeling)되어 상부 전극 및 변형층이 손상을 입는 것을 방지할 수 있다. 또한, 잔류하는 포토레지스트에 의하여 화소의 스티킹 현상이 발생하는 것을 방지할 수 있다.Disclosed is a method of manufacturing a thin film type optical path control device. The method includes providing an active matrix having M × N transistors embedded therein and a drain pad formed on one side thereof, and forming an actuator. The forming of the actuator may include forming a first layer, a lower electrode layer, a second layer, and an upper electrode layer on the active matrix, applying a first photoresist on the upper electrode layer, and then applying the upper electrode layer to the upper electrode. Patterning, applying a second photoresist on top of the upper electrode and the second layer, and then patterning the second layer with a strained layer, applying a third photoresist on top of the upper electrode, the strained layer and the lower electrode layer Thereafter, using the third photoresist as an etching mask, patterning the lower electrode layer to the lower electrode, and curing the third photoresist. According to the method, the third photoresist is cured using an argon plasma, and the support layer is formed using the cured third photoresist as an etch mask and used as an actuator protective layer, whereby the sacrificial layer is hydrogen fluoride (HF). When removed with vapor, the photoresist may be peeled to prevent damage to the top electrode and strain layer. In addition, sticking of pixels can be prevented from occurring due to the remaining photoresist.

Description

박막형 광로 조절 장치의 제조 방법Manufacturing method of thin film type optical path control device

본 발명은 박막형 광로 조절 장치인 AMA(Actuated Mirror Array)의 제조 방법에 관한 것으로, 보다 상세하게는 하부 전극 및 지지층을 하나의 포토레지스트를 식각 마스크로 사용하여 패터닝함으로써 제조 공정을 단축할 수 있으며, 상기 포토레지스트를 경화시킴으로써 포토레지스트의 필링을 방지하여, 상부 전극과 변형층의 손상 및 상기 포토레지스트 잔류물에 의한 화소의 스티킹 현상을 방지할 수 있는 박막형 광로 조절 장치의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing an Actuated Mirror Array (AMA), which is a thin film type optical path adjusting device. More specifically, the manufacturing process can be shortened by patterning the lower electrode and the support layer using one photoresist as an etching mask. The present invention relates to a method of manufacturing a thin film type optical path control apparatus capable of preventing peeling of a photoresist by curing the photoresist, thereby preventing damage to an upper electrode and a deformation layer, and sticking of pixels due to the photoresist residue.

광학 에너지(optical energy)를 스크린 상에 투영하기 위한 광로 조절 장치 또는 공간적 광 변조기(spatial light modulator)는 광통신, 화상 처리, 그리고 정보 디스플레이 장치와 같은 다양한 분야에 응용될 수 있다. 통상적으로 이러한 장치들은 광학 에너지를 스크린 상에 표시하는 방법에 따라 직시형 화상 표시 장치(direct-view image display device)와 투사형 화상 표시 장치(projection-type image display device)로 구분된다.Optical path control devices or spatial light modulators for projecting optical energy onto a screen may be applied to various fields such as optical communication, image processing, and information display devices. Typically, such devices are classified into a direct-view image display device and a projection-type image display device according to a method of displaying optical energy on a screen.

직시형 화상 표시 장치의 예로서는 CRT(Cathode Ray Tube)를 들 수 있는데, 이러한 CRT 장치는 소위 브라운관으로 불리는 것으로서 화질은 우수하나 화면의 대형화에 따라 그 중량과 용적이 증가하여 제조 비용이 상승하게 되는 문제가 있다. 투사형 화상 표시 장치로는 액정 표시 장치(Liquid Crystal Display : LCD), DMD(Deformable Mirror Device) 및 AMA를 들 수 있다. 이러한 투사형 화상 표시 장치는 다시 그들의 광학적 특성에 따라 2개의 그룹으로 나뉠 수 있다. 즉, LCD와 같은 장치는 전송 광 변조기(transmissive spatial light modulators)로 분류될 수 있는데 반하여, DMD 및 AMA는 반사 광 변조기(reflective spatial light modulators)로 분류될 수 있다.An example of a direct-view image display device is a CRT (Cathode Ray Tube). The CRT device is called a CRT, which has excellent image quality but increases in weight and volume as the screen is enlarged, leading to an increase in manufacturing cost. There is. Projection type image display apparatuses include a liquid crystal display (LCD), a deformable mirror device (DMD), and an AMA. Such projection image display devices can be further divided into two groups according to their optical characteristics. That is, devices such as LCDs can be classified as transmissive spatial light modulators, while DMD and AMA can be classified as reflective spatial light modulators.

LCD와 같은 전송 광 변조기는 광학적 구조가 매우 간단하므로, 얇게 형성하여 중량을 가볍게 할 수 있으며 용적을 줄이는 것이 가능하다. 그러나, 빛의 극성으로 인하여 광효율이 낮으며, 액정 재료에 고유하게 존재하는 문제, 예를 들면 응답 속도가 느리고 그 내부가 과열되기 쉬운 단점이 있다. 또한, 현존하는 전송 광 변조기의 최대 광효율은 1 내지 2 % 범위로 한정되며, 수용 가능한 디스플레이 품질을 제공하기 위해서 암실 조건을 필요로 한다. 따라서, 상술한 문제점들을 해결하기 위하여 DMD 및 AMA와 같은 광 변조기가 개발되었다.Transmission optical modulators, such as LCDs, have a very simple optical structure, which makes them thinner, lighter in weight, and smaller in volume. However, due to the polarity of the light, the light efficiency is low, there is a problem inherent in the liquid crystal material, for example, there is a disadvantage that the response speed is slow and the inside is easy to overheat. In addition, the maximum light efficiency of existing transmission light modulators is limited to a range of 1-2%, requiring dark room conditions to provide acceptable display quality. Therefore, optical modulators such as DMD and AMA have been developed to solve the above problems.

DMD는 5% 정도의 비교적 양호한 광효율을 나타내지만, DMD에 채용된 힌지 구조물에 의해서 심각한 피로 문제가 발생할 뿐만 아니라, 매우 복잡하고 값비싼 구동 회로가 요구된다는 단점이 있다. AMA는 그 내부에 설치된 각각의 거울들이 광원으로부터 입사되는 빛을 소정의 각도로 반사하고, 상기 반사된 빛이 슬릿(slit)이나 핀홀(pinhole)과 같은 개구(aperture)를 통과하여 스크린에 투영되어 화상을 맺도록 광속을 조절할 수 있는 장치이다. 따라서, 그 구조와 동작 원리가 간단하며, LCD나 DMD에 비해 높은 광효율(10% 이상의 광효율)을 얻을 수 있다. 또한, 스크린에 투영되는 화상의 콘트라스트(contrast)가 향상되어 밝고 선명한 화상을 얻을 수 있다.Although DMD shows a relatively good light efficiency of about 5%, the hinge structure employed in the DMD not only causes serious fatigue problems, but also requires a very complicated and expensive driving circuit. In the AMA, each of the mirrors installed therein reflects light incident from the light source at a predetermined angle, and the reflected light is projected on the screen through an aperture such as a slit or a pinhole. It is a device that can adjust the speed of light to form an image. Therefore, its structure and operation principle are simple, and high light efficiency (more than 10% light efficiency) can be obtained compared to LCD or DMD. In addition, the contrast of the image projected on the screen is improved to obtain a bright and clear image.

AMA의 각 액츄에이터는 인가되는 전기적인 화상 신호 및 바이어스 신호에 의하여 발생되는 전기장에 따라 변형을 일으킨다. 상기 액츄에이터가 변형을 일으킬 때 그 상부에 장착된 각각의 거울들이 경사지게 된다. 따라서, 상기 경사진 거울들은 광원으로부터 입사된 빛을 소정의 각도로 반사시켜 스크린 상에 화상을 맺을 수 있도록 한다. 상기 각각의 거울들을 구동하는 액츄에이터로서 PZT(Pb(Zr, Ti)O3) 또는 PLZT((Pb, La)(Zr, Ti)O3) 등의 압전 물질이 이용된다. 또한, PMN(Pb(Mg, Nb)O3) 등의 전왜 물질로서 상기 액츄에이터를 구성할 수도 있다.Each actuator of the AMA generates a deformation in accordance with the electric field generated by the applied electric picture signal and the bias signal. As the actuator deforms, each of the mirrors mounted thereon is tilted. Accordingly, the inclined mirrors reflect light incident from the light source at a predetermined angle to form an image on the screen. Piezoelectric materials such as PZT (Pb (Zr, Ti) O 3 ) or PLZT ((Pb, La) (Zr, Ti) O 3 ) are used as actuators for driving the respective mirrors. The actuator may also be configured as a warping material such as PMN (Pb (Mg, Nb) O 3 ).

이러한 AMA 장치는 크게 벌크형(bulk type)과 박막형(thin film type)으로 구분된다. 상기 벌크형 광로 조절 장치는 Gregory Um 등에게 허여된 미합중국 특허 제5,085,497호에 개시되어 있다. 벌크형 광로 조절 장치는 다층 세라믹을 얇게 절단하여 내부에 금속 전극이 형성된 세라믹 웨이퍼를 트랜지스터가 내장된 액티브 매트릭스(active matrix)에 장착한 후, 쏘잉(sawing) 방법을 사용하여 가공하고 그 상부에 거울을 설치함으로써 이루어진다. 그러나, 벌크형 광로 조절 장치는 설계 및 제조에 있어서 매우 높은 정밀도가 요구되며, 변형층의 응답이 느리다는 단점이 있다.These AMA devices are largely divided into bulk type and thin film type. The bulk optical path control device is disclosed in US Pat. No. 5,085,497 to Gregory Um et al. The bulk optical path control device cuts a thin layer of multilayer ceramic, mounts a ceramic wafer having a metal electrode therein in an active matrix including a transistor, and then processes it using a sawing method and mirrors the upper portion thereof. By installing. However, the bulk optical path control device requires very high precision in design and manufacturing, and has a disadvantage in that the response of the deformation layer is slow.

이에 따라, 반도체 제조 공정을 이용하여 제조할 수 있는 박막형 광로 조절 장치가 개발되었다. 이러한 박막형 광로 조절 장치는 본 출원인이 1996년 9월 24일에 특허 출원한 특허출원 제96-42199호(발명의 명칭:박막형 광로 조절 장치의 패드 연결 방법)에 개시되어 있다.Accordingly, a thin film type optical path control apparatus that can be manufactured using a semiconductor manufacturing process has been developed. Such a thin film type optical path control device is disclosed in patent application No. 96-42199 (name of the invention: pad connection method of a thin film type optical path control device) which the applicant applied for a patent on September 24, 1996.

도 1은 상기 선행 출원에 기재된 박막형 광로 조절 장치의 단면도를 도시한 것이다. 도 1을 참조하면, 상기 박막형 광로 조절 장치는 액티브 매트릭스(1)와 액티브 매트릭스(1)의 상부에 형성된 액츄에이터(65)를 포함한다.Figure 1 shows a cross-sectional view of the thin film type optical path control device described in the preceding application. Referring to FIG. 1, the thin film type optical path control apparatus includes an active matrix 1 and an actuator 65 formed on the active matrix 1.

M×N(M, N은 정수) 개의 MOS 트랜지스터(도시되지 않음)가 내장되고 일측 상부에 드레인 패드(5)가 형성된 상기 액티브 매트릭스(1)는, 액티브 매트릭스(1) 및 드레인 패드(5)의 상부에 형성된 보호층(10)과 보호층(10)의 상부에 형성된 식각 방지층(15)을 포함한다.The active matrix 1 in which M x N (M and N are integers) embedded MOS transistors (not shown) and having a drain pad 5 formed on one side thereof is an active matrix 1 and a drain pad 5. It includes a protective layer 10 formed on the upper portion and the etch stop layer 15 formed on the protective layer 10.

상기 액츄에이터(1)는, 상기 식각 방지층(15) 중 하부에 드레인 패드(5)가 형성된 부분에 그 일측이 접촉되며 타측이 에어 갭(25)을 개재하여 식각 방지층(15)과 평행하게 형성된 단면을 갖는 멤브레인(30), 멤브레인(30)의 상부에 형성된 하부 전극(35), 하부 전극(35)의 상부에 형성된 변형층(40), 변형층(40)의 상부에 형성된 상부 전극(45), 그리고 변형층(40)의 일측으로부터 변형층(40), 하부 전극(35), 멤브레인(30), 식각 방지층(15), 및 보호층(10)을 통하여 상기 드레인 패드(5)까지 수직하게 형성된 비어 홀(50) 내에 상기 하부 전극(35)과 드레인 패드(5)가 전기적으로 연결되도록 형성된 비어 컨택(55)을 포함한다.The actuator 1 has a cross section in which one side of the actuator 1 is in contact with a portion in which the drain pad 5 is formed in the lower portion of the etch stop layer 15 and the other side thereof is parallel to the etch stop layer 15 through the air gap 25. Membrane 30 having an upper portion, lower electrode 35 formed on upper portion of membrane 30, strained layer 40 formed on upper portion of lower electrode 35, upper electrode 45 formed on upper portion of strained layer 40. And vertically from one side of the strained layer 40 to the drain pad 5 through the strained layer 40, the lower electrode 35, the membrane 30, the etch stop layer 15, and the protective layer 10. The via contact 50 includes a via contact 55 formed to electrically connect the lower electrode 35 and the drain pad 5 to the formed via hole 50.

이하 상기 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 설명한다.Hereinafter, a manufacturing method of the thin film type optical path control device will be described with reference to the drawings.

도 2a 내지 도 2c는 도 1에 도시한 장치의 제조 공정도이다. 도 2a를 참조하면, M×N 개의 MOS 트랜지스터(도시되지 않음)가 내장되어 있고, 그 일측 상부에 드레인 패드(5)가 형성되어 있는 액티브 매트릭스(1)의 상부에 보호층(10)을 적층한다. 보호층(10)은 인 실리케이트 유리(PSG)를 화학 기상 증착(CVD) 방법을 이용하여 1.0∼2.0㎛ 정도의 두께를 가지도록 형성한다. 상기 보호층(10)은 후속하는 공정 동안 트랜지스터가 내장된 액티브 매트릭스(1)가 손상을 입게 되는 것을 방지한다.2A to 2C are manufacturing process diagrams of the apparatus shown in FIG. 1. Referring to FIG. 2A, a protective layer 10 is stacked on top of an active matrix 1 having M × N MOS transistors (not shown) and a drain pad 5 formed on one side thereof. do. The protective layer 10 is formed of phosphorus silicate glass (PSG) to have a thickness of about 1.0 to about 2.0 μm using a chemical vapor deposition (CVD) method. The protective layer 10 prevents damage to the active matrix 1 in which the transistor is embedded during subsequent processing.

상기 보호층(10)의 상부에는 식각 방지층(15)이 적층된다. 식각 방지층(15)은 질화물을 저압 화학 기상 증착(Low Pressure CVD:LPCVD) 방법을 이용하여 1000∼2000Å 정도의 두께를 가지도록 형성한다. 상기 식각 방지층(15)은 상기 액티브 매트릭스(1) 및 보호층(10)이 후속되는 식각 공정으로 인하여 식각되는 것을 방지한다. 상기 식각 방지층(15)의 상부에는 희생층(20)이 적층된다. 희생층(20)은 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착(Atmospheric Pressure CVD:APCVD) 방법으로 1.0∼2.0㎛ 정도의 두께를 가지도록 형성한다. 이어서, 액츄에이터(65)의 지지부를 형성하기 위하여 상기 희생층(20) 중 아래에 드레인 패드(5)가 형성되어 있는 부분을 식각하여 상기 식각 방지층(15)의 일부를 노출시킨다.An etch stop layer 15 is stacked on the passivation layer 10. The etch stop layer 15 is formed to have a thickness of about 1000 to 2000 kPa using a low pressure chemical vapor deposition (LPCVD) method. The etch stop layer 15 prevents the active matrix 1 and the protective layer 10 from being etched due to a subsequent etching process. The sacrificial layer 20 is stacked on the etch stop layer 15. The sacrificial layer 20 is formed of phosphorous silicate (PSG) to have a thickness of about 1.0 to about 2.0 μm by the Atmospheric Pressure Vapor Deposition (APCVD) method. Subsequently, a portion of the sacrificial layer 20 in which the drain pad 5 is formed is etched to form a support part of the actuator 65 to expose a portion of the etch stop layer 15.

도 2b를 참조하면, 상기 노출된 식각 방지층(15)의 상부 및 희생층(20)의 상부에 제1 층(29)을 적층한다. 제1 층(29)은 질화물을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 0.1∼1.0㎛ 정도의 두께를 가지도록 형성한다. 이어서, 백금(Pt), 탄탈륨(Ta), 또는 백금-탄탈륨(Pt-Ta) 등으로 구성된 하부 전극층(34)을 상기 제1 층(29)의 상부에 적층한다. 상기 하부 전극층(34)은 스퍼터링 방법을 이용하여 500∼2000Å 정도의 두께를 가지도록 형성한다. 하부 전극층(34)은 후에 하부 전극(35)으로 패터닝되어 외부로부터 제1 신호(화상 신호)가 액티브 매트릭스(1)에 내장된 트랜지스터, 드레인 패드(5) 및 비어 컨택(55)을 통하여 인가된다.Referring to FIG. 2B, the first layer 29 is stacked on the exposed etch stop layer 15 and the sacrificial layer 20. The first layer 29 is formed to have a thickness of about 0.01 to 1.0 탆 using low pressure chemical vapor deposition (LPCVD). Subsequently, a lower electrode layer 34 made of platinum (Pt), tantalum (Ta), platinum-tantalum (Pt-Ta), or the like is stacked on the first layer 29. The lower electrode layer 34 is formed to have a thickness of about 500 to 2000 kV using a sputtering method. The lower electrode layer 34 is later patterned with the lower electrode 35 so that a first signal (image signal) is externally applied through the transistor, the drain pad 5 and the via contact 55 embedded in the active matrix 1. .

상기 하부 전극층(34)의 상부에는 제2 층(39)이 적층된다. 제2 층(39)은 PZT 또는 PLZT 등의 압전 물질을 졸-겔(Sol-Gel)법 또는 화학 기상 증착(CVD) 방법을 이용하여 0.1∼1.0㎛, 바람직하게는 0.4㎛ 정도의 두께를 가지도록 형성한다. 이어서, 급속 열처리(Rapid Thermal Annealing:RTA) 방법을 이용하여 제2 층(39)을 구성하는 압전 물질을 상변이시킨다. 제2 층(39)은 후에 변형층(40)으로 패터닝된다.The second layer 39 is stacked on the lower electrode layer 34. The second layer 39 is formed into a piezoelectric material such as PZT or PLZT by using a sol-gel method or a chemical vapor deposition (CVD) method in a range of 0.1 to 1.0 탆, preferably 0.4. It is formed to have a thickness of about μm. Subsequently, the piezoelectric material constituting the second layer 39 is phase shifted by using a rapid thermal annealing (RTA) method. The second layer 39 is later patterned into the strained layer 40.

상부 전극층은 상기 제2 층(39)의 상부에 적층된다. 상부 전극층은 알루미늄 또는 백금 등을 스퍼터링 방법을 이용하여 500∼2000Å 정도의 두께를 가지도록 형성한다. 이어서, 상기 상부 전극층의 상부에 제1 포토레지스트(도시되지 않음)를 도포한 후, 상기 제1 포토레지스트를 식각 마스크로 사용하여 상부 전극층을 패터닝함으로써 소정의 화소(pixel) 형상을 갖는 상부 전극(45)을 형성하고 상기 제1 포토레지스트를 제거한다. 이 경우, 상부 전극(45)의 일측에는 스트라이프(60)가 형성된다. 스트라이프(60)는 액츄에이터(65)가 변형을 일으킬 때, 상부 전극(45)을 균일하게 동작하게 하여 광원으로부터 입사되는 빛이 난반사되는 것을 방지한다. 상기 상부 전극(45)에는 외부로부터 공통 전극선(도시되지 않음)을 통하여 제2 신호(바이어스 신호)가 인가된다. 따라서, 하부 전극(35)에 제1 신호가 인가되고 상부 전극(45)에 제2 신호가 인가되어 상부 전극(45)과 하부 전극(35) 사이에 전위차에 따른 전기장이 발생하면, 이러한 전기장에 의하여 상기 변형층(41)이 변형을 일으키게 된다.An upper electrode layer is stacked on top of the second layer 39. The upper electrode layer is formed to have a thickness of about 500 to 2000 kPa using aluminum or platinum by sputtering. Subsequently, after applying a first photoresist (not shown) on the upper electrode layer, the upper electrode layer having a predetermined pixel shape is patterned by patterning the upper electrode layer using the first photoresist as an etching mask. 45) and remove the first photoresist. In this case, the stripe 60 is formed on one side of the upper electrode 45. The stripe 60 causes the upper electrode 45 to operate uniformly when the actuator 65 causes deformation to prevent diffuse reflection of light incident from the light source. A second signal (bias signal) is applied to the upper electrode 45 from the outside through a common electrode line (not shown). Therefore, when the first signal is applied to the lower electrode 35 and the second signal is applied to the upper electrode 45 to generate an electric field according to the potential difference between the upper electrode 45 and the lower electrode 35, As a result, the strained layer 41 is deformed.

도 2c를 참조하면, 상기 제2 층(39)의 상부에 제2 포토레지스트(도시되지 않음)를 도포한 후, 제2 포토레지스트를 식각 마스크로 이용하여 제2 층(39)을 소정의 화소 형상을 갖는 변형층(40)으로 패터닝하고 상기 제2 포토레지스트를 제거한다. 계속하여, 상기 하부 전극층(34)의 상부에 제3 포토레지스트(도시되지 않음)를 도포한 후, 이를 식각 마스크로 사용하여 하부 전극층(34)을 역시 소정의 화소 형상을 갖는 하부 전극(35)으로 패터닝한다. 그리고, 상기 변형층(40)의 일측으로부터 변형층(40), 하부 전극(35), 제1 층(29), 식각 방지층(15), 그리고 보호층(10)을 차례로 식각하여 비어 홀(50)을 형성한다. 따라서, 비어 홀(50)은 상기 변형층(40)의 일측으로부터 상기 드레인 패드(5)까지 수직하게 형성된다. 계속하여, 텅스텐(W) 또는 티타늄(Ti) 등의 금속을 스퍼터링 방법을 상기 비어 홀(50)의 내부에 증착시켜 비어 컨택(55)을 형성하고 상기 제3 포토레지스트를 제거한다. 비어 컨택(55)은 상기 드레인 패드(5)와 하부 전극(35)을 전기적으로 연결한다. 그러므로, 외부로부터 인가된 제1 신호는 액티브 매트릭스(1)에 내장된 트랜지스터, 드레인 패드(5) 및 비어 컨택(55)을 통하여 하부 전극(35)에 인가된다.Referring to FIG. 2C, after applying a second photoresist (not shown) on the second layer 39, the second layer 39 is a predetermined pixel using the second photoresist as an etching mask. Patterned into a strained layer 40 having a shape and remove the second photoresist. Subsequently, after applying a third photoresist (not shown) on the lower electrode layer 34, the lower electrode layer 34 also has a predetermined pixel shape using the lower electrode layer 34 as an etching mask. Pattern with. The strain layer 40, the lower electrode 35, the first layer 29, the etch stop layer 15, and the protective layer 10 are sequentially etched from one side of the strain layer 40 to form a via hole 50. ). Thus, the via hole 50 is vertically formed from one side of the strained layer 40 to the drain pad 5. Subsequently, a metal such as tungsten (W) or titanium (Ti) is deposited in the via hole 50 to form a via contact 55 to remove the third photoresist. The via contact 55 electrically connects the drain pad 5 and the lower electrode 35. Therefore, the first signal applied from the outside is applied to the lower electrode 35 through the transistor, the drain pad 5, and the via contact 55 embedded in the active matrix 1.

도 2d는 도 2c에 도시한 장치를 M×N으로 배열한 평면도이다. 도 2d를 참조하면, 상술한 바와 같이 M×N 개의 액츄에이터(65)를 형성한 후, 구리(Cu), 니켈(Ni), 또는 금(Au) 등의 금속을 스퍼터링 방법을 이용하여 액티브 매트릭스(1)의 하단에 증착시켜 오믹 컨택(ohmic contact)(도시되지 않음)을 형성한다. 그리고, 상부 전극에 제2 신호를 인가하는 동시에 하부 전극에 제1 신호를 인가하기 위한 TCP(Tape Carrier Package) 본딩을 대비하여 액티브 매트릭스(1)를 200㎛ 정도의 깊이까지 다이싱(dicing)한다. 상기 결과물 전면(A, B, 및 C부분)에 제4 포토레지스트(70)를 도포한 후, TCP의 패드(도시되지 않음)와 연결되는 AMA 패널(panel)의 패드(80)를 노출시키기 위해 AMA 패널의 패드(80) 부위 상의 제4 포토레지스트(70)를 패터닝하여 AMA 패널의 패드(80) 부위(B 부분)를 노출시킨다. 이어서, 남아 있는 제4 포토레지스트(70)를 식각 마스크로 하여 상기 제1 층(29)을 패터닝하여 소정의 화소 형상을 갖는 멤브레인(30)을 형성한 후, 상기 제4 포토레지스트(70)를 액츄에이터(65) 보호층으로 이용하여 액츄에이터(65) 하부의 희생층(20)을 플루오르화 수소(HF) 증기를 사용하여 식각하고, 세정(rinsing) 및 건조(drying)하여 도 1에 도시한 바와 같은 박막형 광로 조절 장치를 완성한다. 그리고, 상기 액티브 매트릭스(1)를 완전히 절단한 후, AMA 패널(panel)의 패드(80)와 TCP의 패드(도시되지 않음)를 연결하여 박막형 AMA 모듈(module)의 제조를 완성한다.FIG. 2D is a plan view in which the apparatus shown in FIG. 2C is arranged in M × N. Referring to FIG. 2D, as described above, after forming M × N actuators 65, a metal such as copper (Cu), nickel (Ni), or gold (Au) is sputtered to form an active matrix ( Deposition at the bottom of 1) forms an ohmic contact (not shown). In addition, the active matrix 1 is diced to a depth of about 200 μm in preparation for TCP (Tape Carrier Package) bonding for applying the second signal to the upper electrode and the first signal to the lower electrode. . After applying the fourth photoresist 70 to the front surface (parts A, B, and C) of the resultant, to expose the pad 80 of the AMA panel connected to the pad (not shown) of TCP The fourth photoresist 70 on the pad 80 portion of the AMA panel is patterned to expose the pad 80 portion (part B) of the AMA panel. Subsequently, the first layer 29 is patterned using the remaining fourth photoresist 70 as an etching mask to form a membrane 30 having a predetermined pixel shape, and then the fourth photoresist 70 is formed. By using the actuator 65 as a protective layer, the sacrificial layer 20 under the actuator 65 is etched using hydrogen fluoride (HF) vapor, rinsed and dried, as shown in FIG. 1. Complete the same thin film optical path control device. After cutting the active matrix 1 completely, the pad 80 of the AMA panel and the pad (not shown) of the TCP are connected to complete the manufacture of the thin film AMA module.

그러나 상술한 박막형 광로 조절 장치에 있어서, 하부 전극층 및 멤브레인을 별도의 식각 마스크를 사용하여 패터닝함으로써 제조 공정이 복잡해지며, 상기 제4 포토레지스트를 액츄에이터 보호층으로 이용하여 상기 희생층을 플루오르화 수소 증기를 사용하여 식각하는 동안 희생층의 식각 시간을 줄이기 위하여 플루오르화 수소의 농도를 증가시키면 상기 액츄에이터 상의 제4 포토레지스트가 필링(peeling)되어 플루오르화 수소 증기에 의한 상부 전극 및 변형층의 손상을 가져오는 문제점이 있다. 또한, 상기 제4 포토레지스트의 잔류물이 소자를 세정하는 동안에 화소의 내부 및 AMA 패널 패드 부분에 올라앉게 되어 액츄에이터의 스티킹(sticking) 현상을 유발하여 신호가 인가되어도 소자가 동작하지 않게 되는 문제점이 있다.However, in the above-described thin film type optical path control apparatus, the manufacturing process is complicated by patterning the lower electrode layer and the membrane by using a separate etching mask, and the sacrificial layer is hydrogen fluoride vapor using the fourth photoresist as an actuator protective layer. Increasing the concentration of hydrogen fluoride during etching to reduce the etching time of the sacrificial layer may cause the fourth photoresist on the actuator to peel, resulting in damage of the upper electrode and strain layer by hydrogen fluoride vapor. There is a problem coming. In addition, the residue of the fourth photoresist is raised on the inside of the pixel and the pad portion of the AMA panel during the cleaning of the device, causing sticking of the actuator, so that the device does not operate even when a signal is applied. There is this.

따라서, 본 발명의 목적은, 하부 전극 및 지지층을 하나의 포토레지스트를 식각 마스크로 사용하여 패터닝함으로써 제조 공정을 단축할 수 있으며, 상기 포토레지스트를 경화시킴으로써 포토레지스트의 필링을 방지하여, 상부 전극과 변형층의 손상 및 상기 포토레지스트 잔류물에 의한 화소의 스티킹 현상을 방지할 수 있는 박막형 광로 조절 장치의 제조 방법을 제공하는 데 있다.Accordingly, an object of the present invention is to shorten the manufacturing process by patterning the lower electrode and the support layer using one photoresist as an etching mask, and to prevent the filling of the photoresist by curing the photoresist, The present invention provides a method of manufacturing a thin film type optical path control apparatus capable of preventing damage to a strained layer and sticking of pixels due to the photoresist residue.

도 1은 본 출원인의 선행 출원에 기재된 박막형 광로 조절 장치의 단면도이다.1 is a cross-sectional view of a thin film type optical path adjusting device described in the applicant's prior application.

도 2a 내지 도 2d는 도 1에 도시한 장치의 제조 공정도이다.2A to 2D are manufacturing process diagrams of the apparatus shown in FIG. 1.

도 3은 본 발명에 따른 박막형 광로 조절 장치의 평면도이다.3 is a plan view of a thin film type optical path control apparatus according to the present invention.

도 4는 도 3에 도시한 장치를 E­E′선으로 자른 단면도이다.4 is a cross-sectional view of the device shown in FIG. 3 taken along line E′E ′.

도 5a 내지 도 5c는 도 4에 도시한 장치의 제조 공정도이다.5A to 5C are manufacturing process diagrams of the apparatus shown in FIG. 4.

*도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

100 : 액티브 매트릭스 102 : 드레인 패드100: active matrix 102: drain pad

104 : 보호층 106 : 식각 방지층104: protective layer 106: etch stop layer

112 : 지지층 114 : 하부 전극112: support layer 114: lower electrode

116 : 변형층 118 : 상부 전극116 strain layer 118 upper electrode

120 : 스트라이프 122 : 비어 홀120: stripe 122: beer hall

124 : 비어 컨택 130 : 액츄에이터124: beer contact 130: actuator

140 : 제3 포토레지스트140: third photoresist

상술한 목적을 달성하기 위하여 본 발명은, 내부에 M×N(M, N은 정수) 개의 트랜지스터가 내장되고 일측 상부에 드레인 패드가 형성된 액티브 매트릭스를 제공하는 단계와 상기 액티브 매트릭스의 상부에 액츄에이터를 형성하는 단계를 포함하는 박막형 광로 조절 장치의 제조 방법을 제공한다. 상기 액츄에이터를 형성하는 단계는, ⅰ) 상기 액티브 매트릭스의 상부에 제1 층, 하부 전극층, 제2 층 및 상부 전극층을 형성하는 단계, ⅱ) 상기 상부 전극층의 상부에 제1 포토레지스트를 도포한 후, 상기 상부 전극층을 상부 전극으로 패터닝하는 단계, ⅲ) 상기 상부 전극 및 상기 제2 층의 상부에 제2 포토레지스트를 도포한 후, 상기 제2 층을 변형층으로 패터닝하는 단계, ⅳ) 상기 상부 전극, 상기 변형층 및 상기 하부 전극층의 상부에 제3 포토레지스트를 도포한 후, 상기 제3 포토레지스트를 식각 마스크로 사용하여 상기 하부 전극층을 하부 전극으로 패터닝하는 단계 및 ⅴ) 상기 제3 포토레지스트를 경화(hardening)시키는 단계를 포함한다.In order to achieve the above object, the present invention provides an active matrix in which M × N (M, N is an integer) transistors are formed inside and a drain pad is formed on one side, and an actuator is provided on the active matrix. It provides a method for manufacturing a thin film type optical path control device comprising the step of forming. The forming of the actuator may include: i) forming a first layer, a lower electrode layer, a second layer and an upper electrode layer on the active matrix; ii) applying a first photoresist on the upper electrode layer. Patterning the upper electrode layer with an upper electrode, iii) applying a second photoresist on top of the upper electrode and the second layer, and then patterning the second layer with a strained layer, iii) the top After applying a third photoresist on the electrode, the deforming layer, and the lower electrode layer, patterning the lower electrode layer to the lower electrode using the third photoresist as an etching mask; and iii) the third photoresist. Hardening.

본 발명에 따른 박막형 광로 조절 장치의 제조 방법에 의하면, 하부 전극 상에 포토레지스트를 도포하고 하부 전극을 패터닝한 후, 상기 포토레지스트를 아르곤 플라즈마를 사용하여 경화시키고 상기 경화된 포토레지스트를 식각 마스크로 사용하여 지지층을 형성하며, 상기 경화된 포토레지스트를 액츄에이터 보호층으로 사용하여 희생층을 플루오르화 수소 증기를 사용하여 식각할 때, 포토레지스트가 필링되어 상부 전극 및 변형층이 플루오르화 수소에 의하여 손상을 입는 것을 방지할 수 있다. 또한, 잔류하는 포토레지스트에 의하여 화소의 스티킹 현상이 발생하는 것을 방지할 수 있으며, 하부 전극과 지지층을 하나의 마스크를 계속 사용하여 패터닝함으로써 제조 공정을 단축할 수 있다.According to the manufacturing method of the thin film type optical path control apparatus according to the present invention, after applying the photoresist on the lower electrode and patterning the lower electrode, the photoresist is cured using argon plasma and the cured photoresist as an etching mask When the sacrificial layer is etched using hydrogen fluoride vapor using the cured photoresist as an actuator protective layer, the photoresist is peeled to damage the top electrode and strain layer by hydrogen fluoride. It can prevent wearing. In addition, the sticking phenomenon of the pixel can be prevented from occurring due to the remaining photoresist, and the manufacturing process can be shortened by continuously patterning the lower electrode and the support layer using one mask.

이하 첨부한 도면을 참조하여 본 발명의 일 실시예에 따른 박막형 광로 조절 장치의 제조 방법을 상세하게 설명한다.Hereinafter, a method of manufacturing a thin film type optical path control device according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 따른 박막형 광로 조절 장치의 평면도를 도시한 것이며, 도 4는 도 3에 도시한 장치를 E­E′선으로 자른 단면도를 도시한 것이다.3 is a plan view showing a thin film type optical path adjusting device according to the present invention, and FIG. 4 is a cross-sectional view taken along line E′E ′ of the device shown in FIG. 3.

도 3 및 도 4를 참조하면, 본 발명에 따른 박막형 광로 조절 장치는 M×N(M, N은 정수) 개의 MOS 트랜지스터(도시되지 않음)가 내장된 액티브 매트릭스(100)와 액티브 매트릭스(100)의 상부에 형성된 액츄에이터(130)를 포함한다.3 and 4, the thin film type optical path adjusting device according to the present invention includes an active matrix 100 and an active matrix 100 in which M × N (M and N are integers) MOS transistors (not shown) are embedded. It includes an actuator 130 formed on the top.

상기 액티브 매트릭스(100)는, 상기 트랜지스터의 드레인 영역으로부터 연장되는 드레인 패드(102), 상기 액티브 매트릭스(100) 및 드레인 패드(102)의 상부에 형성된 보호층(104), 그리고 보호층(104)의 상부에 형성된 식각 방지층(106)을 포함한다.The active matrix 100 includes a drain pad 102 extending from the drain region of the transistor, a protective layer 104 formed on the active matrix 100 and the drain pad 102, and a protective layer 104. It includes an etch stop layer 106 formed on the top.

상기 액츄에이터(130)는, 상기 식각 방지층(106) 중 아래에 드레인 패드(102)가 형성된 부분에 그 일측이 접촉되며 타측이 에어 갭(110)을 개재하여 상기 식각 방지층(106)과 평행하게 형성된 단면을 갖는 지지층(112), 지지층(112)의 상부에 형성된 하부 전극(114), 하부 전극(114)의 상부에 형성된 변형층(116), 변형층(116)의 상부에 형성된 상부 전극(118), 그리고 변형층(116)의 일측으로부터 변형층(116), 하부 전극(114), 지지층(112), 식각 방지층(106), 및 보호층(104)을 통하여 상기 드레인 패드(102)까지 수직하게 형성된 비어 홀(122) 내에 상기 하부 전극(114)과 드레인 패드(102)가 전기적으로 연결되도록 형성된 비어 컨택(124)을 포함한다. 상기 상부 전극(118)의 일측에는 상부 전극(118)을 균일하게 동작시켜 광원으로부터 입사되는 빛이 난반사 되는 것을 방지하는 스트라이프(120)가 형성된다.The actuator 130 has one side contacting a portion of the etch stop layer 106 in which the drain pad 102 is formed, and the other side is formed in parallel with the etch stop layer 106 via the air gap 110. The support layer 112 having a cross section, the lower electrode 114 formed on the support layer 112, the strain layer 116 formed on the lower electrode 114, and the upper electrode 118 formed on the strain layer 116. And from one side of the strained layer 116 to the drain pad 102 through the strained layer 116, the lower electrode 114, the support layer 112, the etch stop layer 106, and the protective layer 104. The via contact 122 includes a via contact 124 formed to electrically connect the lower electrode 114 and the drain pad 102 to each other. A stripe 120 is formed at one side of the upper electrode 118 to uniformly operate the upper electrode 118 to prevent diffuse reflection of light incident from the light source.

또한, 상기 지지층(112)의 평면의 일측은 그 중앙부에 사각형 형상의 오목한 부분을 가지며, 이러한 사각형 형상의 오목한 부분이 양쪽 가장자리로 갈수록 계단형으로 넓어지는 형상을 가진다. 상기 지지층(112)의 평면의 타측은 인접한 액츄에이터의 지지층의 계단형으로 넓어지는 오목한 부분에 대응하도록 계단형으로 좁아지는 돌출부를 갖는다. 따라서, 상기 지지층(112)의 돌출부는 인접한 액츄에이터의 지지층의 오목한 부분에 끼워지고, 상기 지지층(112)의 오목한 부분에 인접한 액츄에이터의 지지층의 돌출부가 끼워져서 형성된다. 상기 지지층(112)은 선행 출원에 기재된 박막형 광로 조절 장치 중 액츄에이터를 지지하는 멤브레인의 기능을 수행한다.In addition, one side of the plane of the support layer 112 has a rectangular concave portion at the center thereof, and the rectangular concave portion has a shape that widens stepwise toward both edges. The other side of the plane of the support layer 112 has a protrusion that narrows stepwise to correspond to the stepped concave portion of the support layer of the adjacent actuator. Therefore, the protrusion of the support layer 112 is formed by fitting into the concave portion of the support layer of the adjacent actuator, and the protrusion of the support layer of the actuator adjacent to the concave portion of the support layer 112 is formed. The support layer 112 performs the function of a membrane supporting the actuator of the thin film type optical path adjusting device described in the prior application.

이하 상술한 본 발명의 바람직한 실시예에 따른 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 상세하게 설명한다.Hereinafter, a method of manufacturing a thin film type optical path control apparatus according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 5a 내지 도 5c는 도 4에 도시한 장치의 제조 공정도를 도시한 것이다. 도 5a 내지 도 5c에 있어서, 도 4와 동일한 부재들에 대해서는 동일한 참조 번호를 사용한다.5A to 5C show a manufacturing process diagram of the apparatus shown in FIG. 4. In Figs. 5A to 5C, the same reference numerals are used for the same members as in Fig. 4.

도 5a를 참조하면, M×N 개의 트랜지스터(도시되지 않음)가 내장되고 일측 상부에 드레인 패드(102)가 형성된 액티브 매트릭스(100)의 상부에 인 실리케이트 유리(PSG)를 사용하여 보호층(104)을 적층한다. 보호층(104)은 화학 기상 증착(CVD) 방법을 이용하여 1.0∼2.0㎛ 정도의 두께를 가지도록 형성한다. 상기 보호층(104)은 후속하는 공정으로 인하여 상기 트랜지스터가 내장된 액티브 매트릭스(100)가 손상을 입는 것을 방지한다.Referring to FIG. 5A, a protective layer 104 is formed by using silicate glass (PSG) on an active matrix 100 having M × N transistors (not shown) and a drain pad 102 formed on one side thereof. )). The protective layer 104 is formed to have a thickness of about 1.0 to 2.0 µm using the chemical vapor deposition (CVD) method. The protective layer 104 prevents damage to the active matrix 100 in which the transistor is embedded due to a subsequent process.

상기 보호층(104)의 상부에는 질화물로 이루어진 식각 방지층(106)이 적층된다. 식각 방지층(106)은 저압 화학 기상 증착(LPCVD) 방법을 이용하여 1000∼2000Å 정도의 두께를 가지도록 형성한다. 식각 방지층(106)은 후속하는 식각 공정 동안 상기 보호층(104) 및 트랜지스터가 내장된 액티브 매트릭스(100) 등이 식각되는 것을 방지한다.An etch stop layer 106 made of nitride is stacked on the passivation layer 104. The etch stop layer 106 is formed to have a thickness of about 1000 to 2000 kPa using a low pressure chemical vapor deposition (LPCVD) method. The etch stop layer 106 may prevent the protective layer 104 and the active matrix 100 having the transistor embedded therein from being etched during the subsequent etching process.

식각 방지층(106)의 상부에는 희생층(108)이 적층된다. 희생층(108)은 액츄에이터(130)를 형성하기 위한 박막의 적층을 용이하게 하는 기능을 수행하며, 상기 액츄에이터(130)가 형성된 후에는 플루오르화 수소(HF) 증기에 의해서 제거된다. 상기 희생층(108)은 인(P)의 농도가 높은 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착(APCVD) 방법을 이용하여 2.0∼3.3㎛ 정도의 두께를 가지도록 형성한다. 이 경우, 희생층(108)은 트랜지스터가 내장된 액티브 매트릭스(100)의 상부를 덮고 있으므로 그 표면의 평탄도가 매우 불량하다. 따라서, 희생층(108)의 표면을 스핀 온 글래스(SOG)를 사용하는 방법 또는 CMP(Chemical Mechanical Polishing) 방법을 이용하여 평탄화시킨다. 이어서, 희생층(108) 중 아래에 드레인 패드(102)가 형성되어 있는 부분을 식각하여 상기 식각 방지층(106)의 일부를 노출시킴으로써 액츄에이터(130)의 지지부가 형성될 위치를 만든다.The sacrificial layer 108 is stacked on the etch stop layer 106. The sacrificial layer 108 serves to facilitate stacking of the thin film for forming the actuator 130, and is removed by hydrogen fluoride (HF) vapor after the actuator 130 is formed. The sacrificial layer 108 is formed of phosphorus silicate glass (PSG) having a high concentration of phosphorus (PG) to have a thickness of about 2.0 to 3.2 μm using an atmospheric chemical vapor deposition (APCVD) method. In this case, since the sacrificial layer 108 covers the upper portion of the active matrix 100 in which the transistor is embedded, the flatness of the surface thereof is very poor. Therefore, the surface of the sacrificial layer 108 is planarized using a spin on glass (SOG) method or a chemical mechanical polishing (CMP) method. Subsequently, a portion of the sacrificial layer 108 in which the drain pad 102 is formed is etched to expose a portion of the etch stop layer 106 to form a position where the support portion of the actuator 130 is to be formed.

도 5b를 참조하면, 제1 층(111)은 상기 노출된 식각 방지층(106)의 상부 및 희생층(108)의 상부에 적층된다. 제1 층(111)은 질화물 또는 금속 등의 경질의 물질을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 0.1∼1.0㎛ 정도의 두께를 갖도록 형성된다. 이 때, 저압의 반응 용기 내에서 반응 가스의 비(ratio)를 변화시키면서 제1 층(111)을 형성하여 제1 층(111) 내의 스트레스를 조절한다. 제1 층(111)은 후에 소정의 화소 형상을 갖는 지지층(112)으로 패터닝된다.Referring to FIG. 5B, the first layer 111 is stacked on top of the exposed etch stop layer 106 and on top of the sacrificial layer 108. The first layer 111 is formed to have a thickness of about 0.1 to 1.0 탆 using a low pressure chemical vapor deposition (LPCVD) method for a hard material such as nitride or metal. At this time, the first layer 111 is formed while changing the ratio of the reaction gas in the low pressure reaction vessel to control the stress in the first layer 111. The first layer 111 is later patterned into a support layer 112 having a predetermined pixel shape.

상기 제1 층(111)의 상부에는 백금, 탄탈륨 또는 백금-탄탈륨 등의 전기 전도성을 갖는 금속을 사용하여 하부 전극층(113)을 적층한다. 하부 전극층(113)은 스퍼터링 방법 또는 화학 기상 증착 방법을 이용하여 0.1∼1.0㎛ 정도의 두께를 가지도록 형성한다. 이어서, 하부 전극층(113)을 각각의 화소별로 분리하기 위하여 하부 전극층(113)을 Iso-Cutting한다. 상기 하부 전극층(113)은 후에 하부 전극(114)으로 패터닝되며, 하부 전극(114)에는 외부로부터 인가된 제1 신호(화상 신호)가 액티브 매트릭스(100)에 내장된 트랜지스터, 드레인 패드(102), 그리고 비어 컨택(124)을 통하여 인가된다.The lower electrode layer 113 is stacked on the first layer 111 by using a metal having electrical conductivity such as platinum, tantalum, or platinum-tantalum. The lower electrode layer 113 is formed to have a thickness of about 0.01 to 1.0 µm using a sputtering method or a chemical vapor deposition method. Subsequently, the lower electrode layer 113 is iso-cutted to separate the lower electrode layer 113 for each pixel. The lower electrode layer 113 is later patterned into the lower electrode 114, and the lower electrode 114 includes a transistor and a drain pad 102 in which a first signal (image signal) applied from the outside is embedded in the active matrix 100. And via via contact 124.

상기 하부 전극층(113)의 상부에는 PZT 또는 PLZT 등의 압전 물질을 사용하여 제2 층(115)을 적층한다. 제2 층(115)은 졸-겔법, 스퍼터링 방법, 또는 화학 기상 증착(CVD) 방법을 이용하여 0.1∼1.0㎛ 정도의 두께, 바람직하게는 졸-겔법을 사용하여 0.4㎛ 정도의 두께를 가지도록 형성한 후, 제2 층(115)을 구성하는 압전 물질을 급속 열처리(RTA) 방법으로 열처리하여 상변이시킨 후 분극시킨다. 제2 층(115)은 후에 변형층(116)으로 패터닝되며, 변형층(116)은 상부 전극(118)과 하부 전극(114) 사이에 발생하는 전기장에 의하여 변형을 일으킨다.The second layer 115 is stacked on the lower electrode layer 113 by using a piezoelectric material such as PZT or PLZT. The second layer 115 may have a thickness of about 0.1-1 .0 µm using a sol-gel method, a sputtering method, or a chemical vapor deposition (CVD) method, and preferably 0.4 µm using a sol-gel method. After forming to have a thickness of about the degree, the piezoelectric material constituting the second layer 115 is heat-treated by rapid heat treatment (RTA) to phase change and then polarize. The second layer 115 is later patterned into the strained layer 116, which is strained by an electric field generated between the upper electrode 118 and the lower electrode 114.

상부 전극층은 제2 층(115)의 상부에 적층된다. 상부 전극층은 알루미늄, 은 또는 백금 등의 전기 전도성 및 반사성을 갖는 금속을 스퍼터링 방법 또는 화학 기상 증착 방법을 이용하여 0.1∼1.0㎛ 정도의 두께를 가지도록 형성한다. 이어서, 상부 전극층의 상부에 제1 포토레지스트(도시되지 않음)를 도포한 후, 상기 제1 포토레지스트를 식각 마스크로 사용하여 상부 전극층을 소정의 화소 형상을 갖는 상부 전극(118)으로 패터닝하고 상기 제1 포토레지스트를 식각하여 제거한다. 이 때, 상부 전극(118)의 일측에는 액츄에이터(130)가 변형을 일으킬 때 상부 전극(118)을 균일하게 동작하게 하여 광원으로부터 입사되는 광이 난반사되는 것을 방지하는 스트라이프(120)가 형성된다. 상부 전극(118)에는 외부로부터 공통 전극선(도시되지 않음)을 통하여 제2 신호(화상 신호)가 인가되어 하부 전극(114)과 상부 전극(118) 사이에 전위차에 따른 전기장이 발생하게 된다.The upper electrode layer is stacked on top of the second layer 115. The upper electrode layer is formed of a metal having electrical conductivity and reflectivity, such as aluminum, silver, or platinum, to have a thickness of about 0.01 to 1.0 탆 using a sputtering method or a chemical vapor deposition method. Subsequently, after applying a first photoresist (not shown) on the upper electrode layer, the upper electrode layer is patterned into an upper electrode 118 having a predetermined pixel shape by using the first photoresist as an etching mask, and The first photoresist is etched away. In this case, a stripe 120 is formed at one side of the upper electrode 118 to uniformly operate the upper electrode 118 when the actuator 130 causes deformation, thereby preventing diffuse reflection of light incident from the light source. The second signal (image signal) is applied to the upper electrode 118 through a common electrode line (not shown) from the outside to generate an electric field according to the potential difference between the lower electrode 114 and the upper electrode 118.

도 5c를 참조하면, 상기 제2 층(115) 및 상부 전극(118)의 상부에 제2 포토레지스트(도시되지 않음)를 도포한 후, 상기 제2 포토레지스트를 식각 마스크로 사용하여 제2 층(115)을 소정의 화소 형상을 갖는 변형층(116)으로 패터닝하고 상기 제2 포토레지스트를 제거한다. 이 경우, 상기 변형층(116)은 상부 전극(118)보다 약간 넓은 면적을 가진다. 이어서, 상기 하부 전극층(114), 변형층(116) 및 상부 전극(118)의 상부에 제3 포토레지스트(140)를 1.5∼2.5㎛ 정도의 두께로 도포한 후, 이를 식각 마스크로 사용하여 하부 전극층(113)을 소정의 화소 형상을 갖는 하부 전극(114)으로 패터닝한다. 하부 전극(114)은 변형층(116)보다 약간 넓은 면적을 갖게 패터닝된다. 그리고, 변형층(116)의 일측으로부터 드레인 패드(102)의 상부까지 변형층(116), 하부 전극(114), 제1 층(111), 식각 방지층(106) 및 보호층(104)을 차례로 식각하여 상기 변형층(116)으로부터 드레인 패드(102)의 상부까지 비어 홀(122)을 형성한다. 계속하여, 텅스텐, 백금, 또는 티타늄 등의 금속을 스퍼터링 방법을 이용하여 증착시켜 상기 드레인 패드(102)와 하부 전극(114)이 전기적으로 연결되도록 비어 컨택(124)을 형성한다. 따라서, 비어 컨택(124)은 상기 비어 홀(122) 내에서 상기 하부 전극(114)으로부터 드레인 패드(102)의 상부까지 수직하게 형성된다. 그러므로, 외부로부터 인가된 제1 신호는 액티브 매트릭스(100)에 내장된 트랜지스터, 드레인 패드(102) 및 비어 컨택(124)을 통하여 하부 전극(114)에 인가된다.Referring to FIG. 5C, after applying a second photoresist (not shown) on the second layer 115 and the upper electrode 118, the second layer is formed by using the second photoresist as an etching mask. The pattern 115 is patterned into a strained layer 116 having a predetermined pixel shape and the second photoresist is removed. In this case, the strained layer 116 has a slightly larger area than the upper electrode 118. Subsequently, the third photoresist 140 is coated on the lower electrode layer 114, the deformation layer 116, and the upper electrode 118 to a thickness of about 1.5 μm to about 2.5 μm, and then, an etch mask. The lower electrode layer 113 is patterned into a lower electrode 114 having a predetermined pixel shape by using the. The lower electrode 114 is patterned to have a slightly larger area than the strained layer 116. The strained layer 116, the lower electrode 114, the first layer 111, the etch stop layer 106, and the protective layer 104 are sequentially formed from one side of the strained layer 116 to the top of the drain pad 102. The via hole 122 is formed from the strained layer 116 to the upper portion of the drain pad 102 by etching. Subsequently, a metal such as tungsten, platinum, or titanium is deposited using a sputtering method to form the via contact 124 to electrically connect the drain pad 102 and the lower electrode 114. Thus, the via contact 124 is formed vertically from the lower electrode 114 to the top of the drain pad 102 in the via hole 122. Therefore, the first signal applied from the outside is applied to the lower electrode 114 through the transistor, the drain pad 102 and the via contact 124 embedded in the active matrix 100.

계속하여, 상기 제3 포토레지스트(140)를 아르곤(Ar) 플라즈마(plasma)를 사용하여 경화(hardening)시킨다. 이와 같이 제3 포토레지스트(140)를 아르곤 플라즈마 처리를 하면, 제3 포토레지스트(140)의 경도를 증가시킬 수 있을 뿐만 아니라 제3 포토레지스트(140)와 그 하부의 상부 전극(118) 사이의 접착성을 향상시킬 수 있다. 또한, 상기와 같이 경화된 제3 포토레지스트(140)는 플루오르화 수소에 대한 식각 저항성이 증가되어 희생층(108)을 제거할 때, 플루오르화 수소에 의하여 제3 포토레지스트(140)가 필링되는 정도가 현저히 감소한다. 따라서, 희생층(108) 제거 시 플루오르화 수소 증기에 의한 상부 전극 및 변형층의 손상을 방지할 수 있다.Subsequently, the third photoresist 140 is hardened using an argon (Ar) plasma. As described above, when the third photoresist 140 is subjected to argon plasma treatment, not only the hardness of the third photoresist 140 may be increased but also between the third photoresist 140 and the lower upper electrode 118. Adhesion can be improved. In addition, when the third photoresist 140 cured as described above is etched with respect to hydrogen fluoride to remove the sacrificial layer 108, the third photoresist 140 is filled with hydrogen fluoride. The degree is significantly reduced. Therefore, when the sacrificial layer 108 is removed, damage to the upper electrode and the strained layer due to hydrogen fluoride vapor can be prevented.

이어서, 크롬, 구리, 또는 금 등의 금속을 스퍼터링 방법 또는 증착 방법을 이용하여 액티브 매트릭스(100)의 하단에 증착시켜 오믹 컨택(ohmic contact)(도시되지 않음)을 형성한다. 계속하여, 상부 전극(118)에 제2 신호를 인가하는 동시에 하부 전극(114)에 제1 신호를 인가하기 위한 TCP 본딩을 대비하여 액티브 매트릭스(100)를 다이싱한다. 이 때, 후속되는 공정을 위하여 액티브 매트릭스(100)를 소정의 깊이, 바람직하게는 약 200㎛ 정도의 깊이까지 자른다.Subsequently, a metal such as chromium, copper, or gold is deposited at the bottom of the active matrix 100 using a sputtering method or a deposition method to form an ohmic contact (not shown). Subsequently, the active matrix 100 is diced in preparation for TCP bonding for applying the second signal to the upper electrode 118 and simultaneously applying the first signal to the lower electrode 114. At this time, the active matrix 100 is cut to a predetermined depth, preferably about 200 μm, for subsequent processing.

그리고, 상기와 같이 아르곤 플라즈마를 사용하여 경화시킨 제3 포토레지스트(140)를 식각 마스크로 사용하여 액티브 매트릭스(100) 상의 AMA 패널 패드(도시되지 않음)를 노출시키고, 제1 층(111)을 소정의 화소 형상을 갖는 지지층(112)으로 패터닝한다. 이 경우, 지지층(112)은 하부 전극(114)보다 약간 넓은 면적을 가진다. 계속하여, 남아 있는 상기 제3 포토레지스트(140)를 액츄에이터(130) 보호층으로 이용하여 희생층(108)을 플루오르화 수소(HF) 증기를 사용하여 식각하여 에어 갭(110)을 형성하고 상기 제3 포토레지스트(140)를 제거함으로써 M×N 개의 액츄에이터(130)를 완성한다. 본 발명에서는, 제3 포토레지스트(140)를 식각 마스크로 사용하여 하부 전극층(113)을 하부 전극(114)으로 패터닝하고, 상기 제3 포토레지스트(140)를 경화시킨 후, 이를 다시 식각 마스크로 사용하여 제 1층(111)을 지지층(112)으로 패터닝함으로써 소자의 제조 공정을 단축할 수 있다. 상술한 바와 같이 박막형 AMA 소자가 형성된 액티브 매트릭스(100)를 사각형의 형상으로 완전히 잘라 낸 후, AMA 패널의 패드와 TCP의 패드(도시되지 않음)를 ACF(도시되지 않음)를 사용하여 연결함으로써, 도 4에 도시한 바와 같은 박막형 AMA 모듈의 제조를 완성한다.The AMA panel pad (not shown) on the active matrix 100 is exposed using the third photoresist 140 cured using an argon plasma as an etching mask as described above, and the first layer 111 is exposed. Patterning is performed on the support layer 112 having a predetermined pixel shape. In this case, the support layer 112 has a slightly larger area than the lower electrode 114. Subsequently, using the remaining third photoresist 140 as the protective layer of the actuator 130, the sacrificial layer 108 is etched using hydrogen fluoride (HF) vapor to form an air gap 110 and The M × N actuators 130 are completed by removing the third photoresist 140. In the present invention, the lower electrode layer 113 is patterned using the third photoresist 140 as an etching mask, the lower electrode 114 is cured, and the third photoresist 140 is cured. By using the patterned first layer 111 to the support layer 112, the manufacturing process of the device can be shortened. As described above, after the active matrix 100 having the thin film AMA element is completely cut out into a rectangular shape, the pad of the AMA panel and the pad of TCP (not shown) are connected by using an ACF (not shown). The manufacture of the thin film type AMA module as shown in FIG. 4 is completed.

상술한 본 발명에 따른 박막형 광로 조절 장치에 있어서, 상부 전극(118)에는 TCP의 패드, AMA 패널 패드 및 공통 전극선을 통하여 제2 신호(바이어스 신호)가 인가된다. 동시에 TCP의 패드 및 AMA 패널 패드를 통하여 전달된 제1 신호(화상 신호)는 상기 액티브 매트릭스(100)에 내장된 트랜지스터, 드레인 패드(102) 및 비어 컨택(124)을 통하여 하부 전극(114)에 인가된다. 따라서, 상부 전극(118)과 하부 전극(114) 사이에 전위차에 따른 전기장이 발생하며, 이러한 전기장에 의하여 상부 전극(118)과 하부 전극(114) 사이의 변형층(116)이 변형을 일으킨다. 변형층(116)은 상기 전기장에 대하여 직교하는 방향으로 수축하며, 따라서 변형층(116)을 포함하는 액츄에이터(130)는 소정의 각도를 가지고 상방으로 휘어진다. 광을 반사하는 거울의 기능도 수행하는 상부 전극(118)은 액츄에이터(130)의 상부에 형성되어 있으므로 액츄에이터(130)와 함께 경사진다. 이에 따라서, 상부 전극(118)은 광원으로부터 입사되는 광을 소정의 각도로 반사하며, 반사된 광은 슬릿을 통과하여 스크린에 화상을 맺게 된다.In the above-described thin film type optical path control device according to the present invention, a second signal (bias signal) is applied to the upper electrode 118 through a TCP pad, an AMA panel pad, and a common electrode line. At the same time, the first signal (image signal) transmitted through the pad of the TCP and the AMA panel pad is transferred to the lower electrode 114 through the transistor, the drain pad 102 and the via contact 124 embedded in the active matrix 100. Is approved. Thus, an electric field is generated between the upper electrode 118 and the lower electrode 114 according to a potential difference, and the deformation layer 116 between the upper electrode 118 and the lower electrode 114 causes deformation by the electric field. The strained layer 116 contracts in a direction orthogonal to the electric field, and thus the actuator 130 including the strained layer 116 is bent upward at a predetermined angle. The upper electrode 118, which also functions as a mirror that reflects light, is formed on the actuator 130 and is inclined together with the actuator 130. Accordingly, the upper electrode 118 reflects the light incident from the light source at a predetermined angle, and the reflected light passes through the slit to form an image on the screen.

본 발명에 따른 박막형 광로 조절 장치의 제조 방법에 의하면, 하부 전극 상에 포토레지스트를 도포하고 하부 전극을 패터닝한 후, 상기 포토레지스트를 아르곤 플라즈마를 사용하여 경화시키고 상기 경화된 포토레지스트를 식각 마스크로 사용하여 지지층을 형성하며, 상기 경화된 포토레지스트를 액츄에이터 보호층으로 사용하여 희생층을 플루오르화 수소 증기를 사용하여 식각할 때, 포토레지스트가 필링되어 상부 전극 및 변형층이 플루오르화 수소에 의하여 손상을 입는 것을 방지할 수 있다. 또한, 잔류하는 포토레지스트에 의하여 화소의 스티킹 현상이 발생하는 것을 방지할 수 있으며, 하부 전극과 지지층을 하나의 마스크를 계속 사용하여 패터닝함으로써 소자의 제조 공정을 단축할 수 있다.According to the manufacturing method of the thin film type optical path control apparatus according to the present invention, after applying the photoresist on the lower electrode and patterning the lower electrode, the photoresist is cured using argon plasma and the cured photoresist as an etching mask When the sacrificial layer is etched using hydrogen fluoride vapor using the cured photoresist as an actuator protective layer, the photoresist is peeled to damage the top electrode and strain layer by hydrogen fluoride. It can prevent wearing. In addition, sticking of pixels may be prevented from occurring due to the remaining photoresist, and the lower electrode and the support layer may be patterned by using a single mask to shorten the manufacturing process of the device.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below I can understand that you can.

Claims (4)

내부에 M×N(M, N은 정수) 개의 트랜지스터가 내장되고 일측 상부에 드레인 패드가 형성된 액티브 매트릭스를 제공하는 단계; 그리고Providing an active matrix having M × N (M, N is an integer) transistors formed therein and a drain pad formed on one side thereof; And ⅰ) 상기 액티브 매트릭스의 상부에 제1 층, 하부 전극층, 제2 층 및 상부 전극층을 형성하는 단계, ⅱ) 상기 상부 전극층의 상부에 제1 포토레지스트를 도포한 후, 상기 상부 전극층을 상부 전극으로 패터닝하는 단계, ⅲ) 상기 상부 전극 및 상기 제2 층의 상부에 제2 포토레지스트를 도포한 후, 상기 제2 층을 변형층으로 패터닝하는 단계, ⅳ) 상기 상부 전극, 상기 변형층 및 상기 하부 전극층의 상부에 제3 포토레지스트를 도포한 후, 상기 제3 포토레지스트를 식각 마스크로 사용하여 상기 하부 전극층을 하부 전극으로 패터닝하는 단계 및 ⅴ) 상기 제3 포토레지스트를 경화(hardening)시키는 단계를 갖는 액츄에이터를 형성하는 단계를 포함하는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.Iii) forming a first layer, a lower electrode layer, a second layer and an upper electrode layer on top of the active matrix, ii) applying a first photoresist on top of the upper electrode layer, and then applying the upper electrode layer to the upper electrode. Patterning, iii) applying a second photoresist on top of said upper electrode and said second layer, and then patterning said second layer into a strained layer, iii) said upper electrode, said strained layer and said bottom After applying a third photoresist on the electrode layer, patterning the lower electrode layer to the lower electrode using the third photoresist as an etch mask, and iii) hardening the third photoresist. And forming an actuator having the thin film type optical path control device. 제1항에 있어서, 상기 제3 포토레지스트를 경화시키는 단계는, 아르곤(Ar) 플라즈마(plasma)를 사용하여 수행되는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.The method of claim 1, wherein the curing of the third photoresist is performed by using an argon (Ar) plasma. 제1항에 있어서, 상기 액츄에이터를 형성하는 단계는, 상기 경화된 제3 포토레지스트를 식각 마스크로 사용하여 상기 제1 층을 지지층으로 패터닝하는 단계를 더 포함하는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.The apparatus of claim 1, wherein the forming of the actuator further comprises patterning the first layer as a support layer using the cured third photoresist as an etch mask. Manufacturing method. 제1항에 있어서, 상기 제1 층을 형성하는 단계는, 상기 액티브 매트릭스의 상부에 희생층을 형성한 후 상기 희생층 중 아래에 상기 드레인 패드가 형성된 부분을 식각하는 단계 후에 수행되며, 상기 액츄에이터를 형성하는 단계는 상기 경화된 제3 포토레지스트를 상기 액츄에이터를 보호하는 보호층으로 사용하여 상기 희생층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.The actuator of claim 1, wherein the forming of the first layer is performed after the forming of the sacrificial layer on the active matrix and etching the portion of the sacrificial layer where the drain pad is formed. Forming the method further comprises the step of removing the sacrificial layer using the cured third photoresist as a protective layer for protecting the actuator.
KR1019970025927A 1997-06-19 1997-06-19 Manufacturing method of thin film type optical path control device KR19990002350A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970025927A KR19990002350A (en) 1997-06-19 1997-06-19 Manufacturing method of thin film type optical path control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970025927A KR19990002350A (en) 1997-06-19 1997-06-19 Manufacturing method of thin film type optical path control device

Publications (1)

Publication Number Publication Date
KR19990002350A true KR19990002350A (en) 1999-01-15

Family

ID=65986708

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970025927A KR19990002350A (en) 1997-06-19 1997-06-19 Manufacturing method of thin film type optical path control device

Country Status (1)

Country Link
KR (1) KR19990002350A (en)

Similar Documents

Publication Publication Date Title
KR19990004774A (en) Manufacturing method of thin film type optical path control device
KR100251098B1 (en) Thin film actuated mirror array and manufacturing method of the same
KR19990002350A (en) Manufacturing method of thin film type optical path control device
KR100237341B1 (en) Thin film actuated mirror array and its manufacturing method
KR100251114B1 (en) Manufacturing method of ama
KR100251110B1 (en) Manufacturing method of ama
KR100256870B1 (en) Method for manufacturing thin flim actuated mirror array
KR100248488B1 (en) Method of manufacturing tma
KR100271002B1 (en) Method for manufacturing thin flim actuatred mirror array
KR100248989B1 (en) Tma and manufacturing method
KR100256875B1 (en) Method for manufacturing thin flim actuated mirror array
KR100256869B1 (en) Method for manufacturing thin flim actuated mirror array
KR100248995B1 (en) Tma and manufacturing method thereof
KR100251101B1 (en) Thin film actuated mirror array and manufacturing method of the same
KR19990019079A (en) Manufacturing method of thin film type optical path control device
KR19990004772A (en) Manufacturing method of thin film type optical path control device
KR19990019073A (en) Manufacturing method of thin film type optical path control device
KR19990002354A (en) Manufacturing method of thin film type optical path control device
KR19990002353A (en) Manufacturing method of thin film type optical path control device which can prevent sticking of actuator
KR19990019069A (en) Thin film type optical path control device and its manufacturing method
KR19990019075A (en) Manufacturing method of thin film type optical path control device
KR19990004775A (en) Manufacturing method of thin film type optical path control device
KR19990019072A (en) Manufacturing method of thin film type optical path control device
KR19990004769A (en) Thin-film optical path that can prevent the initial tilt of the actuator
KR19990002351A (en) Thin film type optical path control device and its manufacturing method

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid