KR19990002125A - 웨이퍼 잉킹시 잉커 제어 방법 - Google Patents

웨이퍼 잉킹시 잉커 제어 방법 Download PDF

Info

Publication number
KR19990002125A
KR19990002125A KR1019970025666A KR19970025666A KR19990002125A KR 19990002125 A KR19990002125 A KR 19990002125A KR 1019970025666 A KR1019970025666 A KR 1019970025666A KR 19970025666 A KR19970025666 A KR 19970025666A KR 19990002125 A KR19990002125 A KR 19990002125A
Authority
KR
South Korea
Prior art keywords
wafer
inking
inker
edge region
chip
Prior art date
Application number
KR1019970025666A
Other languages
English (en)
Other versions
KR100247153B1 (ko
Inventor
이호식
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970025666A priority Critical patent/KR100247153B1/ko
Publication of KR19990002125A publication Critical patent/KR19990002125A/ko
Application granted granted Critical
Publication of KR100247153B1 publication Critical patent/KR100247153B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67282Marking devices
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 웨이퍼 잉킹 시스템에 관한 것으로서, 특히 복수개의 잉커를 사용하여 웨이퍼의 에지영역에 있는 배드-칩을 잉킹할 때, 웨이퍼 에지 영역에 있는 소정의 칩에 잉킹포인트를 갖는 잉커만 선택적으로 작동시키므로써 웨이퍼 잉킹시 잉킹 에러를 대폭 감소시켰고, 복수개의 잉커를 선택적으로 최대한 사용함으로써 잉킹 시간을 단축시킨 웨이퍼 잉킹시 잉커 제어 방법에 관한 것이다.

Description

웨이퍼 잉킹시 잉커 제어 방법
본 발명은 웨이퍼 잉킹 시스템에 관한 것으로서, 특히 셋팅된 복수개의 잉커로 웨이퍼의 불량 칩을 잉킹할 때 소정 잉커의 잉킹을 제어하는 웨이퍼 잉킹시 잉커 제어 방법에 관한 것이다.
일반적으로, 웨이퍼에 패턴을 형성시킨 후 상기 웨이퍼를 구성하고 있는 칩(chip)의 양·불량을 검사하는 데, 웨이퍼의 패턴이 트랜지스터나 다이오드 등의 능동소자나 수동소자로 형성되었을 때 웨이퍼 각 칩의 전기적 특성검사를 의미하는 EDS(Electrical Die Sorting) 공정으로 모든 칩을 일일이 검사할 경우에는 상당히 많은 시간이 소요된다.
최근, 웨이퍼에 패턴을 형성하는 반도체 공정기술의 발전으로 웨이퍼당 수율(Yield)이 급격히 향상되고 있고, 웨이퍼 중 불량 칩의 대부분이 웨이퍼의 에지 부분에서 발생되고 있는 것이다.
따라서, 능동소자 또는 수동소자의 패턴이 형성된 웨이퍼의 검사 시스템에서 웨이퍼의 모든 칩을 검사하는 동작을 수행하지 않고, 웨이퍼의 에지 부분에 있는 칩을 불량으로써 처리하는 잉킹(Inking) 동작을 수행하고 있다.
도 1 은 일반적인 웨이퍼 잉킹 시스템을 나타낸 도면으로서, 웨이퍼(10)와, XY로봇(12)과, 잉커(14)와, 잉커지지부재(16)와, 웨이퍼 맵 메모리(18), 및 시스템제어부(20)를 포함한다.
한편, 상기 웨이퍼(10)는 능동소자 또는 수동소자의 패턴이 형성된 복수개의 칩으로 구성되어 있고, 또한 XY로봇(12)은 소정의 제어신호에 따라 상기 웨이퍼(10)를 평면 이동시키도록 구성되어 있고, 또한 잉커(14)는 소정의 제어신호에 따라 상기 웨이퍼(10)의 소정 칩에 잉킹을 하도록 구성되어 있고, 또한 잉커지지부재(16)는 상기 잉커(14)를 임의적으로 설치할 수 있도록 구성되어 있고, 또한 웨이퍼 맵 메모리(18)는 웨이퍼(10)의 매트릭스에 해당되는 소정의 데이터를 저장하도록 구성되어 있고, 또한 시스템제어부(20)는 사용자 프로그램 및 웨이퍼 맵 메모리(18)의 데이터에 따라 상기 XY로봇(12)의 이동 및 소정 잉커(14)의 잉킹을 제어하도록 구성되어 있다.
즉, 웨이퍼(10)가 XY로봇(12)에 올려져 잉킹시스템에 장착되면, 시스템제어부(20)는 웨이퍼의 초기 잉킹포인트에 대응되는 맵 데이터를 웨이퍼 맵 메모리(18)로부터 독출한다.
이후, 시스템제어부(20)는 XY로봇(12)의 이동 위치 및 방향에 따라 웨이퍼의 잉킹포인트와 상기 웨이퍼 맵 메모리(18)에 저장된 맵 데이터를 상호 비교하여 소정 웨이퍼(10) 칩의 잉킹 여부를 인식할 수 있으며, 잉킹할 웨이퍼 칩의 위치를 정확하게 판단할 수 있다.
또한, 잉커지지부재(16)에 임의적으로 설치된 복수개의 잉커(14)는, 시스템제어부(20)의 사용자 프로그램 및 웨이퍼 맵 메모리(18)의 맵 데이터에 따라 XY로봇(12)의 이동과 잉커(14)를 제어하고, 상기 XY로봇(12) 위에 놓여진 웨이퍼(10)의 배드-칩을 잉킹한다.
상기에서 잉커(14)는 잉커지지부재(16)의 소정의 위치에 임의적으로 고정되어 있으며, 웨이퍼(10)의 배드-칩은 상기 시스템제어부(20)의 사용자 프로그램에 따라 X축과 Y축으로 평면 이동하면서 잉킹되는 것이다.
도 2 는 일반적인 웨이퍼의 에지 및 내부 영역을 나타낸 도면으로서, 웨이퍼(1)와, 상기 웨이퍼의 에지 영역(3)과, 상기 웨이퍼의 내부 영역(5)과, 상기 웨이퍼의 외부 영역(7)을 포함한다.
웨이퍼(1)는 소정의 능동소자 또는 수동소자의 패턴이 형성된 복수개의 칩으로 구성되어 있고, 또한 웨이퍼 에지 영역(3)은 상기 웨이퍼(1)의 가장자리 영역을 칭하며 잉킹될 배드-칩(bad chip)으로 구성된 영역이고, 또한 웨이퍼 내부 영역(5)은 상기 웨이퍼 에지 영역(3)의 내부 영역을 칭하며 굳-칩(good chip)으로 구성된 영역이고, 또한 웨이퍼 외부 영역(7)은 상기 웨이퍼(1)에 포함되지 않는 허공을 칭하는 영역이다.
도 3 은 종래기술의 일실시예에 의한 웨이퍼 에지 영역의 잉킹을 나타낸 도면으로서, 2개의 잉커가 웨이퍼 에지 영역을 잉킹할 때 굳-칩(5') 또는 허공(7')을 잉킹(■로 표시)하는 것을 나타냈다.
한편, 도 1의 잉커지지부재(16)에는 잉커(14)를 4개까지 부착하는 것이 가능하지만, 실제로 사용하는 것은 잉킹 방향에 따라 1개 또는 2개 만을 사용 가능하였고, 또한 잉커(14) 2개를 사용하여 에지 잉킹 동작을 수행할 경우에는 잉커 2개가 무조건 동작되도록 제어하였다.
동도면과 같이 잉커 2개를 사용하여 에지 잉킹 동작을 수행할 경우, 잉커 2개를 무조건 동작시켰기 때문에 웨이퍼의 내부 영역(5)에 있는 굳-칩(5')을 잉킹하여 굳-칩을 배드-칩으로 처리하는 불필요한 동작을 수행하였다.
또한, 웨이퍼 외부 영역(7)인 허공(7')에 잉킹할 때, 잉크가 잉커(14)에서 떨어지지 않아 잉커의 끝 부분에 맺히고 이 잉커로 인접한 칩을 잉킹할시에는 많은 양의 잉크의 공급으로 잉크가 인접한 칩으로 번지며, 이로인해 굳-칩을 배드-칩으로 처리하는 잉킹 에러가 발생되었다.
도 4 는 종래기술의 일실시예에 의한 웨이퍼 에지 영역의 잉킹을 나타낸 도면으로서, 4개의 잉커(14)가 웨이퍼 에지 영역을 잉킹할 때 굳-칩(5'') 또는 허공(7'')을 잉킹(■로 표시)하는 것을 나타냈다.
한편, 도 1의 잉커지지부재(16)에는 잉커(14)를 4개까지 부착하는 것이 가능하지만, 실제로 사용하는 것은 잉킹 방향에 따라 1개 또는 2개 만을 사용하였고, 또한 잉킹시간을 단축하기 위하여 잉커 4개를 사용하여 에지 잉킹 동작을 수행할 경우에는 잉커 4개가 무조건 동작되도록 제어하였다.
동도면과 같이 잉커 4개를 사용하여 에지 잉킹 동작을 수행할 경우, 잉커 4개를 무조건 동작시켰기 때문에 웨이퍼의 내부 영역(5)에 있는 칩(5'')을 잉킹하여 굳-칩을 배드-칩으로 처리하는 오류가 있었고, 또한 웨이퍼 외부 영역(7)인 허공(7'')에 잉킹하므로써 잉커(14)의 끝 부분에 잉크가 맺히고 이 잉커로 인접한 칩을 잉킹할시에는 주변 칩으로 잉크가 번지는 원인을 제공하였다.
따라서, 4개의 잉커를 사용하면, 2개의 잉커를 사용할 때보다 잉킹 시간은 단축되었지만, 굳-칩을 배드-칩으로 처리하는 잉킹에러는 더욱 증가하였다.
본 발명의 목적은 상기와 같은 종래기술의 문제점을 해결하기 위하여, 복수개의 잉커를 사용하여 웨이퍼의 에지 영역에 있는 배드 칩을 잉킹할 때, 웨이퍼 에지 영역에 대응되는 잉커만 선택적으로 작동시키므로써 잉킹시간과 잉킹 에러를 대폭 개선한 웨이퍼 잉킹시 잉커 제어 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여 본 발명의 잉커 제어 방법은, 웨이퍼 사이즈에 따른 웨이퍼의 외부영역과 에지영역 및 내부영역에 해당하는 웨이퍼 맵 데이터를 설정하고 저장하는 단계와; 상기 단계를 수행한 후, 복수개의 잉커를 설치하고, 각 잉커의 잉킹포인트에 대응되는 웨이퍼의 초기 좌표값을 독출하여 웨이퍼의 잉킹포인트와 웨이퍼 맵 데이터를 상호 일치시키는 단계와; 상기 단계를 수행한 후, 사용자 프로그램에 따라 웨이퍼를 일정 방향으로 평면 이동시키는 단계와; 상기 단계를 수행한 후, 웨이퍼 이동에 따른 각 잉커의 잉킹포인트에 대응하는 맵 데이터를 웨이퍼 맵 메모리로부터 독출하는 단계와; 상기 단계에서 독출된 복수의 웨이퍼 맵 데이터 중, 웨이퍼 에지 영역에 대응하는 데이터가 있는가를 판단하는 단계와; 상기 단계에서 잉커의 잉킹포인트에 위치한 웨이퍼 칩 중 에지영역에 속한 맵 데이터가 있으면, 웨이퍼 에지 영역의 잉킹포인트에 해당하는 소정의 잉커를 판별하는 단계; 및 상기 단계에서 선택된 소정의 잉커를 제어하여 에지 영역에 있는 배드-칩을 잉킹하는 단계를 수행하는 것을 특징으로 한다.
도 1 은 일반적인 웨이퍼 잉킹 시스템을 나타낸 도면이다.
도 2 는 일반적인 웨이퍼의 에지 및 내부 영역을 나타낸 도면이다.
도 3 은 종래기술의 일실시예에 의한 웨이퍼 에지 영역의 잉킹을 나타낸 도면이다.
도 4 는 종래기술의 일실시예에 의한 웨이퍼 에지 영역의 잉킹을 나타낸 도면이다.
도 5 는 일반적인 웨이퍼 맵 메모리에 저장된 맵 데이터의 일실시예를 나타낸 도면이다.
도 6 은 본 발명의 일실시예에 의한 잉커 설치별 잉커 제어 템플레이트(Template)를 나타낸 도면이다.
도 7 은 본 발명에 의한 잉킹시 잉커 제어 방법을 나타낸 플로우챠트이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 웨이퍼. 12 : XY로봇. 14 : 잉커(Inker).
16 : 잉커지지부재. 18 : 웨이퍼 맵 메모리.
20 : 시스템제어부. 30 : 웨이퍼 맵(Wafer Map).
32 : 웨이퍼 외부 영역. 34 : 웨이퍼 에지 영역.
36 : 웨이퍼 내부 영역.
이하, 첨부한 도면 및 상기 도 1 을 참조하여 본 발명을 보다 상세하게 기술하고자 한다.
도 5 는 일반적인 웨이퍼 맵 메모리에 저장된 맵 데이터의 일실시예를 나타낸 도면으로서, 웨이퍼 외부 영역(32)과 웨이퍼 에지 영역(34)과 웨이퍼 내부 영역(36)에 해당하는 각 칩의 데이터가 맵 메모리(18)에 저장되어 있다.
웨이퍼 맵(30)에 설정된 데이터는 웨이퍼의 사이즈와 웨이퍼 에지의 범위 및 사용자 프로그램에 따라 맵의 고유 데이터가 달라질 수 있으며, 동도면에서는 웨이퍼의 외부 영역(32)은 데이터 '0'을 할당하고, 웨이퍼 에지 영역(34)의 칩은 데이터 '1'을 할당하고, 웨이퍼 내부 영역(36)의 칩은 데이터 '2'를 할당하고 있다.
한편, 웨이퍼 맵(30)에 설정된 데이터는 본 발명에서 웨이퍼의 에지 영역에 있는 배드-칩을 잉킹포인트로 하고 있는 소정의 잉커를 제어하기 위하여 사용된다.
도 6 은 본 발명의 일실시예에 의한 잉커 설치별 잉커 제어 템플레이트(Template)를 나타낸 도면으로서, 잉커지지부재(16)에 설치된 복수의 잉커(14)와, 상기 복수의 잉커(14)를 선택적으로 제어하는 제어 템플레이트를 나타냈으며, ●표시는 잉킹(Inking)을 의미하고, ○표시는 노우 잉킹(No Inking)을 의미한다.
동도면은 잉커지지부재(16)에 2개 내지 4개의 잉커(14)를 각각 설치하고, 소정의 제어신호에 따라 이동하는 XY로봇(12)에 의해 웨이퍼(10)는 X축과 Y축으로 평면이동하게 되며, 이동된 웨이퍼(10)의 에지영역의 칩을 잉킹포인트로 하고 있는 잉커(14)만이 작동하도록 제어할 수 있는 각각의 경우를 나타낸 것이다.
먼저, 잉커지지부재(16)에 2개의 잉커(14)를 설치할 때는 잉커를 행 또는 열로 설치할 수 있으며, 그 각각의 경우에 있어서 잉커를 하나만 작동시킬 경우와 둘 다 작동시킬 경우가 있다.
또한, 잉커지지부재(16)에 4개의 잉커(14)를 설치할 경우에는 잉커를 하나만 작동시킬 경우와, 복수개 중 특정 잉커만 작동시킬 경우와, 모든 잉크를 작동시킬 등의 다양한 경우가 있다.
상기 복수개의 잉커(14) 중 작동시킬 잉커를 선택하는 방법은, 웨이퍼(10)의 이동 위치에 대응되는 웨이퍼 맵(30)의 데이터에 따라 소정 잉커(14)의 잉킹포인트가 에지영역(34), 즉 데이터 '1'에 해당하는가의 여부에 의한 것이다.
도 7 은 본 발명에 의한 잉킹시 잉커 제어 방법을 나타낸 플로우챠트로서, 도 1, 도 5 및 도 6을 참조하여 살펴보면 다음과 같다.
먼저, 웨이퍼 사이즈에 따른 웨이퍼의 외부 영역(32)과 에지영역(34) 및 내부영역(36)에 해당하는 웨이퍼 맵 데이터(30)를 설정하고 메모리(18)에 저장하는 단계를 수행한다(S1).
상기 단계(S1)를 수행한 후, 잉커지지부재(16)에 복수개의 잉커(14)를 설치하고, 시스템제어부(20)는 각 잉커(14)의 잉킹포인트에 대응되는 웨이퍼(10)의 초기 좌표값을 독출하여 웨이퍼(10)의 잉킹 위치와 메모리(18)에 저장된 웨이퍼 맵 데이터(30)를 상호 일치시키는 단계를 수행한다(S2).
상기 단계(S2)를 수행한 후, 시스템제어부(20)는 사용자 프로그램에 따라 XY로봇(12)으로 소정의 제어신호를 출력하여 웨이퍼(10)를 일정 방향으로 평면 이동시키는 단계를 수행한다(S3).
상기 단계(S3)를 수행한 후, 시스템제어부(20)는 웨이퍼 이동에 따른 각 잉커(14)의 잉킹포인트에 대응하는 맵 데이터(30)를 웨이퍼 맵 메모리(18)로부터 독출하는 단계를 수행한다(S4).
상기 단계(S4)에서 독출된 복수의 웨이퍼 맵 데이터(30) 중, 시스템제어부(20)는 웨이퍼 에지 영역(34)에 대응하는 데이터가 있는가, 즉 맵 데이터(30) 중 '1'이 있는가를 판단하는 단계를 수행한다(S5).
상기 단계(S5)에서 잉커(14)의 잉킹포인트에 위치한 웨이퍼(10) 칩 중 에지영역(34)에 속한 맵 데이터가 있으면, 시스템제어부(20)는 웨이퍼 에지 영역(34)의 잉킹포인트에 해당하는 소정의 잉커(14)를 판별하는 단계를 수행한다(S6).
시스템제어부(20)는 상기 단계(S5)에서 선택된 소정의 잉커(14)를 제어하여 에지 영역(34)에 있는 배드-칩을 잉킹시키는 단계를 수행한다(S7).
따라서, 상술한 바와 같이 본 발명에서는, 복수개의 잉커를 사용하여 웨이퍼의 에지영역에 있는 배드-칩을 잉킹할 때, 웨이퍼 에지 영역에 있는 소정의 칩에 잉킹포인트를 갖는 잉커만 선택적으로 작동시키므로써 웨이퍼 잉킹시 잉킹 에러를 대폭 감소시켰고, 복수개의 잉커를 선택적으로 최대한 사용함으로써 잉킹 시간을 단축시킨 효과가 있다.

Claims (3)

  1. 웨이퍼 사이즈에 따른 웨이퍼의 외부영역과 에지영역 및 내부영역에 해당하는 웨이퍼 맵 데이터를 설정하고 저장하는 단계와; 상기 단계를 수행한 후, 복수개의 잉커를 설치하고, 각 잉커의 잉킹포인트에 대응되는 웨이퍼의 초기 좌표값을 독출하여 웨이퍼의 잉킹포인트와 웨이퍼 맵 데이터를 상호 일치시키는 단계와; 상기 단계를 수행한 후, 사용자 프로그램에 따라 웨이퍼를 일정 방향으로 평면 이동시키는 단계와; 상기 단계를 수행한 후, 웨이퍼 이동에 따른 각 잉커의 잉킹포인트에 대응하는 맵 데이터를 웨이퍼 맵 메모리로부터 독출하는 단계와; 상기 단계에서 독출한 웨이퍼 맵 데이터 중, 웨이퍼 에지 영역에 대응하는 데이터가 있는가를 판단하는 단계와; 상기 단계에서 잉커의 잉킹포인트에 위치한 웨이퍼 칩 중 에지영역에 속한 맵 데이터가 있으면, 웨이퍼 에지 영역의 잉킹포인트에 해당하는 소정의 잉커를 판별하는 단계; 및 상기 단계에서 선택된 소정의 잉커를 제어하여 에지 영역에 있는 배드-칩을 잉킹하는 단계를 수행하는 것을 특징으로 하는 웨이퍼 잉킹시 잉커 제어 방법.
  2. 제 1 항에 있어서, 상기 웨이퍼 에지 영역에 대응하는 데이터가 있는가를 판단하는 단계에서 웨이퍼의 에지영역에 대응되는 데이터가 없으면, 소정의 프로그램에 따라 웨이퍼를 이동시키는 단계부터 재 수행하는 것을 특징으로 하는 웨이퍼 잉킹시 잉커 제어 방법.
  3. 제 1 항에 있어서, 상기 웨이퍼의 에지영역에 있는 배드-칩을 잉킹하는 잉킹단계를 수행한 후, 소정의 프로그램에 따라 웨이퍼를 이동시키는 단계부터 재 수행하는 것을 특징으로 하는 웨이퍼 잉킹시 잉커 제어 방법.
KR1019970025666A 1997-06-19 1997-06-19 웨이퍼 잉킹시 잉커 제어 방법 KR100247153B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970025666A KR100247153B1 (ko) 1997-06-19 1997-06-19 웨이퍼 잉킹시 잉커 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970025666A KR100247153B1 (ko) 1997-06-19 1997-06-19 웨이퍼 잉킹시 잉커 제어 방법

Publications (2)

Publication Number Publication Date
KR19990002125A true KR19990002125A (ko) 1999-01-15
KR100247153B1 KR100247153B1 (ko) 2000-03-15

Family

ID=19510178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970025666A KR100247153B1 (ko) 1997-06-19 1997-06-19 웨이퍼 잉킹시 잉커 제어 방법

Country Status (1)

Country Link
KR (1) KR100247153B1 (ko)

Also Published As

Publication number Publication date
KR100247153B1 (ko) 2000-03-15

Similar Documents

Publication Publication Date Title
US5350715A (en) Chip identification scheme
US5326709A (en) Wafer testing process of a semiconductor device comprising a redundancy circuit
JPH07147303A (ja) ウエハ上のダイ試験方法及びウエハのソート方法
CN102623368A (zh) 一种晶圆缺陷检测方法
KR100247153B1 (ko) 웨이퍼 잉킹시 잉커 제어 방법
KR100243826B1 (ko) 반도체 검사 장치
KR100232948B1 (ko) 잉킹시 웨이퍼 이동 방법
JPH0574878A (ja) ウエーハの試験方法
KR100506818B1 (ko) 반도체 기판의 이동위치 설정방법 및 반도체 기판의검사방법
US20100297785A1 (en) Manufacture of defect cards for semiconductor dies
JPS6247142A (ja) 半導体装置のマ−キング法
US6161053A (en) In-situ binary PCM code indentifier to verify a ROM code id during processing
KR100502405B1 (ko) 반도체장치이디에스방법
EP1022767A1 (en) Method for mounting semiconductor chips
KR20020075004A (ko) 불량 칩들에 대한 잉킹 방법
JP2000091275A (ja) 半導体素子の製造方法
JPH01194331A (ja) マーキングによるダイボンディング方法
KR19990026241A (ko) 잉킹 방법
JPH065667A (ja) 半導体装置
KR100384332B1 (ko) 와이어 본딩을 위한 반도체칩의 오리엔테이션 검출 방법
KR20040033525A (ko) 반도체 소자의 불량 검출방법
JPS63239863A (ja) マスクromの製造方法
JP2002184819A (ja) ウェハテスト装置およびウェハテスト方法
JPS6254932A (ja) 半導体ウエ−ハの試験方法
JPH05299485A (ja) ウェハープロービング装置におけるステージ移動方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080918

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee