KR19990001480U - Lead frame for mounting chip parts - Google Patents
Lead frame for mounting chip parts Download PDFInfo
- Publication number
- KR19990001480U KR19990001480U KR2019970014934U KR19970014934U KR19990001480U KR 19990001480 U KR19990001480 U KR 19990001480U KR 2019970014934 U KR2019970014934 U KR 2019970014934U KR 19970014934 U KR19970014934 U KR 19970014934U KR 19990001480 U KR19990001480 U KR 19990001480U
- Authority
- KR
- South Korea
- Prior art keywords
- lead
- mounting
- lead frame
- chip
- circuit board
- Prior art date
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
집적회로 칩 소자를 지지하여 회로기판의 회로패턴 전극부와 전기적으로 접속되는 외부리드와, 그 외부리드에 연장되며 회로기판의 칩 실장면으로부터 일정 높이 부상되어 칩 소자를 지지하는 내부리드로 이루어진 리드핀을 다수 구비한 칩 실장용 리드프레임의 내부리드에 예컨대, 수지재가 코팅되거나 또는 고무나 섬유와 같이 솔더 합금과의 친화력이 떨어지는 비전도성 물질로 이루어진 밴드형 솔더 레지스트를 마련하여 회로기판 실장시 용융 솔더가 내부리드를 타고 올가가는 위킹(wicking) 현상이 원천적으로 방지될 수 있도록 한 칩부품 실장용 리드프레임이 개시된다.An outer lead that supports the integrated circuit chip element and is electrically connected to the circuit pattern electrode portion of the circuit board, and an inner lead that extends to the outer lead and rises a certain height from the chip mounting surface of the circuit board to support the chip element. On the inner lead of the chip mounting leadframe with a large number of pins, a band-type solder resist made of a non-conductive material, for example, coated with a resin material or having low affinity with a solder alloy such as rubber or fiber, is melted when mounting a circuit board. A lead frame for mounting a chip component is disclosed to prevent wicking phenomenon in which solder rides on an inner lead.
Description
본 고안은 반도체 칩이나 저항 칩과 같이 솔더링에 의해 인쇄회로기판에 실장되는 소형 칩부품 패키지에 관한 것으로서, 보다 상세하게는 칩이 탑재되도록 지지하여 인쇄회로기판의 회로패턴층과 통전 가능하도록 솔더링에 의해 접속되는 리드프레임에 관한 것이다.The present invention relates to a small chip component package that is mounted on a printed circuit board by soldering, such as a semiconductor chip or a resistor chip. More specifically, the present invention relates to soldering so that the chip is supported so that the chip can be mounted so that the circuit pattern layer of the printed circuit board can be energized. It relates to a lead frame connected by.
반도체 칩과 같은 집적회로(IC) 소자는 통상 패키징된 상태에서 예컨대, 솔더링에 의해 인쇄회로기판(PCB)에 실장된다.Integrated circuit (IC) devices, such as semiconductor chips, are typically mounted on a printed circuit board (PCB) by, for example, soldering in a packaged state.
도 1은 일반적인 회로기판 실장용 칩부품 패키지(10)를 보인 개략도로서, 집적회로 소자인 칩(미도시)은 리드프레임(20)에 탑재된 상태로 수지몰딩부(30)에 의해 보호되도록 패키징된 구조를 가진다. 상기 리드프레임(20)은 패키지의 내부와 외부를 연결하여 주는 도선(lead)의 역할을 하도록 상기 수지몰딩부(30)로부터 돌출되어 방사상으로 배열된 다수의 리드핀(21)을 가진다. 그리고, 상기 리드핀(21)은 솔더링에 의해 회로기판의 회로패턴층 전극부와 전기적으로 접속되는 외부리드(21a)와, 상기 외부리드(21a)에 연장되며 회로기판의 실장면으로부터 일정 높이 부상되어 상기 수지몰딩부(30)내의 칩 소자와 전기적으로 연결되는 내부리드(21b)로 이루어진다.FIG. 1 is a schematic view showing a chip component package 10 for mounting a general circuit board. The chip (not shown), which is an integrated circuit device, is packaged to be protected by the resin molding part 30 while being mounted on the lead frame 20. Has a structure. The lead frame 20 has a plurality of lead pins 21 which are radially arranged to protrude from the resin molding part 30 to serve as a lead connecting the inside and the outside of the package. In addition, the lead pin 21 extends to the external lead 21a electrically connected to the circuit pattern layer electrode part of the circuit board by soldering, and extends to the external lead 21a and rises a predetermined height from the mounting surface of the circuit board. And an inner lead 21b electrically connected to the chip element in the resin molding part 30.
도 2는 상기 칩 부품 패키지(10)가 인쇄회로기판(100)에 실장된 상태를 보인 것으로서, 상기 리드핀(21)의 외부리드(21a)가 솔더링에 의해 회로기판(100)의 회로패턴층(110)과 접속된다. 통상, 상기 리드프레임(20)은 회로패턴층(110)과의 접속 신뢰도를 확보하기 위해 솔더 합금과 친화력이 높은 예컨대, 동(Cu) 및 동합금등의 재질로 이루어진다.FIG. 2 illustrates a state in which the chip component package 10 is mounted on a printed circuit board 100, and an external lead 21a of the lead pin 21 is soldered to form a circuit pattern layer of the circuit board 100. It is connected with 110. In general, the lead frame 20 is made of a material such as copper (Cu) and copper alloy having a high affinity with the solder alloy in order to secure connection reliability with the circuit pattern layer 110.
따라서, 상기 리드핀(21)의 외부리드(21a)와 회로기판(100)의 회로패턴층(110)과의 솔더링시, 리드핀(21)과 솔더 합금의 친화력으로 인하여 용융 솔더(s)가 내외부리드(21a)의 주위에서 응고되지 않고 내부리드(21b)를 타고 수지몰딩부(30)의 주위까지 올라가 응고되는 현상(wicking)이 발생된다. 이러한 현상은 용융 솔더(s)의 유실에 의해 외부리드(21a)와 회로패턴층(110)의 접속부에 적정한 용융솔더공급이 억제되므로 납땜접합 강도의 저하 등으로 인해 부품 실장에 대한 신뢰도가 저하될 뿐만 아니라, 리드핀간의 전기적 쇼트 발생에 의한 오동작 등을 일으키는 문제점이 있다.Therefore, when soldering the external lead 21a of the lead pin 21 and the circuit pattern layer 110 of the circuit board 100, the molten solder s is formed due to the affinity between the lead pin 21 and the solder alloy. A wicking occurs by rising up to the periphery of the resin molding part 30 by the inner lead 21b without solidifying around the inner and outer leads 21a. This phenomenon is suppressed due to the loss of the molten solder (s), the proper supply of the molten solder to the connection portion of the external lead 21a and the circuit pattern layer 110, the reliability of the component mounting may be lowered due to the decrease in the solder joint strength. In addition, there is a problem such as a malfunction caused by the electrical short between the lead pins.
따라서, 본 고안이 이루고자 하는 기술적 과제는 솔더링에 의한 칩부품 패키지의 인쇄회로기판 실장시 리드프레임의 리드핀에서 발생되는 위킹현상을 방지하기 위한 것으로서, 인쇄회로기판의 납땜접합부와 리드프레임의 리드핀 접합 신뢰도를 향상시킨 칩부품 실장용 리드프레임을 제공함에 그 목적이 있다.Therefore, the technical problem to be achieved by the present invention is to prevent the wicking phenomenon occurring in the lead pin of the lead frame when mounting the printed circuit board of the chip component package by soldering, the solder joint of the printed circuit board and the lead pin of the lead frame An object of the present invention is to provide a lead frame for mounting chip components with improved bonding reliability.
도 1은 일반적인 회로기판 실장용 칩부품 패키지를 보인 개략도,1 is a schematic view showing a chip component package for mounting a general circuit board,
도 2는 도 1의 칩부품 패키지가 솔더링에 의해 회로기판에 실장된 상태를 보인 개략도,2 is a schematic view showing a state in which the chip component package of FIG. 1 is mounted on a circuit board by soldering;
도 3은 본 고안에 의한 칩부품 실장용 리드프레임이 적용된 칩부품 패키지를 보인 개략도,3 is a schematic view showing a chip component package to which the lead frame for chip component mounting according to the present invention is applied;
도 4는 본 고안에 의한 칩부품 실장용 리드프레임의 회로기판 실장 상태를 보인 개략도, 그리고4 is a schematic view showing a circuit board mounting state of the lead frame for chip component mounting according to the present invention, and
도 5는 본 고안의 다른 실시예에 의한 칩부품 실장용 리드프레임을 보인 개략도이다.5 is a schematic view showing a lead frame for mounting a chip component according to another embodiment of the present invention.
도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings
10...칩부품 패키지 20...리드프레임10 ... chip component package 20 ... lead frame
21...리드핀 21a...외부리드21 ... Lead pin 21a ... External lead
21b...내부리드 30...수지몰딩부21b ... inner lead 30 ... resin molding part
40...솔더 레지스트 100...회로기판40 Solder Resist 100 Circuit Board
110..회로패턴층110. Circuit pattern layer
상기 목적을 달성하기 위하여 본 고안에 의한 칩부품 실장용 인쇄회로기판은, 집적회로 칩 소자를 지지하여 회로기판의 회로패턴 전극부와 전기적으로 접속되는 외부리드와, 상기 외부리드에 연장되며 상기 회로기판으로부터 일정 높이 부상되어 칩 소자를 지지하는 내부리드를 가지는 다수의 리드핀을 구비한 칩 실장용 리드프레임에 있어서, 상기 내부리드에는 밴드형 솔더 레지스트가 마련되어 있는 것을 특징으로 한다.In order to achieve the above object, a printed circuit board for mounting a chip component according to the present invention includes an external lead that supports an integrated circuit chip element and is electrically connected to a circuit pattern electrode part of a circuit board, and extends to the external lead. A chip mounting lead frame having a plurality of lead pins having an inner lead that rises a certain height from a substrate to support a chip element, wherein the inner lead is provided with a band solder resist.
상기 본 고안에 의한 칩부품 실장용 리드프레임에 있어서, 상기 솔더 레지스트는 예컨대, 수지재가 코팅되거나 또는 고무나 섬유와 같이 솔더 합금과의 친화력이 떨어지는 비전도성 물질로 이루어진 것이 바람직하다.In the lead frame for mounting chip components according to the present invention, the solder resist is preferably made of a non-conductive material coated with a resin material or having a low affinity with a solder alloy such as rubber or fiber.
이하, 첨부된 도면을 참조하여 본 고안에 의한 칩부품 실장용 리드프레임의 바람직한 실시예를 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of a lead frame for mounting a chip component according to the present invention in detail.
도 3은 본 고안에 의한 리드프레임이 적용된 회로기판 실장용 칩부품 패키지를 보인 개략도로서, 앞에서 설명된 도면의 참조부호와 동일한 참조부호는 동일한 구성요소를 나타낸다. 도 3을 참조하면 본 고안에 의한 칩부품 실장용 리드프레임은 상기 내부리드(21b)에 밴드형 솔더 레지스트(40)가 마련되어 있는 점에 그 특징이 있다.3 is a schematic view showing a chip component package for mounting a circuit board to which a lead frame according to the present invention is applied, and the same reference numerals as the reference numerals of the drawings described above represent the same components. Referring to FIG. 3, the lead frame for mounting a chip component according to the present invention is characterized in that a band type solder resist 40 is provided on the inner lead 21b.
상기 솔더 레지스트층(40)은 예컨대, 수지코팅층으로 형성되거나 또는 고무나 섬유와 같이 솔더 합금과의 친화력이 떨어지는 비전도성 물질로 이루어진다.The solder resist layer 40 is formed of, for example, a resin coating layer or made of a non-conductive material having low affinity with a solder alloy such as rubber or fiber.
도 4는 상기 본 고안에 의한 칩부품 실장용 리드프레임의 회로기판 실장 상태를 보인 개략도로서, 본 고안에 의한 칩부품 실장용 리드프레임은 외부리드(21a)와 회로패턴층(110)의 솔더링시 상기 솔더 레지스터(40)에 의해 용융 솔더(s)가 내부리드(21b)를 타고 올라가는 것(위킹;wicking)을 방지할 수 있는 방벽의 역할을 하게 된다.4 is a schematic view showing a circuit board mounting state of the chip frame mounting lead frame according to the present invention, the chip frame mounting lead frame according to the present invention when soldering the external lead 21a and the circuit pattern layer 110 The solder resistor 40 serves as a barrier to prevent the molten solder (s) from riding up the inner lead 21b (wicking).
도 5는 본 발명의 다른 실시예를 보인 것으로서, 이 실시예에 따르면 상기 솔더 레지스트층(40)이 도시된 바와 같이 상기 내부리드(21b)의 노출면에 전체에 마련되어 위킹현상을 완전히 방지할 수 있도록 한 것이다.5 shows another embodiment of the present invention. According to this embodiment, the solder resist layer 40 is provided on the exposed surface of the inner lead 21b as shown in the drawing to completely prevent wicking. It would be.
이상에서 설명된 바와 같이 본 발명에 의한 칩부품 실장용 리드프레임에 의하면, 회로기판의 회로패턴층과 외부리드와의 솔더링시 내부리드에 마련된 밴드형 솔더 레지스터에 의해 용융 솔더의 유입을 방지함으로써 회로기판의 납땜접합부와 리드프레임의 리드핀 접합 신뢰도를 향상시킬 수 있고, 또한 용융 솔더의 유실을 최소화시킬 수 있다.As described above, according to the lead frame for mounting a chip component according to the present invention, a circuit by preventing inflow of molten solder by a band-type solder resistor provided in an inner lead when soldering a circuit pattern layer and an outer lead of a circuit board It is possible to improve the reliability of the solder joint of the substrate and the lead pin of the lead frame, and also to minimize the loss of molten solder.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019970014934U KR19990001480U (en) | 1997-06-19 | 1997-06-19 | Lead frame for mounting chip parts |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019970014934U KR19990001480U (en) | 1997-06-19 | 1997-06-19 | Lead frame for mounting chip parts |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990001480U true KR19990001480U (en) | 1999-01-15 |
Family
ID=69674490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019970014934U KR19990001480U (en) | 1997-06-19 | 1997-06-19 | Lead frame for mounting chip parts |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990001480U (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102013231B1 (en) * | 2018-11-05 | 2019-08-22 | 주식회사 우과전자 | Manufacturing method of electronic circuit product using plating method on molding and electronic circuit product thereof |
-
1997
- 1997-06-19 KR KR2019970014934U patent/KR19990001480U/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102013231B1 (en) * | 2018-11-05 | 2019-08-22 | 주식회사 우과전자 | Manufacturing method of electronic circuit product using plating method on molding and electronic circuit product thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6521997B1 (en) | Chip carrier for accommodating passive component | |
| US6734557B2 (en) | Semiconductor device | |
| JP2007110081A (en) | Void preventive circuit substrate and semiconductor package having the same | |
| US6700204B2 (en) | Substrate for accommodating passive component | |
| US5925445A (en) | Printed wiring board | |
| US5841198A (en) | Ball grid array package employing solid core solder balls | |
| US6573595B1 (en) | Ball grid array semiconductor package with resin coated metal core | |
| US5849609A (en) | Semiconductor package and a method of manufacturing thereof | |
| KR19990001480U (en) | Lead frame for mounting chip parts | |
| JPH11345900A (en) | Semiconductor device | |
| JP3423174B2 (en) | Chip-on-board mounting structure and method of manufacturing the same | |
| JPH10189863A (en) | Mounting board | |
| JPH0936275A (en) | Manufacture of surface mount semiconductor device | |
| JP2001267452A (en) | Semiconductor device | |
| KR100233864B1 (en) | Input and output bump forming method of area array bumped semiconductor package using lead frame | |
| KR100209267B1 (en) | Forming method of heat sink part in bga package | |
| KR100311823B1 (en) | Method for manufacturing of substrate | |
| KR200331878Y1 (en) | Structure of Semiconductor Package | |
| EP1357595A1 (en) | Ball grid array semiconductor package with resin coated core | |
| KR100225238B1 (en) | Structure of csp and making method thereof | |
| KR200168347Y1 (en) | Printed circuit board | |
| JP2004193634A (en) | Semiconductor device and manufacturing method thereof | |
| KR19990002343A (en) | Flip chip mounted printed circuit board and manufacturing method thereof | |
| KR20010019609A (en) | Bga package mounted pcb | |
| JPH08330359A (en) | Mounting method of integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal |