KR19980703614A - 어드레스 발생 장치 및 화상 표시 장치 및 어드레스 발생 방법 및 화상 표시 방법 - Google Patents

어드레스 발생 장치 및 화상 표시 장치 및 어드레스 발생 방법 및 화상 표시 방법 Download PDF

Info

Publication number
KR19980703614A
KR19980703614A KR1019970707013A KR19970707013A KR19980703614A KR 19980703614 A KR19980703614 A KR 19980703614A KR 1019970707013 A KR1019970707013 A KR 1019970707013A KR 19970707013 A KR19970707013 A KR 19970707013A KR 19980703614 A KR19980703614 A KR 19980703614A
Authority
KR
South Korea
Prior art keywords
image
supplied
buffers
address
memory
Prior art date
Application number
KR1019970707013A
Other languages
English (en)
Other versions
KR100427520B1 (ko
Inventor
아키오 오흐바
Original Assignee
도쿠나카 테루히사
소니 컴퓨터 엔터테인먼트 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿠나카 테루히사, 소니 컴퓨터 엔터테인먼트 인코포레이티드 filed Critical 도쿠나카 테루히사
Publication of KR19980703614A publication Critical patent/KR19980703614A/ko
Application granted granted Critical
Publication of KR100427520B1 publication Critical patent/KR100427520B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/14—Display of multiple viewports
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/121—Frame memory handling using a cache memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)
  • Television Signal Processing For Recording (AREA)
  • Memory System (AREA)

Abstract

VRAM(18)으로부터 판독된 화상 데이터는 라인 버퍼(75a 내지 75d)를 통해 선택 합성부(63)에 공급된다. 라인 버퍼(75d)는 외부로부터 공급된 화상 데이터를 저장하고 이 화상 데이터를 VRAM(18)에 공급한다. VRAM(18)은 라인 버퍼(75d)를 통해 외부로부터 공급된 데이터를 기록하고 또다른 화상 데이터와 마찬가지로 제어부로부터의 어드레스에 기초하여 상기 화상을 판독한다. 캐시 메모리(74a, 74b)는 제어부(71)의 제어하에 화상 데이터를 판독하고 디스플레이의 스크린상에 다수의 타일형 화상을 디스플레이한다.

Description

어드레스 발생 장치 및 화상 표시 장치 및 어드레스 발생 방법 및 화상 표시 방법
퍼스널 컴퓨터라든지 텔레비젼 게임기 등의 화상 메모리를 갖는 화상 표시장치는 화상 메모리에 기록된 데이터를 예를 들면 NTSC(National Television System Commitee) 방식의 동기신호에 따라서 읽어내고 있다.
이러한 화상 표시 장치는 예를 들면 도 1에 도시된 바와 같이 동기신호 발생회로(301)에서 발생한 동기신호에 근거하여 소정의 어드레스를 발생하는 CRTC(Cathode Ray Tube Contoroller, 302)와, CRTC(302)에서 지정된 어드레스에 근거하여 1프레임분의 화상 데이터가 읽혀지는 VRAM(303)과, 라인버퍼(304)를 통해 공급된 프레임 데이터를 아날로그 변환하는 D/A 컨버터(305)를 구비한다.
또한, CRTC(302)는 수평 동기 신호를 카운트하는 수평동기 카운터(311)와, 필요에 따라서 소정의 수평 해상도로 낮추기 위한 수평 해상도 감소 회로(312)와, 수평 주사 라인의 절단을 개시시키는 수평 절단 회로(313)와, 수평 해상도 감소 회로(312)와 수평 절단 회로(313)로부터의 데이터를 가산하는 가산 회로(314)를 구비한다.
또한, CRTC(302)는 수직 동기 신호를 카운트하는 수직 동기 카운터(316)와, 필요에 따라서 소정의 수직 해상도로 낮추기 위한 수직 해상도 감소 회로(317)와, 수직 주사선의 절단을 개시시키는 수직 절단 회로(318)와, 수직 해상도 감소 회로(317)와 수직 절단 회로(318)로부터의 데이터를 가산하는 가산 회로(319)와, 공급된 수평 동기 신호와 수직 동기 신호에 근거하여 어드레스를 발생하는 어드레스 발생회로(320)를 구비한다.
상기와 같이 구성된 화상 표시 장치에서는 동기신호 발생회로(301)는 수평 동기 신호 및 수직 동기 신호를 발생하여, 이들 수평 동기 신호 및 수직 동기 신호를 CRTC(302)를 공급한다.
CRTC(302)에서는 수평 동기 카운터(311)는 동기신호 발생회로(301)로부터 공급된 수평 동기 신호를 카운트한다.
수평 해상도 감소 회로(312)는 VRAM(303)로부터 읽어내는 화상 데이터의 수평 해상도를 감소시키도록 필요에 따라서 수평 동기 신호의 수를 저감한다.
수평 절단 회로(313)는 수평 동기 카운터(311)에 의해 수평 동기 신호의 카운트에 의해서 소정의 타이밍이 되었을 때, 수평 주사 라인의 소정 위치에서 절단를 하기 위한 수평 절단 데이터를 발생하며, 이 수평 절단 데이터를 가산 회로(314)로 공급한다.
가산 회로(314)는 공급된 수평 동기 신호에 수평 절단 데이터를 중첩하고, 그 중첩 데이터를 어드레스 발생회로(320)로 공급한다.
한편, 수직 동기 카운터(316)는 동기신호 발생회로(301)로부터의 수직 동기 신호를 카운트한다.
수직 해상도 감소 회로(317)는 VRAM(303)으로부터 읽어내는 화상 데이터의 수직 해상도를 감소시키도록 필요에 따라서 수직 동기 신호의 수를 감소한다.
수직절단회로(318)는 수직 동기 카운터(311)에 의한 수직 동기 신호의 카운트에 의해서 소정의 타이밍이 될 때, 수직주사라인의 소정의 위치에 있어 절단를 하기 위한 수직절단 데이터를 발생하며, 이 수직절단 데이터를 가산 회로(314)로 공급한다.
가산 회로(319)는 공급된 수직 동기 신호에 수직절단 데이터를 중첩하고, 이 중첩 데이터를 어드레스 발생 회로(320)로 공급한다.
어드레스 발생 회로(320)는 공급된 중첩 데이터에 대응하는 어드레스를 발생하고, 이 어드레스를 VRAM(303)으로 공급한다.
VRAM(303)는 공급된 어드레스에 근거하는 화상 데이터를 라인버퍼(304)를 통해 D/A 컨버터(305)로 공급한다.
D/A 컨버터(305)는 공급된 화상 데이터를 아날로그 변환하고, 비디오 신호를 출력한다.
이와 같이, VRAM(303)에 기록되어 있는 화상 데이터는 도 2에 도시된 바와 같이 CRTC(302)를 통해 그대로 디스플레이의 1화면을 표시하게 된다.
그런데, 상기 화상 표시 장치에 적용되어 있는 CRTC(302)는 예를 들면 VRAM(303)에 복수의 화상을 포함하는 프레임 데이터가 기록되어 있는 경우에는 그 복수의 화상을 각각 잘라내고, 1화면의 원하는 위치에 표시시킬 수 없었다.
또한, 상기 CRTC(302)는 외부로부터 공급된 복수의 화상 데이터를 받아들여 화면에 표시시킬 수 없었다.
본 발명은 이와 같이 실정을 감안하여 행해진 것으로서, 1화면의 소정의 위치에 복수의 화상을 표시시키고, 또한 외부에서 공급된 화상도 받아들여 표시시킬수 있는 어드레스 발생 장치 및 화상 표시 장치 및 어드레스 발생 방법 및 화상 표시 방법을 제공하는 것을 목적으로 한다.
본 발명은 컴퓨터를 사용한 영상기기인 그래픽 컴퓨터, 특수효과 장치, 비디오 게임기 등에 사용되는 어드레스 발생 장치 및 화상 표시 장치 및 어드레스 발생 방법 및 화상 표시 방법에 관한 것이다.
도 1은 종래의 CRTC를 설명하기 위한 블럭도.
도 2는 상기 CRTC를 통해 출력된 비디오 신호에 의한 디스플레이의 표시의 일례.
도 3은 본 발명을 적용한 비디오 게임장치의 개략적인 구성을 나타내는 도면.
도 4는 본 발명과 관계되는 화상 표시 방법에 있어서의 텍스쳐화상 및 목표색의 구체적인 예를 나타내는 도면.
도 5는 본 발명과 관계되는 어드레스 발생 장치를 적용한 PCRTC를 설명하기 위한 도면.
도 6은 상기 CRTC를 구성 개념을 나타내는 도면.
도 7은 상기 PCRTC를 통해 출력된 비디오 신호에 의한 디스플레이의 표시의 일례.
도 8은 상기 PCRTC의 구체적인 구성을 나타내는 도면.
도 9는 본 발명을 적용한 비디오 게임장치의 평면도.
도 10은 상기 비디오 게임장치의 배면도.
도 11은 상기 비디오 게임장치의 측면도.
도 12는 상기 비디오 게임장치에 장착되는 CD-ROM의 평면도.
본 발명과 관계되는 어드레스 발생 장치는 동기신호에 근거하여 화상 메모리에 기록되고 있는 화상신호를 읽어내기 위한 어드레스를 생성하는 어드레스 생성수단과, 상기 어드레스에 근거하여 상기 화상 메모리로부터 읽혀진 화상신호가 각각 공급되는 복수의 버퍼와, 상기 복수의 버퍼로 공급된 화상신호가 1화면에 표시되도록 상기 복수의 버퍼로부터 출력되는 화상신호를 각각 독립으로 제어하는 제어수단을 구비하는 것을 특징으로 한다.
본 발명과 관계되는 어드레스 발생 장치에서, 상기 복수의 버퍼중 1개 이상은 외부에서 공급된 화상신호를 받아들이고, 이 화상신호를 상기 화상 메모리로 공급할 수 있다.
본 발명과 관계되는 화상 표시 장치는 동기신호에 근거하여 화상 메모리에 기록되어 있는 화상신호를 읽어내기 위한 어드레스를 생성하는 어드레스 생성수단과, 상기 어드레스에 근거하여 상기 화상 메모리로부터 읽혀진 화상신호가 각각 공급되는 복수의 버퍼와, 상기 복수의 버퍼에 각각 공급된 화상신호가 1화면에 표시되도록 상기 복수의 버퍼로부터 출력되는 화상신호를 각각 독립으로 제어하는 제어수단을 갖는 어드레스 발생수단과, 상기 복수의 버퍼로부터 출력되는 화상신호를 합성하는 합성수단을 구비하는 것을 특징으로 한다.
본 발명과 관계되는 화상 표시 장치에 있어서, 상기 복수의 버퍼중 적어도 1개는 외부에서 공급된 화상신호를 받아들이고, 이 화상신호를 상기 화상 메모리로 공급할 수 있다.
또한, 본 발명과 관계되는 화상 표시 장치에 있어서, 상기 합성수단은 상기 제어수단의 소정의 연산에 근거하여 프로그램 제어될 수 있다.
또한, 본 발명과 관계되는 화상 표시 장치는 예를 들면, 상기 화상 메모리로부터 읽혀진 화상신호가 공급되는 1이상 캐시 메모리를 가지며, 상기 캐시 메모리는 공급된 화상신호를 기록하고, 상기 제어수단은 상기 캐시 메모리에 기록된 화상신호를 순서대로 읽기 제어함으로써 1화면에 동일한 화상을 복수표시시킬 수 있다.
또한, 본 발명과 관계되는 화상 표시 장치에 있어서, 상기 버퍼는 라인 메모리로 이루어지는 것으로 할 수 있다.
본 발명과 관계되는 어드레스 발생 방법은 동기신호에 근거하여 화상 메모리에 기록되고 있는 화상신호를 읽어내기 위한 어드레스를 생성하고, 상기 어드레스에 근거하여 상기 화상 메모리로부터 읽혀진 화상신호를 복수의 버퍼를 각각 공급하고, 상기 복수의 버퍼로 공급된 화상신호가 1화면에 표시되도록 상기 복수의 버퍼로부터 출력되는 화상신호를 각각 독립 제어하는 것을 특징으로 한다.
본 발명과 관계되는 화상 표시 방법은 동기신호에 근거하여 화상 메모리에 기록되고 있는 화상신호를 읽어내기 위한 어드레스를 생성하며, 상기 어드레스에 근거하여 상기 화상 메모리로부터 읽혀진 화상신호를 복수의 버퍼로 각각 공급하고, 상기 복수의 버퍼로 공급된 화상신호가 1화면에 표시되도록 상기 복수의 버퍼로부터 출력되는 화상신호를 각각 독립 제어하여 상기 복수의 버퍼로부터 출력되는 화상신호를 합성하여 표시하는 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시의 형태에 대하여, 도면을 참조하면서 설명한다.
본 발명은 예를 들면 도 3에 도시된 바와 같은 구성의 비디오 게임장치의 적용된다.
이 비디오 게임장치는 예를 들면 광학디스크에 기억되어 있는 게임프로그램을 읽어내어 실행함에 의해, 사용자로부터의 지시에 따라서 게임을 행함으로써 도 3에 도시된 바와 같은 구성을 가지고 있다.
즉, 이 비디오 게임장치는 2종류의 버스 즉, 메인버스(1)와 서브버스(2)를 구비한다.
상기 메인버스(1)와 서브버스(2)는 버스컨트롤러(16)를 통해 접속되어 있다.
그리고, 상기 메인버스(1)에는 마이크로프로세서 등으로부터 주중앙연산처리장치(메인 CPU;Central Processing Unit, 11), 랜덤 액세스 메모리(RAM:Random Access Memory)로 이루어지는 주기억 장치·(메인 메모리, 12), 주다이렉트 메모리 액세스 컨트롤러(메인DMAC:Direct Memory Access Controller, 13), MPEG 디코더(MDEC:MPEG Decorder, 14) 및 화상처리 장치(GPU:Graphic Processing Unit, 15)가 접속되어 있다. 또한, 상기 서브버스(2)에는 마이크로프로세서 등으로 이루어지는 부중앙연산처리 장치(서브 CPU:Central Processing Unit, 21), 랜덤액세스 메모리(RAM:Random Access Memory)로 이루어지는 부기억 장치(서브 메모리, 22), 부다이렉트 메모리 액세스 컨트롤러(서브 DMAC:Dinamic Memory Access Controller, 23), 오퍼레이팅 시스템 등의 프로그램이 격납된 리드온리 메모리(ROM:Read Only Memory, 24), 음성처리장치(SPU:Sound Processing Unit, 25), 통신제어부(ATU:Asynchronous Transimission Mode, 26), 보조기억 장치(27), 입력디바이스(23) 및 CD-ROM 드라이버(30)가 접속되어 있다.
상기 버스컨트롤러(16)는 메인버스(1)와 서브버스(2) 사이의 스윗칭을 행하는 상기 메인버스(1)상의 디바이스로서, 초기 상태에서는 오픈되어 있다.
또한, 상기 메인 CPU(11)는 상기 메인 메모리(12)상의 프로그램으로써 동작하는 상기 메인버스(1)상의 디바이스이다. 이 메인 CPU(11)은 기동시에는 상기 버스컨트롤러(16)가 오픈으로 되어 있는 것에 의해, 상기 서브버스(2)상의 ROM(24)으로부터 부트 프로그램을 판독하여 실행하고, CD-ROM 드라이버(30)에 의해 CD-ROM으로부터 애플리케이션 프로그램 및 필요한 데이터를 재생하여 상기 메인 메모리(12)라든지 상기 서브버스(2)상의 디바이스에 로드한다. 이 메인 CPU(11)에는 좌표변환 등의 처리를 행하는 지오미트리트랜스퍼 엔진(GTE:Geometry Transfer Engine, 17)이 탑재되어 있다. 상기 GTE(17)는 예를 들면 복수의 연산을 병렬로 실행하는 병렬연산기구를 구비하며, 상기 메인 CPU(11)으로부터의 연산요구에 따라서 좌표변환, 광원계산, 행렬 혹은 벡터 등의 연산을 고속으로 행한다. 그리고, 상기 메인 CPU(11)은 상기 GTE(17)에 의한 연산결과에 근거하여 3각형이라든지 4각형 등의 기본적인 단위도형(폴리곤)의 조합으로서 3차원 모델을 정의하여 3차원 화상을 묘화하기 위한 각 폴리곤에 대응하는 묘화명령을 작성하고, 이 묘화명령을 패킷화하여 커맨드 패킷으로서 상기 GPU(15)에 보낸다.
또한, 상기 메인 DMAC(13)는 메인버스(1)상의 디바이스를 대상으로 하는 DAM 전송의 제어 등을 행하는 상기 메인버스(1)상의 디바이스이다. 이 메인 DMAC(13)은 상기 버스컨트롤러(16)가 오픈되어 있을 때에는 서브버스(2)상의 디바이스도 대상으로 한다.
또한, 상기 GPU(15)는 렌더링 프로세서로서 기능하는 상기 메인버스(1)상의 디바이스이다. 이 GPU(15)는 메인 CPU(11) 또는 메인 DMAC(13)로부터 커맨드 패킷으로서 이송되어 온 묘화명령을 해석하고, 정점의 색데이터와 안쪽을 나타내는 값(Z)으로부터, 폴리곤을 구성하는 모든 화소의 색과 Z치를 연산한다. 그리고, 화소 데이터를 Z치에 따라서 화상 메모리인 프레임 버퍼(18)에 기록하는 렌더링 처리를 행한다.
또한, 상기 MDEC(14)는 CPU와 병렬로 동작 가능한 I/O 접속 디바이스로서, 화상 신장 엔진으로서 기능하는 상기 메인버스(1)상의 디바이스이다. 이 MDEC(14)는 이산코사인 변환 등의 직교변환에 의해 압축되어 부호화된 화상 데이터를 복호화한다.
또한, 상기 서브 CPU(21)는 상기 서브 메모리(22)상의 프로그램으로 동작하는 상기 서브버스(2)상의 디바이스이다.
또한, 상기 서브 DMAC(23)는 서브버스(2)상의 디바이스를 대상으로 하는 DMA전송의 제어 등을 행하는 상기 서브버스(2)상의 디바이스이다. 이 서브 DMAC(23)는 상기 버스컨트롤러(16)가 클로즈되어 있을 때에만 버스 권리를 획득할 수 있다.
또한, 상기 SPU(25)는 사운드프로세서로서 기능하는 상기 서브버스(2)상의 디바이스이다. 이 SPU(25)는 상기 서브 CPU(21) 또는 서브 DMAC(23)로부터 커맨드 패킷으로서 보내져오는 사운드 커맨드에 따라서 사운드 메모리(29)로부터 음원 데이터 읽어내어 출력한다.
또한, 상기 ATM(26)은 서브버스(2)상의 통신용 디바이스이다.
또한, 상기 보조기억장치(27)는 서브버스(2)상의 데이터입출력 디바이스로서 플래시 메모리 등의 불휘발성 메모리 등으로 이루어진다. 이 보조기억장치(27)는 게임의 진행 경과라든지 득점 등의 데이터를 일시 기억한다.
또한, 상기 입력디바이스(28)는 서브버스(2)상의 컨트롤패드, 마우스 등의 맨머신 인터페이스라든지, 화상입력, 음성입력 등의 다른 기기로부터의 입력용 디바이스이다.
또한, 상기 CD-ROM 드라이버(30)는 서브버스(2)상의 데이터 입력 디바이스로서 CD-ROM으로부터 애플리케이션 프로그램 및 필요한 데이트를 재생한다.
즉, 이 비디오 게임장치에서는 좌표변호환이라든지 크립핑, 광원계산 등의 디오메트리 처리를 행하고, 3각형이라든지 4각형 등의 기본적인 단위도형(폴리곤)의 조합으로서 3차원 모델을 정의하여 3차원 화상을 묘화하기 위한 묘화 명령을 작성하여, 각 폴리곤에 대응하는 묘화명령을 커맨드 패킷으로서 메인버스(1)에 송출하는 디오메트리 처리계가 상기 메인버스(1)상의 메인 CPU(11) 및 GTE(17) 등으로 구성되며, 상기 디오메트리 처리계로부터의 묘화명령에 근거하여 각 폴리곤의 화소 데이터를 생성하여 프레임 버퍼(18)에 기록하는 렌더링 처리를 행하고, 프레임 버퍼(18)에 도형을 묘화하는 렌더링 처리계가 상기 GPU(15)로써 구성되어 있다.
상기 GPU(15)는 그 구체적인 구성을 도 4에 도시하는 바와 같이, 상기 메인 버스(1)에 접속된 패킷 엔진(31)을 구비하고, 상기 메인 CPU(11) 또는 메인 DMAC(13)으로부터 상기 메인버스(1)를 통해 상기 패킷 엔진(31)에 커맨드 패킷으로서 이송되는 묘화명령에 따라서, 프리플로센서(32)와 묘화엔진(33)에 의해 각 폴리곤의 화소 데이터를 상기 프레임 버퍼(18)에 기록하는 렌더링 처리를 행하며, 상기 프레임 버퍼(18)에 묘화된 화상의 화소 데이터를 읽어내어 표시제어부(CRTC:CTR Controller, 34)를 통해 비디오 신호로서 도시하지 않은 텔레비젼 수상기라든지 모니터 수상기로 공급하게 된다.
상기 패킷 엔진(13)은 상기 메인 CPU(11) 또는 메인 DMAC(13)으로부터 상기 메인버스(1)를 통해 보내져 오는 커맨드 패킷을 상기 패킷 엔진(31)에 의해 도시하지 않는 레지스터상에 전개한다.
또한, 상기 프리프로세서(32)는 상기 패킷 엔진(31)에 커맨드 패킷으로서 이송되어 온 묘화명령에 따라서 폴리곤 데이터를 생성하고 후술하는 폴리곤의 분할처리 등의 소정의 전처리를 폴리곤 데이터에 행하고, 상기 묘화엔진(33)이 필요로 하는 각 폴리곤의 정점좌표정보, 텍스쳐라든지 미프맵텍스쳐의 어드레스 정보, 피크셀인터리브의 제어정보 등의 각종 데이터를 생성한다.
또한, 상기 묘화엔진(33)은 상기 프리프로세서(32)에 접속된 N개의 폴리곤 엔진(33A1, 33A2…33AN)과, 각 폴리곤 엔진(33A1, 33A2…33AN)에 접속된 N개의 텍스쳐 엔진(33B1, 33B2…33BN)과, 각 텍스쳐 엔진(33B1, 33B2…33BN)에 접속된 제1패스 스위쳐(33C)와, 이 제1패스 스위쳐(33C)에 접속된 M개의 피크셀 엔진(33D1, 33D2…33DM)과, 각 피크셀 엔진(33D1, 33D2…33DM)에 접속된 제2패스 스위쳐(33E)와, 이 제2패스 스위쳐(33E)에 접속된 텍스쳐캐시(33F)와, 이 텍스쳐캐시(33F)에 접속된 CLUT 캐시(33G)를 구비한다.
이 묘화엔진(33)에 있어서, 상기 N개의 폴리곤 엔진(33A1, 33A2…33AN)은 상기 프리프로세서(32)에 의해 전처리가 행해진 폴리곤 데이터에 근거하여, 화상 명령에 따른 폴리곤을 순차 생성하여 폴리곤마다 쉐이딩 처리 등을 병렬처리에 의해 행한다.
또한, 상기 N개의 텍스쳐 엔진(33B1, 33B2…33BN)은 상기 폴리곤 엔진(33A1, 33A2…33AN)에 의해 생성된 폴리곤마다 상기 텍스쳐 캐시(33F)에서 컬러룩업테이블(CLUT:Color look Up Table) 캐시(33G)를 통해 주어지는 텍스쳐 데이터에 근거하여 텍스쳐 맵핑 처리라든지 미프맵 처리를 병렬처리에 의해 행한다.
여기에서, 상기 텍스쳐 캐시(33F)에는 상기 N개의 텍스쳐 엔진(33A1, 33A2…33AN)이 처리하는 폴리곤에 붙이는 텍스쳐라든지 미프맵 텍스쳐의 어드레스 정보가 상기 프리프로세서(32)로부터 사전에 주어지며, 상기 어드레스 정보에 근거하여 상기 프레임 버퍼(18)상의 텍스쳐 영역에서 필요한 텍스쳐 데이터가 전송된다. 또한, 상기 CLUT 캐시(33G)에는 상기 텍스쳐의 묘화를 행할 때 참조하여야 할 CLUT 데이터가 상기 프레임 버퍼(18)상의 CLUT 영역으로부터 전송된다.
상기 N개의 텍스쳐 엔진(33A1, 33A2…33AN)에 의해 텍스쳐 맵핑처리라든지 미프맵 처리가 행해진 폴리곤 데이터는 상기 제1패스 스위쳐(33C)를 통해 M개의 피크셀 엔진(33D1, 33D2…33DM)으로 전송된다.
상기 M개의 피크셀 엔진(33D1, 33D2…33DM)은 Z 버퍼처리라든지 안티에어리어싱처리 등의 각종 화상처리를 병렬처리에 의해 행하며, M개의 화소 데이터를 생성한다.
그리고, 상기 M개의 피크셀 엔진(33D1, 33D2…33DM)에서 생성된 M개의 화소 데이터는 이 제2패스 스위쳐(33E)를 통해 상기 프레임 버퍼(18)에 기록된다.
여기에서 상기 제2패스 스위쳐(33E)는 상기 프리프로세서(32)로부터 피크셀인터리브의 제어정보가 공급되고, 상기 M개의 피크셀 엔진(33D1, 33D2…33DM)에서 생성된 M개의 화소 데이터중 L개의 화소 데이터를 상기 제어정보에 근거하여 선택함으로써, 상기 프레임 버퍼(18)상에 묘화하는 폴리곤 형상에 따른 M개의 기억장소를 액세스 단위로서 화소 데이터를 M개씩 기록하는 피크셀인터리브처리를 행하는 기능을 가지고 있다.
상기 묘화엔진(33)은 상기 프리프로세서(32)에 의해 전처리가 행해진 폴리곤데이터에 근거하여 각 폴리곤의 모든 화소 데이터를 생성하여 상기 프레임 버퍼(18)에 기록함으로써, 상기 묘화명령에 의해 폴리곤의 편성으로서 정의된 화상을 상기 프레임 버퍼(18)상에 묘화한다. 그리고, 상기 프레임 버퍼(18)에 묘화된 화상의 화소 데이터를 읽어내어 PCRTC(Programable Cathode Ray Tube Controller, 34)를 통해 비디오 신호로서 도시하지 않는 텔레비젼 수상기라든지 모니터 수상기로 공급한다.
여기에서 PCRTC(34)는 1개의 화면에 복수의 화상을 표시할 뿐만 아니라, 외부에서 받아 들여진 화상 데이터도 상기 화면에 표시할 수 있도록 동기신호에 따라서 프레임 버퍼(18)에 기록되고 있는 화상 데이터를 읽어내고 있다.
즉, PCRTC(34)는 예를 들면 도 5에 도시된 바와 같이, 동기신호 발생 회로(51)로부터의 수평 동기 신호, 수직 동기 신호를 H 카운터(52), V 카운터(53)의 카운트에 근거하여 소정의 어드레스를 발생한다. 그리고, PCRTC(34)는 상기 어드레스에 근거하여 VRAM(18)로부터 화상 데이터를 읽고, 이 화상 데이터가 공급된다. 그리고, PCRTC(34)는 화상 데이터의 출력제어를 행하며, D/A 컨버터(54)를 통해 비디오 신호를 출력한다.
구체적으로는 동기신호 발생 회로(51)는 수평 동기 신호 및 수직 동기 신호를 발생하며, 수평 동기 신호를 H 카운터(52)에 수직 동기 신호를 V 카운터(53) 등으로 공급한다.
H 카운터(52)는 공급된 수평 동기 신호를 카운트한다. V 카운터(53)는 H 카운터(52)의 카운트 동작에 근거하여 구동되고, 공급된 수직 동기 신호를 카운트한다.
PCRTC(34)는 1프레임마다 예를 들면 H 카운터(52) 및 V 카운터(53)가 소정수 카운트하여 절단위치를 결정한 후 어떤 화상에 대응하는 어드레스를 발생하고, 그후 소정수 카운트하여 절단위치를 결정한 후 다른 화상에 대응하는 어드레스를 발생한다. 즉, PCRTC(34)는 VRAM(18)에는 복수의 화상으로 이루어지는 1프레임의 화상 데이터가 기록되어 있기 때문에 프레임 주기내에서 각각의 화상 데이터에 대응하는 어드레스를 발생하고 있다.
VRAM(18)은 순서대로 프레임 주기로 화상 데이터가 기록되며, PCRTC(34)로부터 어드레스가 공급될 때마다 그 어드레스에 대응한 화상 데이터를 읽고, 이들 화상 데이터를 PCRTC (34)로 공급한다.
PCRTC(34)는 화면의 소정 위치에 소정의 화상이 표시되도록 공급된 화상 데이터의 출력제어를 한 후, 화상 데이터를 D/A 컨버터(54)로 공급한다. D/A 컨버터(54)는 공급된 화상 데이터를 아날로그 변환하여 비디오 신호를 출력한다.
즉, PCRTC(34)는 1화면중에 표시되는 복수의 화상에 대응하는 화상 데이터를 각각 VRAM(18)로부터 읽고, 읽혀진 화상 데이터의 출력제러를 함으로써 1화면중에 예를 들면 해상도가 다른 복수의 화상을 표시시킬 수 있다. 또, PCRTC(34)는 자세한 것은 후술하지만, 예를 들면 외부로부터의 화상 데이터를 받아들여서 VRAM(18)에 그 화상 데이터를 기록할 수 있고, 어드레스의 발생에 의해 그 화상 데이터를 다른 화상 데이터와 동일하게 읽어낼 수 있다.
이하, 제1실시 형태와 관계되는 CRTC의 구성에 대하여 설명한다. 제1실시 형태와 관계되는 PCRTC(34a)는 상술한 바와 같이 1화면중에 예를 들면 해상도가 다른 복수의 화상을 표시시키도록 예를 들면 CRTC 버퍼를 복수 구비하고, 또한, 각각의 CRTC 버퍼를 독립 제어할 수 있다.
구체적으로는 PCRTC(34a)는 예를 들면 도 6에 도시된 바와 같이 제어부(61)와, 복수의 CRTC 버퍼(62a 내지 62g)와, 선택합성부(63)를 구비한다. 또, VRAM(18)에는 예를 들면 도 7에 도시된 바와 같이, 각각 해상도 등의 다른 화상 데이터가 기록되어 있는 것으로 한다.
제어부(61)는 동기신호를 소정수 카운트하여 원하는 절단위치를 정하면 예를 들면 VRAM(18)에는 고해상도의 화상 데이터가 받아들여지지만 저해상도의 디스플레이에 표시하는 경우에는 필요에 따라서 해상도를 낮추고 있다. 그리고, PCRTC(34a)는 예를 들면 VRAM(18) 내에 기억된 저해상도의 어떠한 화상을 잘라내기 때문에 어드레스를 발생하며, 이 어드레스를 VRAM(18)으로 공급한다. 또한, PCRTC(34)은 예를 들면 다음의 절단위치가 결정되면 예를 들면 VRAM(18)내에 기억된 고해상도의 다른 화상 데이터를 잘라내기 위한 어드레스를 발생하게 된다.
VRAM(18)는 상술한 도 7에 도시된 바와 같이 1프레임중에 표시되는 예를 들면 저해상도, 고해상도의 화상 데이터 등이 각각 기록되고 있으며, 제어부(61)로부터 어드레스가 공급될때마다 그 어드레스에 따른 화상 데이터를 읽고, 화상 데이터를 CRTC 버퍼(62)로 공급하게 된다. 또, 후술하지만, VRAM(18)은 CRTC 버퍼(62g)를 통해 외부로부터 공급된 화상 데이터에 대해서도 다른 직접 VRAM(18)에 기록된 화상 데이터와 마찬가지로 제어부(61)로부터의 어드레스에 의해서 읽혀진다.
CRTC 버퍼(62)는 상술한 바와 같이 복수의 CRTC 버퍼(62a 내지 62g)로 구성되며, 각 CRTC 버퍼(62a 내지 62g)마다 예를 들면 해상도라든지 화상이 다른 화상데이터가 각각 공급되며, 공급된 화상 데이터를 일시 유지하게 된다. 그리고, CRTC 버퍼(62a 내지 62g)는 제어부(61)에 의해 각각 독립으로 제어되며, 1수평 주사 라인마다 화상 데이터를 순차 선택 합성부(63)로 공급한다. 이것에 의해, PCRTC(34a)는 예를 들면 도 7의 디스플레이 표시와 같이 수평 주사 라인마다 다른 해상도 등의 화상을 표시시킬 수 있다.
또한, CRTC 버퍼(62) 중, 예를 들면 1개의 CRTC 버퍼(62g)는 쌍방향성 기능을 갖는다. 즉, CRTC 버퍼(62g)를 예를 들면 외부로부터 공급되는 화상 데이터를 받아들일 수 있고, 받아들여진 화상 데이터를 VRAM(18)로 공급하게 된다. 이 때, VRAM(18)은 제어부(61)로부터 어드레스가 공급되면 다른 화상 데이터와 같이 받아들여진 화상 데이터를 읽어낼 수 있다. 그리고, 이 읽혀진 화상 데이터는 CRTC 버퍼(62g)를 통해 선택합성부(63)로 공급된다.
선택합성부(63)는 상술한 도 6에 도시된 바와 같이 공급된 화상 데이터의 선택을 하는 셀렉터(64)와, 계수제어회로(65)와, 필터(66)를 구비하며, CRTC 버퍼(62a 내지 62g)를 통해 셀렉터(64)에 각각의 화상 데이터가 공급된다.
셀렉터(64)는 제어부(61)의 제어에 근거하여 공급된 화상 데이터를 선택하여 소정의 화상 데이터만을 필터(66)로 공급한다. 한편, 계수제어회로(65)는 셀렉터(64)로부터 소정의 화상 데이터가 공급되면 제어부(61)의 연산 결과에 근거하여 예를 들면 화상 데이터의 일부의 파라미터를 변경하거나, 화상 데이터의 일부 또는 전부의 파라미터에 물체의 불투명도를 나타내는 알파치의 곱 등을 필터(66)로 공급되는 화상 데이터에 행한다.
필터(66)는 공급된 화상 데이터를 합성하고, 화상합성 데이터를 출력한다. 출력된 화상합성 데이터는 D/A 컨버터에 의해 아날로그 변환되고, 아날로그 변환된 비디오 신호는 도 7에 도시된 바와 같이, 디스플레이의 1화면에 복수의 화상을 표시시킬 수 있다.
이하, 제2실시 형태와 관계되는 CRTC의 구성에 대하여 설명한다. 또, 상기 제1실시의 형태와 동일한 것에는 같은 부호를 붙이며 상세한 설명는 생략한다.
제2실시 형태와 관계되는 PCRTC(34b)는 예를 들면 도 8에 도시된 바와 같이 CRTC 버퍼 대신에 라인버퍼를 구비하며, 이들 라인버퍼를 독립 제어함에 의해서도 동일하게 표시할 수 있다. 또, 상기 PCRTC(34b)는 예를 들면 제어부(71), 제어프로그램부(72), 제어레지스터(73), 캐시 메모리(74a,74b), 라인버퍼(75a 내지 75b) 및 선택합성부(63)를 구비한다.
제어부((71)는 제어프로그램(72)에 들어가 있는 프로그램에 근거하여 예를 들면 후술하는 화상 데이터의 일부의 파라미터를 변경하거나, 알파치의 연산 등을 행한다. 또한, 제어부(71)는 제어레지스터(73)를 통해, 예를 들면 VRAM(18)로 공급해야 할 어드레스를 발생하고, 또한, 캐시 메모리(74), 라인버퍼(75), 선택합성부(63)를 제어한다.
VRAM(18)은 공급된 어드레스에 따라서 화상 데이터를 읽어낸다. 읽혀진 화상 데이터는 라인버퍼(75a 내지 75d)를 통해 선택합성부(64)로 공급된다. 또, 라인버퍼(75d)는 쌍방향성의 라인버퍼이고, 예를 들면 외부에서 공급된 화상 데이터를 받아들이고, 이 화상 데이터를 VRAM(18)으로 공급할 수 있다. VRAM(18)은 라인버퍼(75d)를 통해 공급된 외부에서의 화상 데이터를 기록하고, 다른 화상 데이터와 같이 제어부에서의 어드레스에 근거하여 이 화상 데이터를 읽어낼 수 있다. 또한, VRAM(18)은 화상 데이터를 캐시 메모리(74a,74b)에도 공급하고 있다.
캐시 메모리(74a,74b)는 복수의 메모리로 구성되며, 공급된 화상 데이터를 기록할 수 있다. 그리고, 캐시 메모리(74a,74b)는 제어부(71)의 제어에 근거하여 화상 데이터를 읽고, 이 화상 데이터를 선택합성부(63)로 공급한다.
선택합성부(63)는 예를 들면 공급된 화상 데이터의 일부의 파라미터를 변경하거나 화상 데이터의 일부 또는 전부의 파라미터에 물체의 불투명도를 나타내는 알파치의 곱 등을 행한 후, 공급된 각각의 화상 데이터를 선택하고, 선택된 화상데이터를 합성한다. 합성된 화상 데이터는 D/A 컨버터에 의해 아날로그 변환된다.
아날로그 변환된 신호는 예를 들면 도 7에 도시된 바와 같이 디스플레이의 화면중에 타일상의 화상을 복수 표시시킬 수 있다. 즉, PCRTC(34b)는 CRTC 버퍼 대신에 라인버퍼(75a 내지 75d)를 사용하였기 때문에, 생산비용의 삭감에 기여할 수 있다.
또한, PCRTC(34b)는 VRAM(18)으로부터 읽어낸 화상 데이터가 공급되고, 라인버퍼(75a 내지 75d)를 통해 복수의 화상 데이터의 출력제어를 각각 독립적으로 행할 수 있기 때문에 예를 들면 디스플레이에 표시되는 1화면에 복수의 화상을 표시시킬 수 있다.
또한, PCRTC(34b)는 외부에서의 화상 데이터를 쌍방향성의 라인버퍼(75d)에 의해서 받아들이고, 이 화상 데이터를 VRAM에 기록할 수 있기 때문에, 제어부에서 소정의 어드레스가 발생하면, 받아들여진 화상 데이터는 다른 화상 데이터와 같이 VRAM(18)로부터 읽혀지게 된다. 이것에 의해, PCRTC(34b)는 디스플레이의 1화면에 복수의 화상을 표시시킬 뿐만 아니라 외부에서 화상을 받아들여서 표시시키는 것도 가능하다.
이러한 본 발명을 적용한 비디오 게임장치는 예를 들면, 도 9의 평면도, 도 10의 정면도 및 도 11의 측면도에 나타내는 바와 같은 구성으로 되어 있다.
즉, 이 비디오 게임장치(201)는 도 9에 도시된 바와 같이 기본적으로, 장치본체(202)와, 이 장치 본체(202)에 대하여 케이블(227)를 통해 접속되는 조작장치(217)에 의해 구성되어 있다. 장치 본체(202)의 상면의 중앙부에는 디스크 장착부(203)가 설치되고, 그 내부에 도 12에 도시된 바와 같은 CD-ROM(251)이 장착되도록 이루어진다. 디스크 장착부(203)의 좌측에는 장치의 전원을 온 또는 오프할 때 조작되는 전원스위치(205)와, 게임을 일단 리세트할 때에 조작되는 리세트 스위치(204)가 설치되어 있다. 또한, 디스크 장착부(203)의 우측에는 디스크 장착부(203)에 대하여 CD-ROM(251)을 착탈할 때에 조작되는 디스크 조작 스위치(206)가 설치되어 있다.
또한, 장치 본체(202)의 정면에는 도 10에 도시된 바와 같이 접속부(207A,207B)가 설치되어 있다. 이들 접속부(207A,207B)에는 조작장치(217)로부터 도출된 케이블(227)의 선단에 설치되어 있는 접속 단차부(226)와, 메모리 카드 등으로 구성되는 기록 장치(228)를 접속하기 위해서 접속단자 삽입부(212)와 기록삽입부(208)가 각각 설치되어 있다. 즉, 이 장치 본체(202)에는 조작장치(217)와 기록 장치(228)가 각각 2개 접속할 수 있도록 이루어지져 있다.
여기에서 도 10의 정면도에는 우측의 접속부(207B)에 접속단차부(226)와 기록 장치(228)가 장착되며, 좌측의 접속부(207A)에는 접속단자부(226)와 기록 장치(228) 모두 장착되어 있지 않는 상태를 나타내고 있다. 도 10에 도시된 바와 같이, 기록 장치(228)를 장착하는 기록삽입부(208)에는 셔터(209)가 설치되어 있고, 기록 장치(228)를 장치 본체(202)에 대하여 장착할 때 기록 장치(228)의 선단에서 셔터(209)를 밀어넣도록 하여 장착이 행해진다.
또한, 접속단자부(226)의 파지부(231A)와 기록 장치(228)에는 파지부(242A)에는 각각 예를 들면 롤렛 가공 등에 의한 미끄러짐 정지 가공이 행해지고 있다. 또, 도 11의 측면도에 도시된 바와 같이 접속 단자부(226)와 기록 장치(228)의 길이(L)는 거의 동일한 길이로 되어 있다.
조작장치(27)에는 좌우의 손으로 파지되는 지지부(220, 221)가 설치되고, 지지부(220, 221)의 선단에는 조작부(218, 219)가 설치되어 있다. 조작부(224,225)는 좌우의 손의 집게 손가락으로 조작되며 조작부(218, 219)는 좌우의 엄지 손가락으로 조작된다.
조작부(218, 219)의 사이에는 게임중에 있어서 실렉트 조작을 행할 때 조작되는 실렉트 스위치(222)와, 게임을 개시할 때 조작되는 스타트 스위치(223)가 설치되어 있다.
이 비디오 게임장치(201)에서는 상기 디스크 장착부(203)에 장착된 CD-ROM(251)이 상술의 CD-ROM 드라이버(30)에 의해 재생된다. 또한, 상기 조작장치(217)는 상술의 입력디바이스(28)에 상당하는 것이고, 또한, 상기 기록 장치(228)는 상술한 보조기억장치(27)에 상당하는 것이다.
이상 상세히 설명한 바와 같이, 본 발명에 관계되는 어드레스 발생 장치에 의하면, 동기신호에 근거하여 소정의 어드레스가 발생하고, 필드 메모리에 기록되어 있는 각 화상 데이터는 순차로 읽혀지고, 이 읽어낸 각 화상 데이터가 어드레스 발생 장치내의 복수의 라인버퍼에 각각 공급된다. 따라서, 어드레스 발생 장치는 각 라인버퍼를 통해 각 화상 데이터의 출력을 각각 독립적으로 제어함으로써 1화면중에 복수의 화상을 표시시킬 수 있다.
또한, 상기 어드레스 발생 장치에 의하면, 상기 복수의 라인버퍼중 적어도 1개는 외부에서의 화상 데이터를 받아들여서 필드 메모리에 기록할 수 있기 때문에, 소정의 어드레스가 발생하면 외부에서 들어간 화상 데이터는 다른 화상 데이터와 같이 필드 메모리로부터 읽혀진다. 따라서, 상기 어드레스 발생 장치는 외부에서 받아들여진 화상을 화상 메모리에 기록되고 있는 화상 데이터와 같이 읽어낼 수 있고, 1화면중에 복수의 화상을 표시시킬 수 있다.
본 발명에 관계되는 화상 표시 장치에 의하면 동기신호에 근거하여 소정의 어드레스가 발생하고, 필드 메모리에 기록되고 있는 각 화상 데이터는 순차로 읽혀지고, 이 읽어낸 각 화상 데이터가 어드레스 발생수단내의 복수의 라인버퍼에 각각 공급되어 있다. 따라서, 화상 표시 장치는 각 라인버퍼를 통해, 각 화상 데이터의 출력을 각각 독립적으로 제어하여 비디오 신호를 출력함으로써 1화면중에 복수의 화상을 표시시킬 수 있다.
또한, 상기 화상 표시 장치에 의하면 상기 복수의 라인버퍼중 적어도 1개는 외부에서의 화상 데이터를 넣어 필드 메모리에 기록할 수 있기 때문에, 소정의 어드레스가 발생하면, 외부에서 받아들여진 화상 데이터는 다른 화상 데이터와 같이 필드 메모리로부터 읽혀진다. 따라서, 상기 화상 표시 장치는 외부에서 받아들여진 화상을 화상 메모리에 기록되어 있는 화상 데이터와 같이 읽어내어 비디오 신호를 출력할 수 있고 1화면중에 복수의 화상을 표시시킬 수 있다.
상기 화상 표시 장치에 의하면 제어 수단은 프로그램제어됨으로써, 예를 들면 화상 데이터의 일부 파라미터를 변경하거나, 알파치의 연산 등을 행함으로써, 선명한 화상을 표시시킬 수 있다.
또한, 상기 화상 표시 장치에 의하면 상기 캐시 메모리는 화상신호를 기록하고, 상기 제어수단은 캐시 메모리에 기록된 화상신호를 순서대로 읽기 제어함에 의해 1화면에 동일한 화상을 복수 표시시킬 수 있다.

Claims (9)

  1. 동기신호에 근거하여 화상 메모리에 기록되고 있는 화상신호를 읽어내기 위한 어드레스를 생성하는 어드레스 생성수단과,
    상기 어드레스에 근거하여 상기 화상 메모리로부터 읽혀진 화상신호가 각각 공급되는 복수의 버퍼와,
    상기 복수의 버퍼로 공급된 화상신호가 1화면에 표시되도록 상기 복수의 버퍼로부터 출력되는 화상신호를 각각 독립적으로 제어를 하는 제어수단을 구비하는 것을 특징으로 하는 어드레스 발생 장치.
  2. 제1항에 있어서, 상기 복수의 버퍼중 적어도 한 버퍼는 외부에서 공급된 화상신호를 받아들이고, 이 화상신호를 상기 화상 메모리로 공급하는 것을 특징으로 하는 어드레스 발생 장치.
  3. 동기신호에 근거하여 화상 메모리에 기록되고 있는 화상신호를 읽어내기 위한 어드레스를 생성하는 어드레스 생성수단과, 상기 어드레스에 근거하여 상기 화상 메모리로부터 읽혀진 화상신호가 각각 공급되는 복수의 버퍼와, 상기 복수의 버퍼에 각각 공급된 화상신호가 1화면에 표시되도록 상기 복수의 버퍼로부터 출력되는 화상신호를 각각 독립적으로 제어를 하는 제어수단을 갖는 어드레스 발생수단과,
    상기 복수의 버퍼로부터 출력되는 화상신호를 합성하는 합성수단을 구비하는 것을 특징으로 하는 화상 표시 장치.
  4. 제3항에 있어서, 상기 복수의 버퍼중 적어도 한 버퍼는 외부에서 공급된 화상신호를 받아들이고, 이 화상신호를 상기 화상 메모리로 공급하는 것을 특징으로 하는 화상 표시 장치.
  5. 제3항에 있어서, 상기 합성수단은 상기 제어수단의 소정의 연산에 근거하여 프로그램 제어되는 것을 특징으로 하는 화상 표시 장치.
  6. 제3항에 있어서, 상기 화상 메모리로부터 읽혀진 화상신호가 공급되는 1개이상의 캐시 메모리를 구비하며,
    상기 캐시메모리는 공급된 화상신호를 기록하고,
    상기 제어수단은 상기 캐시 메모리에 기록된 화상신호를 순서대로 읽기제어함으로써 1화면에 동일한 화상을 복수 표시시키는 것을 특징으로 하는 화상 표시 장치.
  7. 제3항에 있어서, 상기 버퍼는 라인 메모리로 이루어지는 것을 특징으로 하는 화상 표시 장치.
  8. 동기신호에 근거하여, 화상 메모리에 기록되고 있는 화상신호를 읽어내기 위한 어드레스를 생성하고,
    상기 어드레스에 근거하여 상기 화상 메모리로부터 읽혀진 화상신호를 복수의 버퍼에 각각 공급하고,
    상기 복수의 버퍼로 공급된 화상신호가 1화면에 표시되도록 상기 복수의 버퍼로부터 출력되는 화상신호를 각각 독립적으로 제어를 하는 것을 특징으로 하는 어드레스 발생 방법.
  9. 동기신호에 근거하여, 화상 메모리에 기록되고 있는 화상신호를 읽어내기 위한 어드레스를 생성하고,
    상기 어드레스에 근거하여 상기 화상 메모리로부터 읽혀진 화상신호를 복수의 버퍼에 각각 공급하고,
    상기 복수의 버퍼에 공급된 화상신호가 1화면에 표시되도록 상기 복수의 버퍼로부터 출력되는 화상신호를 각각 독립적으로 제어하며,
    상기 복수의 버퍼로부터 출력되는 화상신호를 합성하고 표시하는 것을 특징으로 하는 화상 표시 방법.
KR1019970707013A 1996-02-06 1997-02-06 화상표시장치및화상표시방법 KR100427520B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8020333A JPH09212146A (ja) 1996-02-06 1996-02-06 アドレス発生装置及び画像表示装置
JP96-20333 1996-02-06

Publications (2)

Publication Number Publication Date
KR19980703614A true KR19980703614A (ko) 1998-12-05
KR100427520B1 KR100427520B1 (ko) 2004-07-19

Family

ID=12024219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970707013A KR100427520B1 (ko) 1996-02-06 1997-02-06 화상표시장치및화상표시방법

Country Status (11)

Country Link
US (1) US6362827B1 (ko)
EP (1) EP0821339B1 (ko)
JP (1) JPH09212146A (ko)
KR (1) KR100427520B1 (ko)
CN (1) CN1111306C (ko)
AT (1) ATE295603T1 (ko)
AU (1) AU710656B2 (ko)
CA (1) CA2216721A1 (ko)
DE (1) DE69733228T2 (ko)
TW (1) TW375724B (ko)
WO (1) WO1997029476A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3645024B2 (ja) * 1996-02-06 2005-05-11 株式会社ソニー・コンピュータエンタテインメント 描画装置及び描画方法
US6768774B1 (en) * 1998-11-09 2004-07-27 Broadcom Corporation Video and graphics system with video scaling
US6573905B1 (en) 1999-11-09 2003-06-03 Broadcom Corporation Video and graphics system with parallel processing of graphics windows
US6853385B1 (en) * 1999-11-09 2005-02-08 Broadcom Corporation Video, audio and graphics decode, composite and display system
EP1145218B1 (en) * 1998-11-09 2004-05-19 Broadcom Corporation Display system for blending graphics and video data
US6636222B1 (en) * 1999-11-09 2003-10-21 Broadcom Corporation Video and graphics system with an MPEG video decoder for concurrent multi-row decoding
US6661422B1 (en) 1998-11-09 2003-12-09 Broadcom Corporation Video and graphics system with MPEG specific data transfer commands
US7982740B2 (en) 1998-11-09 2011-07-19 Broadcom Corporation Low resolution graphics mode support using window descriptors
US7446774B1 (en) * 1998-11-09 2008-11-04 Broadcom Corporation Video and graphics system with an integrated system bridge controller
US8913667B2 (en) * 1999-11-09 2014-12-16 Broadcom Corporation Video decoding system having a programmable variable-length decoder
US9668011B2 (en) * 2001-02-05 2017-05-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Single chip set-top box system
US6538656B1 (en) 1999-11-09 2003-03-25 Broadcom Corporation Video and graphics system with a data transport processor
AU2001239559A1 (en) * 2000-03-23 2001-10-03 Sony Computer Entertainment Inc. Image processing apparatus and method
US7409441B2 (en) * 2001-05-18 2008-08-05 Sony Computer Entertainment Inc. Display apparatus for accessing desired web site
JP2004219759A (ja) * 2003-01-15 2004-08-05 Chi Mei Electronics Corp 画像表示処理方法、画像表示処理装置、画像表示装置および画像表示処理システム
US7667710B2 (en) 2003-04-25 2010-02-23 Broadcom Corporation Graphics display system with line buffer control scheme
US8063916B2 (en) * 2003-10-22 2011-11-22 Broadcom Corporation Graphics layer reduction for video composition
US20060125835A1 (en) * 2004-12-10 2006-06-15 Li Sha DMA latency compensation with scaling line buffer
CN107945138B (zh) * 2017-12-08 2020-04-03 京东方科技集团股份有限公司 一种图片处理方法和装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59222884A (ja) * 1983-06-01 1984-12-14 株式会社安川電機 Ｃｒｔグラフイツクデイスプレイ装置
JPH02114293A (ja) 1988-10-24 1990-04-26 Yokogawa Electric Corp グラフィックディスプレイ装置
JP2530880B2 (ja) * 1988-03-31 1996-09-04 横河電機株式会社 グラフィックディスプレイ装置
JP2508544B2 (ja) 1988-10-24 1996-06-19 横河電機株式会社 グラフィックディスプレイ装置
US5065343A (en) 1988-03-31 1991-11-12 Yokogawa Electric Corporation Graphic display system for process control using a plurality of displays connected to a common processor and using an fifo buffer
JP2663566B2 (ja) 1988-10-24 1997-10-15 横河電機株式会社 グラフィックディスプレイ装置
JPH021773U (ko) 1988-06-17 1990-01-08
US5097257A (en) * 1989-12-26 1992-03-17 Apple Computer, Inc. Apparatus for providing output filtering from a frame buffer storing both video and graphics signals
JPH05324821A (ja) * 1990-04-24 1993-12-10 Sony Corp 高解像度映像及び図形表示装置
US5943065A (en) * 1991-11-21 1999-08-24 Videologic Limited Video/graphics memory system
WO1993020513A1 (en) * 1992-04-07 1993-10-14 Chips And Technologies, Inc. Method and apparatus for performing run length tagging for increased bandwidth in dynamic data repetitive memory systems
JP2585957B2 (ja) * 1992-08-18 1997-02-26 富士通株式会社 ビデオデータ変換処理装置とビデオデータ変換装置を有する情報処理装置
US6091430A (en) * 1993-03-31 2000-07-18 International Business Machines Corporation Simultaneous high resolution display within multiple virtual DOS applications in a data processing system
JP3348917B2 (ja) * 1993-06-11 2002-11-20 富士写真フイルム株式会社 画像信号処理装置
US5473342A (en) * 1993-10-19 1995-12-05 Chrontel, Inc. Method and apparatus for on-the-fly multiple display mode switching in high-resolution bitmapped graphics system
US5608864A (en) * 1994-04-29 1997-03-04 Cirrus Logic, Inc. Variable pixel depth and format for video windows
US6014126A (en) * 1994-09-19 2000-01-11 Sharp Kabushiki Kaisha Electronic equipment and liquid crystal display
US5611041A (en) * 1994-12-19 1997-03-11 Cirrus Logic, Inc. Memory bandwidth optimization
JP3078215B2 (ja) * 1995-01-06 2000-08-21 ミツビシ・エレクトリック・インフォメイション・テクノロジー・センター・アメリカ・インコーポレイテッド ディスプレイ装置
US5920327A (en) * 1995-06-06 1999-07-06 Microsoft Corporation Multiple resolution data display
US5691768A (en) * 1995-07-07 1997-11-25 Lucent Technologies, Inc. Multiple resolution, multi-stream video system using a single standard decoder
US5745095A (en) * 1995-12-13 1998-04-28 Microsoft Corporation Compositing digital information on a display screen based on screen descriptor

Also Published As

Publication number Publication date
ATE295603T1 (de) 2005-05-15
MX9707536A (es) 1997-11-29
AU710656B2 (en) 1999-09-23
CN1181829A (zh) 1998-05-13
CN1111306C (zh) 2003-06-11
DE69733228T2 (de) 2006-01-26
DE69733228D1 (de) 2005-06-16
EP0821339A1 (en) 1998-01-28
JPH09212146A (ja) 1997-08-15
KR100427520B1 (ko) 2004-07-19
AU1618897A (en) 1997-08-28
CA2216721A1 (en) 1997-08-14
EP0821339A4 (en) 1998-12-23
TW375724B (en) 1999-12-01
EP0821339B1 (en) 2005-05-11
US6362827B1 (en) 2002-03-26
WO1997029476A1 (fr) 1997-08-14

Similar Documents

Publication Publication Date Title
KR100427520B1 (ko) 화상표시장치및화상표시방법
KR100422082B1 (ko) 묘화장치및묘화방법
US6149520A (en) Video game method and apparatus for effecting character movement and ball control determination
US5634850A (en) Image processing device and method
US6256047B1 (en) Method of judging hits and computer-readable storage medium storing game data
JPH08161510A (ja) テクスチャマッピング装置
JP2006068138A (ja) ゲーム装置および画像処理プログラム
EP0992267B1 (en) Image creating apparatus, displayed scene switching method for the image creating apparatus, computer-readable recording medium containing displayed scene switching program for the image creating apparatus, and video game machine
KR100471905B1 (ko) 메모리액세스방법및데이터처리장치
US6339430B1 (en) Video game machine and method for changing texture of models
JP2001228854A (ja) ゲーム装置、情報記憶媒体、および情報伝送媒体
US6151035A (en) Method and system for generating graphic data
KR960014826B1 (ko) 비디오 메모리(Video Memory)의 액세스(Access)를 제어하는 장치
WO1995001629A1 (fr) Dispositif et procede de traitement d'images et machine de jeu dotee d'un organe de traitement d'images
US5987190A (en) Image processing system including a processor side memory and a display side memory
JP3548648B2 (ja) 描画装置及び描画方法
JPH1153570A (ja) 画像処理装置及び画像処理方法並びに記録媒体
MXPA97007536A (en) Apparatus for general directions, apparatus for exhibiting images, method for generating addresses and method for exhibiting image
JP3468985B2 (ja) グラフィック描画装置、グラフィック描画方法
JP3397494B2 (ja) データ処理装置及びこの処理装置を用いたゲーム機並びにデータ処理方法
JP3934111B2 (ja) 描画装置及び描画方法
JPH0981117A (ja) 画像制御装置
CA2452387A1 (en) Image and sound processing apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140319

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee