KR19980703224A - 다공성 실리콘을 포함하는 전계 발광 장치 - Google Patents

다공성 실리콘을 포함하는 전계 발광 장치 Download PDF

Info

Publication number
KR19980703224A
KR19980703224A KR1019970706628A KR19970706628A KR19980703224A KR 19980703224 A KR19980703224 A KR 19980703224A KR 1019970706628 A KR1019970706628 A KR 1019970706628A KR 19970706628 A KR19970706628 A KR 19970706628A KR 19980703224 A KR19980703224 A KR 19980703224A
Authority
KR
South Korea
Prior art keywords
porous silicon
region
electroluminescent device
silicon
electroluminescence
Prior art date
Application number
KR1019970706628A
Other languages
English (en)
Inventor
레이 트레보 카남
티모시 안그람 콕스
아르만도 로니
안드류 존 시몬스
리차드 시몬 블라커
Original Assignee
에스 알 스켈턴
더 세크레터리 오브 스테이트 포 디펜스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스 알 스켈턴, 더 세크레터리 오브 스테이트 포 디펜스 filed Critical 에스 알 스켈턴
Publication of KR19980703224A publication Critical patent/KR19980703224A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/34—Materials of the light emitting region containing only elements of Group IV of the Periodic Table
    • H01L33/346—Materials of the light emitting region containing only elements of Group IV of the Periodic Table containing porous silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Devices (AREA)

Abstract

전계 발광 장치(10)는 벌크 실리콘 영역(20)에 인접한 다공성 실리콘 영역(22)을 포함하고, 투명한 인듐 주석 산화물의 최상부 전기 접촉부(24)와 알루미늄의 바닥 전기 접촉부를 모두 구비한다. 상기 장치는 저항 접촉부를 제공하기 위하여 대량으로 도핑된 영역(28)을 포함한다. 다공성 실리콘 영역(22)은 상기 벌크 실리콘의 이온 주입된 표면층을 통하여 양극 산화 처리하여 제조된다. 상기 실리콘은 이온 주입 단계와 양극 산화 단계 사이에서 가열 냉각되지 않은채로 유지된다. 상기 장치(10)는 다공성 실리콘 영역(22)내에 정류 p-n 접합을 가진다.

Description

다공성 실리콘을 포함하는 전계 발광 장치
발광 장치는 다양한 과정에 의해 빛을 방사할 수 있다. 종래의 텅스텐 와이어 백열전구는 백열전구의 원소가 일정한 온도에 다다르면 가시광선을 방사한다. 고온의 물질로부터 가시광선의 방사를 백열이라 한다. 발광은 백열과는 다른 현상으로 여기된 에너지 상태에서 기저 상태일 수 있는 더 낮을 상태로 이동할 때 전자가 복사적으로 에너지를 잃을 때 발생한다. 형광은 광자를 흡수하여 고에너지 레벨로 여기되는 전자로부터의 발광이다. 형광 다공성 실리콘은 미합중국 특허 제 5,438,618호에 상술되어 있다. 전계 발광은 전기장 또는 전류에 의해 더 높은 에너지 레벨로 여기되는 전자로부터의 발광이다. 전계 발광 다공성 실리콘의 예는 영국 특허 제 GB2268333B호에 상술되어 있다.
발광 다이오드는 전계 발광 장치의 중요한 분야이다. 발광 다이오드는 일반적으로 Ga1-xAlxAS, Ga1-xInxAs1-yPy및 GaAs1-xPx시스템의 반도체 재료로 제조된다. 발광 다이오드의 효율 기준은 다이오드에 의해 발상된 광자의 수를 다이오드에 들어가는 전자의 수로 나누는 것으로 저의되는 외부 광자 효율이다. 상기 재료로 제조된 장치는 10%이상의 외부 양자 효율을 가질 수 있다. GaAs 화합물로 제조된 전계 발광 장치는 실리콘 기초 집저기 회로 기술과 단일 결정으로 통합하기가 어렵다는 단점이 있다. 실리콘 기초 집적 회로 기술과 양립할 수 있는 전계 발광 장치를 생산할 수 있는 방법은 수년동안 반도체 기술 분야에 숙련된 사람에게 중요한 목적이 되어왔다.
전계 발광 장치의 발광 재료로서 다공성 실리콘 사용 가능성에 대한 세계적인 관심이 1990년 응용 물리학지 제 10권 1046 내지 1048 페이지 L.T.Canham의 논문에 의해 발생되었다. 상기 논문의 보고에 의하면 실온에서 다공성 실리콘의 양자 와이어로부터 효율적인 가시 전계 발광이 발생하였다 실리콘 양자 와이어는 물리적으로 너비가 10nm 이하이고 길이가 그 너비의 두배 이상이고 그 경계는 적절한 패시베이션에 의해 둘러싸인 실리콘의 연속적인 컬럼으로 정의될 수 있다. 다공성 실리콘 전계 발광 장치는 광학 디스플레이 및 광전자 집적 회로와 같은 응용분야에 이용되는 종래이 실리콘 집적 회로 제조 기술과 내제적으로 호환가능하다는 장점을 제공한다.
전술한 바와 같은 전계 발광 다공성 실리콘은 영국 특허 제 GB2268333B호에 기술되어 있다. 전계 발광 다공성 실리콘에 대한 세계적 관심은 다공성 실리콘을 합체하는 전계 발광 장치를 기술하는 많은 과학 논문에 의해 증명되었다. 그러나, 상기 장치에 대해 보고된 발광 효율은 유감스럽게도 저조했다. 1993년 진공 과학과 기술 A 잡지 제 11권, 제 4번 1736 내지 1738 페이지에서 케산(V.P.Kesan) 외다수는 0.04% 내지 0.1% 범위의 효율을 가지는 p-n 접합 다공성 실리콘 전계 발광 장치를 보고했다. 그러나 케산외 다수의 장치는 전계 발광이 관측가능해지기 전에 30,000Am-2의 임계 전류 밀도를 가진다. 이런 높은 임계값은 언급한 효율값과 일치하지 않는 것처럼 보일 것이다. 또한, 인용된 효율 기준이 외부 광자 효율값인지 또는 내부 광자 효율과 같은 다른 효율인지에 대하여 케산외 다수의 논문에 나타나 있는 바가 없다. 만약 인용된 효율값이 내부 광자 효율이라면, 외부 광자 효율값은 훨씬 더 낮을 것이며, 아마도 계수 10단위 정도는 더 낮을 것이다.
고즈뢰스키(F.Kozlowski)외 다수는 1994년 센서 및 액츄에이터 A 제 A43권 제 1-3번 153 내지 156페이지에서 0.01%의 광자 효율을 가지는 다공성 실리콘의 발광 장치를 발표했다. 그러나, 이 논문은 10-3내지 10-14% 범위의 광자 효율을 가지는 발광 장치의 전기적 특징의 상세만 제공한다.
벨리아코프(L.V.Belyakov)외 다수는 1993년 반도체 제 27권 제 11 내지 12번 999 내지 1001 페이지에 액체 전해물을 포함하는 음극으로 바이어스된 전계 발광 다공성 실리콘 장치에 대하여 발광 효율이 0.3% 까지임을 발표하였다. 그들은 또한 200Am-2의 전류 밀도에서 전계 발광을 관측했음을 발표하였다. 액체 전해질을 포함하는 장치는 종래의 실리콘 기초 마이크로회로와 함께 집적하기 어려울 것이다.
랑(W.Lang)외 다수는 1993년 발광 잡지 제 57권 169 내지 173 페이지에서 얇은 금박 전극을 가지는 전계 발광 장치를 상술했다. 랑외 다수는 1.1Am-2의 임계 전류 밀도보다 높은 전계 발광을 관측했고 0.01%의 외부 광자 효율을 측정했다. 그들은 그들의 장치가 0.1%보다 더 큰 내부 효율을 가졌다고 평가한다. 외부 효율값은 장치 외부의 광자를 발생하는 효율의 측정 기준이며 상기 장치 내의 광자를 발생하는 효율의 측정 기준인 내부 효율 값과는 다르다. 내부 효율값은 내부 흡수 및 산란 메카니즘 때문에 외부 효율값보다 더 높을 것이다.
다공성 실리콘 발광 다이오드에 대하여 간행된 모든 과학 논물은 대기에서 동작하는 동안의 장치 성능과 관련이 있다. 1994년 뉴저지 페닝톤에서 열린 전기화학 학회에서 실리콘 재료 과학 및 기술에 대한 제 7회 국제 심포지움의 회보 제 94-10권 569내지 574D 페이지에 간행된 바도즈(Badoz)외 다수의 논물은 이것에 대한 예외이다. 이들은 비효율적인(외부 양자 효율 10-4%) 다공성 실리콘 발광 다이오드의 안정성이 대기보다 건조한 질소 기체에서 동작될 때 상당히 향상된다는 것을 증명했다. 이들은 실리콘 조직의 전기적으로 강화된 산화로부터 붕괴가 일어난다고 주장한다.
p형 실리콘이 양극화될 때 n형 다공성 실리콘이 생성된다고 주장하는 과학논문이 발생되었다. 풀스포드(N.J.Pulsford)외 다수는 1993년 발광 잡지 제 57권 181 내지 184페이지에 형광 다공성 실리콘을 생성하는 25Ω㎝ p형 실리콘 기판의 양극화를 발표했다. 다공성 실리콘의 전지적 특성을 측정하는 과정에 그들은 다공성 실리콘은 n형이라는 결론을 얻었다. 아미솔라(Amisola)외 다수는 1992년 응용물리학 회보 제 61권 제 21번 2595 내지 2597페이지에 적어도 다공성 실리콘의 표면은 n형 재료처럼 작용하는 것을 보여주는 p형 실리콘으로부터 생성된 다공성 실리콘의 스캐닝 터널링 현미경 측정을 발표했다.
미합중국 특허 제 5,348,613호에 기술된 방법을 이용하여, 대량으로 도핑된 p형 실리콘으로부터 생성된 30%의 다공성을 가지는 다공성 실리콘의 확산 저항을 측정하면 다공성 실리콘의 확산 저항이 깊이의 증가에 따라 증가됨을 알 수 있다. 이것은 깊이의 증가에 따른 저항의 증가에 대응한다. 이것은 대량으로 도핑된 n형 실리콘으로부터 생성된 다공성 실리콘의 성질에 반대되는 것으로, 다공성 실리콘(실리콘 인터페이스)에서 형성되는 n-p형 접합을 나타낸다. p-n 실리콘 구조의 양극 산화처리에 의해 전계 발광 장치의 발생을 기술하는 이전에 공지된 저술은 결국 원래의 p-n 인터페이스에 대응하는 위치에서 다공성 실리콘내에 형성되는 p-n 접합이 아니라 대신 다공성 실리콘과 벌크 실리콘 사이의 이형 접합을 나타낸다.
본 발명은 전계 발광 장치에 관한 것으로 특히 다공성 실리콘 재료로 제조된 전계 발광 장치에 관한 것이다.
도 1은 본 발명의 전계 발광 장치의 개략적인 수직 단면도.
도 2는 제 2 이온 매스 분광계에 의해 결정된 이온 주입후 실리콘 웨이퍼의 붕소 불순물 농도의 구성을 그래프로 도시한 도면.
도 3은 붕소 주입 후의 실리콘 웨이퍼의 단면을 개략적으로 도시한 도면.
도 4는 주입된 웨이퍼를 양극 산화 처리하기 위한 양극 산화 처리 장비를 개략적으로 도시한 도면.
도 5는 도 1의 장치에 대한 전기적인 접촉 후의 상기 장치를 도시한 도면.
도 6a는 광출력 측정 장치를 도시한 도면.
도 6b는 도 1의 장치의 출력 효율을 측정하기 위한 광출력 출력 장치를 도시한 도면.
도 6c는 도 6b의 장치의 구성을 측정하기 위한 배치를 개략적으로 도시한 도면.
도 7은 도 1의 장치의 전계 발광과 형광 측정량을 그래프로 도시한 도면.
도 8은 도 1의 장치의 측정된 전기적인 특징을 도시한 도면.
도 9는 도 1의 장치의 다른 전기적인 특징을 도시한 도면.
도 10은 도 1의 장치로부터의 광 출력에 대한 측정량을 인가된 전류 밀도의 함수로 도시한 도면.
도 11은 본 발명의 장치에 대하여 전류 밀도에 대한 외부 양자 효율의 그래프.
도 12는 본 발명의 장치에 대하여 출력 효율을 시간 함수로 도시한 도면.
도 13은 두께가 200nm인 인듐 주석 산화물 상부 접촉을 가지는 장치에 대하여 출력 효율을 시간 함수로 도시한 도면.
도 14는 본 발명의 장치로부터 나온 변조된 광출력을 도시한 도면.
도 15는 전계 발광의 변조 진폭의 구성을 구동 주파수의 함수로 도시한 도면.
도 16은 양극 산화 처리 후 도 1의 장치의 붕소 불순물 농도의 구성을 도시한 도면.
도 17은 붕소 주입과 양극 산화 처리 사이에 가열냉각된 장치를 위하여 양극 산화 처리 후 붕소 불순물 농도의 구성을 도시한 도면.
도 18은 본 발명의 장치의 가능한 구조를 개략적으로 도시한 도면.
도 19는 도 1의 장치의 가능한 밴드 구조를 개략적으로 도시한 도면.
도 20은 상가 장치에 바이어스 전압을 인가한 후의 가능한 밴드 구조를 개략적으로 도시한 도면.
본 발명의 목적은 다른 전계 발광 장치를 제공하는 것이다.
본 발명은 전계 발광을 발생하도록 바이어스 가능하고 전계 발광 다공성 실리콘 영역과 상기 다공성 실리콘 영역에 대한 전기 접속부를 포함하는 전계 발광 장치를 제공하며, 1.0Am-2보다 낮은 전류 밀도를 가지는 전류가 상기 장치를 흐르도록 상기 장치가 바이어스될 때 상기 다공성 실리콘 영역으로부터의 전계 발광이 검출되는 것을 특징으로 한다.
본 발명은 전계 발광을 발생하기 위하여 낮은 임계 전류가 요구되는 이점을 가지고 있다. 낮은 임계 전류는 전력 보존이 꼭 필요한 응용분야, 예를 들면 전지에 의해 전류이 공급되는 전자공학 분야에 유리한다.
본 발명의 장치는 불순물이 주입된 후 가열 냉각 되지 않은 실리콘 웨이퍼를 양극 산화 처리하는 단계를 포함하는 방법에 의해 제조될 수 있다. 일반적으로, 실리콘 웨이퍼가 불순물을 전기적으로 활성화하기 위하여 불순물 주입을 받은 후 가열 냉각되어 상기 주입 공정에 의해 격자 구조에 생긴 손상을 가열 냉각한다. 가열 냉각 단계 없이 불순물을 주입한 후 웨이퍼를 양극 산화 처리하는 것은 실리콘 처리 기술에 익숙한 사람에게 의외의 공정으로 생각될 것이다.
상기 장치는 바이어스될 때 전계 발광하여 0.1Am-2보다 작은 전류 밀도를 가지는 전류가 상기 장치를 통하여 흐를 수 있다. 상기 장치로부터의 전계 발광은 전류 밀도가 0.1Am-2보다 작을 때 육안으로 볼 수 있다. 전계 발광은 전류 밀도가 0.01Am-2보다 작고 0.0001Am-2만큼 낮을 때 검출될 수 있다. 전계 발광의 외부 양자 효율은 0.1% 이상일 수 있다. 200K(-73℃)에서 동작하는 장치에 대하여 0.4%의 외부 양자 효율이 측정되었다. 높은 효율과 낮은 임계 전류의 조합은 특히 양호하다. 0.0001Am-2가 인가된 바이어스 전류 밀도 하에서 동작하는 면적 1㎟의 장치는 검출 가능한 발광을 생성하기 위하여 단지 10-10amps 또는 0.1nA의 바이어스 전류를 요구할 것이다.
다른 한편, 본 발명은 전계 발광 다공성 실리콘 영역과 상기 다공성 실리콘 영역에 대한 전기 접속부를 포함하는 고체 상태의 전계 발광 장치를 제공하며 상기 장치는 0.01%보다 큰 외부 양자 효율로 상기 다공성 실리콘 영역으로부터의 전계 발광을 발생하도록 바이어스가능한 것을 특징으로 한다.
높은 외부 양자 효율은 주어진 발광의 세기에 대하여 더 효율적인 장치일수록 더 낮은 효율을 요구하기 때문에 양호하다.
본 발명의 고체 상태 장치는 0.1%보다 더 큰 외부 양자 효율을 가지는 전계 발광을 한다. 상기 외부 양자 효율은 0.01% 내지 0.18%의 범위일 수 있고, 적어도 0.4%일 수 있다.
본 발명의 고체 상태 장치는 p형의 다공성 실리콘 영역과 상기 p형의 다공성 실리콘과의 사이에서 p-n 접합을 가지는 n형의 다공성 실리콘 영역을 포함한다. 전술한 바와 같이, 통상적으로 생산된 다공성 실리콘은 비록 초기 재료가 p형 실리콘이라 하더라도 n형이다. 따라서, 다공성 실리콘 내의 p-n 접합을 포함하는 이전의 전계 발광 다공성 실리콘 장치는 최상위 접촉부와 다공성 실리콘 사이 또는 상기 다공성 실리콘과 양극 산화 처리되지 않은 벌크 실리콘 사이의 인터페이스에 몇몇 다른 접합의 형태를 가질 수 있다.
p형 및 n형 다공성 실리콘 영영중 적어도 한 영역은 표면 도핑될 수 있다. 표면 도핑된 다공성 실리콘은 다공성 실리콘을 형성하는 실리콘 구조의 표면상에 침전된 불순물에 의해 도핑된 다공성 실리콘이다. 상기 불순물은 표면에 남아있거나 실리콘 속으로 확산될 수 있다. p형 다공성 실리콘은 표면 도핑될 수 있고, 상기 표면 불순물은 붕소일 수 있다. 상기 장치는 0.1%보다 더 큰 외부 양자 효율을 가지고 전계 발광할 수 있다.
본 발명의 장치는 홀을 주입하기 위한 주입층을 상기 다공성 실리콘의 발광 영역에 결합할 수 있다. 상기 주입층은 다공성 실리콘의 표면층일 수 있다. 다공성 실리콘의 표면 영역은 산소, 탄소 및 플루오르의 상승된 레벨을 가질 수 있으며 따라서 다공성 실리콘의 발광 영역보다 더 넓은 대역 갭을 가질 수 있고 효과적인 홀 주입기로 작용할 수 있다.
본 발명의 장치는 수성 플루오르화수소산에서 광 조력 양극 산화에 의해 생산될 수 있다. 공지된 바에 의하면 에탄올 플루오르화수소산에서 광 조력 양극 산화 처리하면 중공의(mesoporous) 다공성 실리콘을 얻을 수 있다. 중공의 다공성 실리콘은 너비가 20Å보다 크고 500Å보다 작은 구멍을 가진다. 공지된 바에 의하면 n-실리콘 기판의 광 조력 양극 산화는 어느 정도의 대공을 발생할 수 있다. 대공의 다공성 실리콘은 너비가 500Å보다 더큰 구멍을 가진다. 본 발명의 장치의 양극 산화 조건은 대공 및 중공의 다공성 실리콘이 생성되지 않도록 한다. 상기 장치의 활성부는 너비간 20Å보다 작은 미공이다.
전계 발광 장치는 n형 벌크 실리콘 영역, 상기 n형 벌크 실리콘 영역에 인접한 n형 다공성 실리콘 영역, 상기 n형 다공성 실리콘 영역에 인접한 p형 다공성 실리콘 영역과, 상기 벌크 실리콘 영역과 상기 p형 다공성 실리콘 영역에 대한 전기적인 접촉부를 포함할 수 있다.
본 발명의 장치는 변조된 광 출력을 발생하도록 작동될 수 있다. 상기 광출력은 10㎑이상의 주파수에서 변조될 수 있다. 상기 장치는 광 출력의 변조는 1㎒까지의 변조 주파수에서 관측되었다. 본 발명의 장치는 400nm 내지 900nm의 파장에서 최대의 전계 발광 세기를 가진다. 상기 최대 전계 발광 세기는 520nm 내지 750nm의 파장 범위에 있을 것이다.
캡슐화되지 않은 장치의 동작 효율은 수증기 또는 산소에 노출되면 저하될 수 있기 때문에, 본 발명의 장치는 캡슐화된 장치일 수 있고, 따라서 다공성 실리콘은 환경으로부터 보호된다. 상기 캡슐화는 진공 챔버 도는 인듐 주석 산화물의 다공성 실리콘에 대한 불침투 최상위 접촉부와 같은 다른 형태의 캡슐화 장치에 의해 이루어질 수 있다.
상기 장치는 광학 전기 집적 회로의 일부로서 다른 실리콘 장치로 집적될 수 있다. 본 발명의 전계 발광 장치는 복수의 커러를 가지는 광 출력을 생성할 수 있는 디스플레이를 형성하기 위하여 본 발명의 다른 장치와 조합될 수 있다.
한편, 본 발명은
(i) 웨이퍼를 n형으로 하기 위하여 도너 불순물로 도핑된 실리콘 웨이퍼의 표면 영역에 억셉터 불순물을 주입하여 상기 표면 영역이 도너 불순물의 체적 농도보다 더 큰 억셉터 불순물의 체적 농도를 가지는 단계와,
(ii) 상기 표면 영역을 통하여 연장되는 발광 다공성 실리콘 영역을 생성하기 위하여 조명하에 상기 웨이퍼를 양극 산화 처리하는 단계와,
(iii) 상기 다공성 실리콘 영역상에 전극을 침전하는 단계를 포함하고,
상기 표면 영역은 상기 양극 산화 처리 단계 이전에 100Ω-1보다 더 큰 시트 저항률을 가지는 것을 특징으로 하는 전계 발광 장치 제조 방법을 제공하는 것이다.
다른 한편으로, 본 발명은
(i) 웨이퍼를 n형으로 하기 위하여 도너 불순물로 도핑된 실리콘 웨이퍼의 표면 영역에 억셉터 불순물을 주입하여 상기 표면 영역이 도너 불순물의 체적 농도보다 더 큰 억셉터 불순물의 체적 농도를 가지는 단계와,
(ii) 상기 표면 영역을 통하여 연장되는 발광 다공성 실리콘 영역을 생성하기 위하여 조명하에 상기 웨이퍼를 양극 산화 처리하는 단계와,
(iii) 상기 다공성 실리콘 영역상에 전극을 침전하는 단계를 포함하고,
1% 미만의 억셉터 불순물이 상기 양극 산화 단계 이전에 전기적으로 활성되는 것을 특징으로 하는 전계 발광 장치 제조 방법을 제공하는 것이다.
다른 한편으로, 본 발명은
(i) 웨이퍼를 n형으로 하기 위하여 도너 불순물로 도핑된 실리콘 웨이퍼의 표면 영역에 억셉터 불순물을 주입하여 상기 표면 영역이 도너 불순물의 체적 농도보다 더 큰 억셉터 불순물의 체적 농도를 가지며 상기 영역의 적어도 일부는 실리콘의 억셉터 불순물의 고체 용해도와 비슷한 억셉터 불순물 체적 농도를 가지는 단계와,
(ii) 상기 표면 영역을 통하여 연장되는 다공성 실리콘 영역을 생성하기 위하여 조명하에 상기 웨이퍼를 양극 산화 처리하는 단계와,
(iii) 상기 다공성 실리콘 영역상에 전극을 침전하는 단계를 포함하는 전계 발광 장치 제조 방법을 제공한다.
다른 한편, 본 발명은
(i) 웨이퍼를 n형으로 하기 위하여 도너 불순물로 도핑된 실리콘 웨이퍼의 표면 영역에 억셉터 불순물을 주입하여 상기 표면 영역이 도너 불순물의 체적 농도보다 더 큰 억셉터 불순물의 체적 농도를 가지는 단계와,
(ii) 상기 표면 영역을 통하여 연장되는 다공성 실리콘 영역을 생성하기 위하여 조명하에 상기 웨이퍼를 양극 산화 처리하는 단계와,
(iii) 상기 다공성 실리콘 영역상에 전극을 침전하는 단계를 포함하고,
상기 실리콘 웨이퍼가 단계(i)과 (ii) 사이에서 가열 냉각되지 않는 것을 특징으로 하는 전계 발광 장치 제조 방법을 제공하는 것이다.
다른 한편, 본 발명은
(i) 웨이퍼를 n형으로 하기 위하여 도너 불순물로 도핑된 실리콘 웨이퍼의 표면 영역에 억셉터 불순물을 주입하여 상기 표면 영역이 도너 불순물의 체적 농도보다 더 큰 억셉터 불순물의 체적 농도를 가지는 단계와,
(ii) 상기 표면 영역을 통하여 연장되는 발광 다공성 실리콘 영역을 생성하기 위하여 조명하에 상기 웨이퍼를 양극 산화 처리하는 단계와,
(iii) 상기 다공성 실리콘 영역상에 전극을 침전하는 단계를 포함하고,
상기 양극 산화 처리 단계는 다공성 실리콘 영역 내의 실리콘 양자 와이어의 표면을 도핑하여 상기 표면 도핑된 양자 와이어가 p형이 되도록 하는 것을 특징으로 하는 전계 발광 장치를 제조하는 방법을 제공한다.
또 다른 한편, 본 발명은 상기 다공성 실리콘이 30% 이상의 구멍을 가지는 p형 다공성 실리콘을 제공한다. 상기 구멍은 60% 이상일 수도 있고 상기 다공성 실리콘은 양자 와이어를 포함할 수 있다.
본 발명은 n형 벌크 실리콘으로부터 파생되는 것을 특징으로 하는 거의 전체가 미공이며 가시적으로 발광하는 다공성 실리콘을 제공한다.
다른 한편, 본 발명은 내부에 p-n 접합을 포함하는 것을 특징으로 하는 다공성 실리콘 영역과 상기 다공성 실리콘 영역에 대한 전기적 접촉부를 포함하는 전계 발광 장치를 제공한다.
또한 본 발명은 n형 벌크 실리콘으로 제조된 전체적으로 미공인 가시적으로 발광하는 영역인 것을 특징으로 하는 다공성 실리콘 영역과 상기 다공성 실리콘 영역에 대한 전기적 접촉부를 포함하는 전계 발광 장치를 제공한다.
본 발명의 이해를 돕기 위하여 실시예들이 수반되는 도면과 관련하여 상술될 것이다.
도 1은 전자 발광 장치(10)를 도시한다. 상기 장치(10)는 발광 다공성 실리콘 영역(22)이 위에 놓여있는 실리콘 기판(20)를 포함한다. 도 1은 불연속부(23)로 표시된 것과 같은 일정한 비유로 도시된 것이 아니다. 상기 장치(10)는 투명한 인듐 주석 산화물의 상부 전극(24)와 알루미늄의 바닥 전극(26)을 포함한다. 실리콘 기판(20)은 바닥 전극(26)과 저항 접촉을 형성하기 위하여 대량으로 도핑된 영역(28)을 포함한다. 상기 다공성 실리콘 영역(22)은 평균 두께가 0.4㎛이고, 상부 전극(24)은 두께가 0.1㎛이며 바닥 전극은 두께는 0.5㎛이다. dc 전류가 두 전극(26과 24) 사이를 통과할 때, 상기 장치(10)는 반최대 너비가 60nm 내지 150nm이고 총너비가 520 내지 750nm인 범위내의 최대 파장에서 발광한다.
상기 장치(10)는 다음과 같이 제조된다. 제 1 단계에서, 대량으로 도핑된 저항 접촉 영역(28)이 형성된다. 저항 접촉을 형성하기 위하여 대량으로 도핑된 영역의 형성은 실리콘 집적 회로 공정의 기본이다. 저항률이 10 내지 20Ω㎝인 소량으로 도핑된 n형(n-으로 표시됨) 실리콘의 웨이퍼 직경이 75nm인 백페이스는 도너 불순물을 가지는 바라인(Varian) 350 RD 이온 빔 주입기에서 70keV의 에너지로 이온 주입에 의해 주입된다. 도너 불순물은 인하며 5×1015㎝-2의 농도로 주입된다. 이온 주입 다음에, 상기 주입된 웨이퍼는 두 화학 배스에서 웨이퍼를 세척함으로서 정제된다. 상기 웨이퍼는 88℃의 온도에서 300ml의 35% NH3용액, 300ml의 30% H2O2용액 그리고 1500ml의 이온화되지 않은 물을 포함하는 제 1 배스에 15분 동안 담겨 졌다가 그 다음에 88℃에서 300ml의 35% HCl 용액, 300ml의 30% H2O2용액 그리고 1500ml의 이온화되지 않은 물을 포함하는 제 2 배스에 10분동안 담겨진다. 상기 두 배스에 담겨진 후, 상기 웨이퍼는 탈이온화 물에 세척되고 건조된다. 정제 후, 주입된 웨이퍼는 30분 동안 1050℃에서 아르곤이 2% 포함된 산소에서 가열 냉각되어 약 60Å의 두께를 가지는 웨이퍼의 각 면상에 얇은 표면 산화물층을 형성한다.
제 2 단계에서 실리콘 웨이퍼의 정면에 억셉터 불순물이 주입된다. 상기 억셉터 불순물은 붕소이다. 붕소는 35keV의 이온 빔 에너지와 250㎂의 빔 전류와 약 0.2×1.0㎟의 빔 크기를 가지는 바리안(Varian) 350 RD 이온 빔 주입기에 주입된다. 상기 이온 빔은 표면의 균일한 불순물 주입을 위하여 복잡한 스캔 패턴으로 실리콘 웨이퍼의 정면 전체에 걸쳐서 주사된다. 각각의 스캔에는 약 1초가 소요된다. 상기 웨이퍼는 10분 동안 불순물을 주입받고 그 동안 1×1016㎝-2의 불순물을 받는다. 주입 시간동안, 주입 때문에 과도하게 실리콘의 온도가 증가하는 것을 방지하는 감온 싱크상에 고정된다. 웨이퍼의 온도는 제 2 이온 주입 단계 동안 120℃를 넘지 않고 상기 웨이퍼의 온도는 30℃와 40℃사이까지 증가하는 것으로 평가된다.
종래의 집적 회로 공정에서, 실리콘 웨이퍼는, 재결정화를 위하여 이온 주입 후 가열 냉각 처리되고 상기 이온을 주입하는 동안 발생된 어떠한 흠결도 가열 냉각 처리하여 전기적으로 상기 불순물을 활성화시킨다. 붕소 불순물의 전기적 활성화는 불순물 원자가 실리콘 격자 내의 대체 위치를 차지할 때 일어난다. 그러나, 현 제조 공정에서, 웨이퍼는 이온 주입 후 가열 냉각 처리되지 않는다. 상기 이온 주입 공정 후 가열 냉각 처리하지 않는 것은 상기 불순물이 저전기 활동도를 가지고 실리콘은 손상된 상태로 남아있기 때문에 실리콘 집적 회로 공정의 분야에 숙련된 사람에게 바람직하지 않고 한편으로 놀라운 것으로 간주될 수 있다.
가열 냉각 후 대량으로 도핑된 영역(28)의 시트 저항율과 이온 주입 후 정면(front face)의 시트 저항율의 측정이 이루어졌다. 상기 영역(28)의 시트 저항율은 완전히 활성화된 불순물 주입의 저항율 10Ω-1에 대한 추정값과 비교되는 16Ω-1이다. 따라서 실험 오차 범위 내에서, 대량으로 도핑된 영역(28)의 불순물은 완전히 활성화된다. 이온 주입 후, 정면의 시트 저항율은 불순물이 완전히 활성화되면 추정되는 값 10Ω-1에 비교되는 1800Ω-1이다. 가열 냉각 처리되지 않은 주입된 붕소층의 도전율은 불순물이 완전히 전기적으로 활성화되었을 때 예기되는 도전율보다 1% 작다. 의해 주입된 실리콘의 격자 구조는 붕소 이온의 주입으로 심하게 손상되는 것이 전자 현미경 관찰에 의해 밝혀졌다.
이온 주입된 실리콘 웨이퍼는 실리콘 내의 붕소의 분포플 결정하기 위하여 제 2의 이온 질량 분광기(SIMS)를 이용하여 측정되었다. 도 2는 정면으로부터의 깊이(㎜)에 대한 불순물 농도(atoms ㎝-3)의 플롯(100)을 나타낸다. 상기 SIMS 측정에 의하면 정면 하향 120nm 거리에서 8×1020atoms ㎝-3의 불순물 농도(102)로 피크를 이룸을 알 수 있다. 붕소는 1200℃ 약 5×1020atoms ㎝-3의 실리콘에서 최대 고체 용해도를 가진다. 따라서 최대 불순물 농도(102)는 실리콘에서의 붕소의 고체 용해도 한계와 비교될 수 있다. 상기 주입된 실리콘은 주입된 붕소와 관련되는 손상된 영역을 가진다. 상기 손상된 영역은 불순물 농도(102)의 피크보다 약간 더 깊은 곳에서 손상이 최대가 되는 것으로 예기된다. 도 3은 제 2 이온 주입 공정 후의 실리콘 웨이퍼(110)를 개략적으로 나타낸다. 상기 웨이퍼(110)는 n+로 표시되는 n형 불순물로 대량 도핑되는 제 1 영역(112)을 가진다. 제 2 영역(114)은 p형 영역이 되도록 도핑된다. 나머지 영역(116)은 원래의 웨이퍼의 n-도핑을 가진다. 영역(114)의 불순물은 전기적으로 완전히 활동적이지 않기 때문에 p형 영역(114)과 n-영역(116) 사이의 인터페이스(120)에 대한 위치를 결정하기 어렵다. 상기 인터페이스(120)는 정면(122)으로부터 600nm보다 적다.
상기 제 2 이온 주입 단계 다음에, 다공성 실리콘 영역(22)이 광 보조 양극 산화 처리 공정에 의해 생성된다. 다공성 실리콘의 생성 문맥에서 양극 산화 처리는 일반적으로 실리콘의 전해물의 선택적인 용해에 대한 용어로 받아들여진다. 도 4는 다공성 실리콘 영역(22)의 생성을 위한 양극 산화 처리 장치(200)의 개략도이다. 상기 장치(200)에서, 실리콘 웨이퍼(110)는 양극 산화 처리 셀(212)내에 수용된다. 상기 앙극 산화 처리 셀(121)는 PIFE이다. 실리콘 웨이퍼(110)는 상기 셀을 두 개의 잔해물 배스(214 및 216)로 분할한다. 상기 전해물 배스(214 및 216)는 각각 물에 40 wt%의 HF용액을 포함하는 전해물(218)을 포함한다(dedctronicgrade). 각각의 배스 내의 상기 전해물(218)은 순환을 위하여 각각의 폐쇄 루프(도시되지 않음) 주위로 분출된다.
상기 양극 산화 처리 공정은 라이트 어시스트된다. 웨이퍼(110)의 제 1 표면을 조명하기 위하여, 양극 산화 처리 셀(212)은 폴리카보네이트 윈도우(222)를 가지며 800W의 텅스텐 할로겐 램프(224)는 상기 표면(220)으로부터 24㎝, 폴리카보네이트 윈도우(222)로부터 14㎝ 되는 지점에 위치된다. 수냉 적외선 흡수 필터(226)는 램프(224)와 윈도우(222) 사이에 위치된다. 제 1표면(220)은 p형 불순물이 주입된 실리콘 웨이퍼의 정면에 대응한다. 상기 윈도우(222)에서의 빛이 세기는 818-ST 검출기를 구비한 뉴포트 모델 840-C 계량기를 포함하는 눈금이 매겨진 실리콘 광다이오드 검출기 시스템을 이용하여 측정되었다. 상기 계량기의 눈금은 900nm의 파장 보상에서 검출기 제어 장치 세트로 130mW㎝-2이었다.
각각의 배스(214 및 216)는 각각의 플라티늄 전극(230 및 232)을 포함한다. 상기 전극(232)은 빛이 투과되도록 하기 위하여 가제 형태를 가진다. 동작 중에, 전극(232)은 음으로 바이어스되어, 음극을 형성하고 전극(230)은 양으로 바이어스되어 양극을 형성한다. 정전류원은 상기 양극과 상기 음극 사이에 접속된다. 동작중에, 실리콘 웨이퍼 표면(220)에서 3mAc-2m의 양극 산화 처리 전류 밀도를 가지는 양극 산화 처리 전류는 상기 전극 사이를 지나간다. 전해물은 16℃와 17℃ 사이의 온도에서 유지된다. 실리콘 웨이퍼는 4분동안 양극 산화 처리된다. 양극 산화 처리 공정에서, p형 영역(114)을 통하여 n형 영역(116)으로 확장되는 다공성 실리콘 영역이 만들어진다.
양극 산화 처리된 실리콘 웨이퍼는 양극 산화 처리가 완료된 후 1분 동안 전해물(218)을 포함하는 HF에 남아 있고 양극 산화 처리 전류는 스위치 오프되지만 여전히 조명하에 있다. 웨이퍼는 잔해물로부터 제거되고 젖은 웨이퍼는 그 다음에 30초동안 250orpm의 속도로 공기중에서 회전하여 건조된다. 상기 회전 공정은 6차례 반복된다. 상기 제조 조건 하에서, 대공(직경이 50nm 이상인 구멍)의 실리콘은 전자 현미경으로 관측되지 않았다.
건조 후의 다공성 실리콘 영역의 두께는 SEM에서 실리콘 웨이퍼의 단면을 관찰하여 또한 NaOH 용액을 이용하는 실리콘 웨이퍼로부터 다공성 실리콘 영역 부분을 화학적으로 제거하여 측정되었고, 결과 단계에서 스캐닝 프로브 높이 측정 장치를 이용하여 제거된 영역과 제거되지 않은 영역 사이의 높이를 측정하므로서 측정되었다. 웨이퍼를 가로지르는 다공성 실리콘 영역의 두께는 0.4㎛±0.1㎛인 것으로 측정되었다. 다공성 실리콘 영역의 평균 다공성은 중량특정 기술을 이용하여 측정한 결과 70%±5%였다.
다공성 실리콘 영역을 만들고 난 뒤, 크기가 20㎜ 바이 15㎜인 웨이퍼 조작이 상기 실리콘 웨이퍼의 중앙으로부터 분열된다. 그 다음에 최상부와 바닥 전극(24 및 26)이 상기 웨이퍼 조작 상으로 침전된다. 최상부 전극(24)은 열압되고 하소된 CERAC사의 90% In2O3및 10% SnO2화합물을 포함하는 2 인치 스퍼터 타겟을 이용하는 rf 전자관 스퍼터링에 의해 다공성 실리콘 영역(22)상에 침진된다. 상기 스퍼터링은 실내온도에서 rf 주파수가 13.56㎒이고 상기 실리콘 웨이퍼가 타겟으로부터 6㎝ 떨어져 있으며 압력이 8×10-3mbar인 아르곤에 0.09%의 산소를 함유하는 유동 스퍼터링 기체에서 50 와트의 스퍼터링 파워를 이용하여 이루어졌다. 인듐 주석 산화물(ITO) 필름은 15분의 침전기간 동안 직경이 1㎜ 내지 2㎜이고 두께가 0.1㎛인 점을 형성하기 위하여 섀도우 마스크를 통하여 침전되고 상기 기간 동안 상기 웨이퍼 조작은 약 60℃의 온도까지 데워진다. 압력의 범위가 2×10-3내지 1.6×10-2이고 타겟 웨이퍼의 분리 거리가 1 내지 15㎝이며 0.01% 내지 0.3%의 산소를 함유하는 아르곤 스퍼터링 기체에서 필요한 특징을 가지는 ITO를 침전하는 것도 가능하다.
침전된 ITO 필름은 400 내지 900nm 범위의 파장인 빛에 대하여 통상적으로 85%의 광학 전달 계수를 가지며 두께에 의존하는 투과율을 가진다. 상기 ITO 필름은 홀 측정 장치를 이용하여 그 특징을 결정하기 위하여 측정되었는데 전기 저항률이 1.6mΩ㎝인 n형인 것으로 나타났다. ITO 접촉을 통한 FTIR 흡수 작용 측정은 양극 산화 처리된 물질에 존재하는 실리콘 수소 결합이 ITO 침전 후에도 여전히 존재함을 보여준다. 또한 ITO 침전 동안 상기 구조의 현저한 산화에 대한 증거는 없다. 상기 ITO층은 그 두께에 따라 투과가능할 수 있다. 두께가 0.1㎛인 ITO층인 샘플의 화학적 측정은 상기 ITO가 투과가능함을 나타내는 반면에 두께가 0.2㎛인 샘플의 측정 상당히 낮은 투과율을 보여준다. 상기 기술은 1994년 L.T.Canham 외 다수의 고급 재료 제 6권 제 11번 865 내지 88 페이지에 기술된다. 상기 화학적 측정에서, 노출되지 않은 사진 필름이 한 주기 동안 어둠속에서 상기 샘플과 접촉하여 현상된다. 다공성 실리콘이 사진 필픔과 접촉하면, 상기 다공성 실리콘과 공기중의 습기 사이의 반응에 의해 생성된 시레인이 상기 사진 필름 상의 광감 화학제와 반응하여 현상 후 어두운 이미지가 형성된다. ITO 커버 샘플을 가지는 이미지의 생성은 상기 ITO가 투과가능하며 저어도 시레인은 아마도 반대 방향의 수증기와 함께 상기 ITO를 통과함을 나타낸다.
상기 바닥 전극(26)은 열 증발 공정을 이용하여 웨이퍼의 바닥 상에 침전된다. 알루미늄은 약 10-6mbar의 진공에서 0.5㎛의 두께까지 농축된다. 종래의 집적회로 제조에서, 농축된 저항 접촉은 425℃ 내지 450℃테서 질소와 수소의 혼합 기체에서 가열 냉각 처리되었다. 상기 가열 냉각 처리는 장치(10)에 대한 저항 접촉의 생성으로 수행되지 않았다. 바닥 전극의 침전은 다공성 실리콘 전계 발광 장치의 제조에 필수 단계는 아니다. 대량으로 도핑된 영역(28)에 직접 전기 접촉시킴으로서 발광하도록 장치를 제조할 수도 있다.
상기 장치(10)로부터 발광을 얻기 위하여, 전기 접촉은 최상부 전극 및 바닥 전극(24 및 26)에서 이루어진다. 도 5에 최상부 전극 및 바닥 전극(24 및 26)에 전기 접촉이 이루어진 장치가 도시된다. 바닥 전극(26)에 대한 전기 접촉은 와이어(302)가 부착된 금속 악어 클립(300)에 의해 이루어진다. 다공성 실리콘을 보호하고 상기 클립(300)과 다공성 실리콘 영역(22) 사이의 전기적 절연을 위하여 운모(mica)(310)가 상기 클립(300)과 다공성 실리콘 영역(22) 사이에 위치한다. 최상부 전극(24)에 대한 전기 접촉은 직경이 30㎜인 휘어진 금으로 된 와아이 프로브(probe)(302)에 의해 이루어진다. 상기 와이어(302)와 프로브(312)는 컴퓨터로 제어되는 전원(도시되지 않음)에 접속된다.
상기 장치(10)로부터 출력되는 빛을 상기 장치를 통하여 전류의 함수와 인가된 전압의 함수로 측정하기 위한 장치(400)가 도 6에 도시된다. 광 출력 측정은 일반적으로 실온에서 이루어 지지만 높거나 낮아진 온도에서도 또한 이루어질 수 있다. 상기 장치(10)는 유리창(412)을 가지는 진공 챔버(410) 내에 위치한다. 상기 프로브(312)와 와이어(302)에 대한 전기 접촉은 피드스루(414)를 통하여 이루어진다. 상기 챔버(410)는 회전 펌프(도시되지 않음)에 접속된 부분(416)을 통하여 눈금이 있는 캐패시턴스 압력계로 측정했을 때 약 0.05mbar 압력까지 진공으로 된다. CCD 카메라(424)와 광전배증관(426)이 연결되어 있는 화상 시스템(420)은 상기 장치(10)로부터 빛의 방사를 관측하는데 이용될 수 있다. 상기 광전 배증관(426)은 광학 멀티채널 분석기(도시되지 않음)로 대체로 될 수 있다. 상기 현미경(422)의 빔 스플리터(428)는 카메라(424)와 광전배증관(426) 사이에서 수신된 빛을 분해한다. 레이저(430)로부터 나오는 파장이 442nm인 청색고강의 빔은 형광 측정을 위하여 상기 장치(10) 상으로 향할 수 있다. 형광 측정 동안, 컷오프 필터(432)는 상기 레이저(430)로부터 청색광을 여과하기 위하여 현미경(422)에 삽입된다.
상기 장치(10)의 출력 효율을 측정하기 위하여, 화상 시스템(420)은 도 6b에 도시된 것과 같이 검출 시스템(440)으로 교체될 수 있다. 상기 검출 시스템(440)은 장치(10)로부터 빛을 받아서 분광기(452)로 안내하는 광섬유(450)를 포함한다. 상기 광섬유(450)의 입력면(454)은 장치(10)로부터 거리 x만큼 떨어져서 상기 장치의 중심에 대하여 수직 입사 위치에 위치된다.
상기 광섬유(450)와 분광기(452)의 조합은 감도를 도 6c에 도시된 배치를 이용하여 파장의 함수로 나타내도록 정해졌다. 입력면(454)은 교정된 텅스텐 광원(456)으로부터 거리 d, 약 3 미터되는 지점에 위치된다. 상기 분광기(452)는 각각의 채널이 λn-Δλ/2 내지 λn+Δλ/2의 소요의 파장 범위에 대응하는 멀티채널 타입의 다이오드 어레이 검출기를 포함한다. 채널 n의 중심 파장인 λn은 레이저 선과 같은 공지된 일련의 스펙트럼 특징의 피크의 채널 수를 측정하므로서 결정된다. 기록된 스펙트럼(458)은 파장 함수 IN(n, λn)로서 측정딘 세기이며, 여기서 IN(n, λn)는 λn-Δλ/2에서 λn+Δλ/2까지의 파장 범위를 커버하는 채널 n에서 초당 카운트 수를 나타낸다. 첨자 N은 측정된 신호가 초당 카운트임을 나타낸다.
광원(456)으로부터의 광 출력은 출력의 기준을 파장, L(λ)의 함수로 얻기 위하여 광원으로부터 0.5m 거리에 대하여 watts m-2nm-1의 단위로 이미 눈금이 정해졌다. 거리 d에서의 출력 Ld(λ)은 L(λ)에 (0.5/d)2를 곱하여 얻어지고, 여기서 d는 미터단위다.
채널 n에서 측정된 신호는 watts m-2의 단위를 가지는 Ld(λ).Δλ의 입력면(454)에서의 전력 밀도에 대응한다. 채널(n)의 전력 감도, SP(n, λn)는 다음과 같이 주어지며,
SP(n, λn)=(Ld(λ).Δλ)/IN(n, λn)
여기서, Δλ는 검출기의 각각의 채널의 스펙트럼 너비를 nm단위로 나타낸 것이다.
SP(n, λn)는 watts m-2/(초당 카운트) 단위다.
검출기 시스템(440)의 채널 n의 감도를 광자 플럭스 밀도, SQ(n, λn)로 나타내면 다음과 같고,
SQ(n, λn)=(Ld(n, λn).Δλ)/EP λn/IN(n, λn)
여기서, EP λn은 파장이 λn인 광자의 에너지이고 다음과 같이 주어지면,
EP λn=h.c/λn
여기서, h는 플랑크 상수이고 c는 빛의 속도이다. EP λn의 단위는 photons sec-1m-2/(초당 카운트)이다.
거리 x에서 장치(10)에 의한 광 출력의 측정으로부터 세기 스펙트럼 IN D(n, In)은 초당 카운트로 얻어진다. 초당 ㎡마다 거리 x에서의 광 출력의 수, Qx는 다음과 같이 주어지고,
Qx=ΣnIN D(n, λn).SQ(n, λn)
여기서, n에 대한 상기 합계는 검출기의 채널 수이다.
각의 함수로서 상기 장치(10)의 출력의 의존성은 ±45°까지 측정되었다. 상기 각 범위에서, 출력의 세기는 람베르시안, 즉 Cos(θ)에 비례함이 밝혀졌고, 여기서 θ는 장치의 수직성분에 대한 각이다. 또한 출력은 45°θ90°의 각에 대하여 람베르시안인 것으로 추정된다.
람베르시안 소스로부터 초당 광자 출력의 총 수, Qtot는 다음과 같이 주어진다.
Qtot=Qx.π.x2
주입된 전자에 대하여 상기 장치로부터 방사된 광자의 백분율을 나타내는 100에 대한 출력 외부 양자 효율, EQE는 다음과 같이 주어지고,
EQE=(100.Qtot).q/I
여기서, q는 전자의 전하량이고, 상기 장치를 통과하는 전류, I는 amps단위이다.
기계 반응을 위하여 수정된 전계 발광 측정과 형광 측정의 결과가 도 7에 도시된다. 그래프(500)는 출력광 세기를 파장에 대한 임의의 단위로 나타낸다. 레이저(430)로부터 나온 청색광으로 상기 장치(10)를 조명하여 얻어진 형광 측정의 결과가 라인(510)으로 도시된다. 출력의 세기에서 형광의 최대값(512)은 약 610nm의 파장에서 관측되었다. 통상적으로 형과 출력 세기의 최대값은 600 내지 750nm범위내에서 측정된다. 자외선 하에서 눈으로 볼 때, 다공성 실리콘 영역은 오렌지 형광을 나타낸다.
장치(10)를 통하여 dc 전류에 의해 얻어진 전계 발광 측정의 결과는 라인(520)으로 도시된다. 출력 세기(522)의 전계 발광의 최대값은 590nm의 파장에서 관측된다. 따라서 형광의 최대값(512)은 전계 발광의 최대값(522)보다 더 긴 파장에서 발생한다. 통상적으로, 전계 발광의 출력 세기의 최대값은 520nm 내지 750nm범위에 있고 반최대 스펙트럼 너비는 60nm에서 150nm까지의 범위인 것으로 측정된다.
장치(10)의 전기적인 측정은 정류와 최상위 전극(24)에 양 전압을 인가하여 순방향 바이어스가능함을 보여주었다. 상기 극성 의존성은 내부에 p-n 접합을 가지는 장치로부터 얻어질 수 있는 것과 동일하며, 따라서 p-n 접합의 p 영역은 웨이퍼의 다공성 실리콘 사이드에 있다. 상기 장치를 통하여 전류를 인가된 전압의 함수로 나타내는 장치(10)의 전기적인 측정의 로그 선형 플롯(550)이 도 8에 도시된다. 도 8에서 상기 장치(10)의 전류-전압 특징은 인가된 전압(volts)에 대한 전류 밀도(Acm-2)로 도시된다. 인가된 양전압은 최상위 전극(24)에 대한 양의 바이어스에 대응한다. 도 9는 상기 장치(10)가 양으로 바이어스되었을 때 상기 장치(10)의 전류 전압 특징을 아주 상세히 도시한다. 도 8과 도 9는 장치(10)가 p-n 접합과 같은 극성 의존성으로 정류하는 것을 총괄적으로 도시한다.
p-n 접합 다이오드는 이상적 인자, n으로 특정지워질 수 있으며, 여기서
n≡(q/kT).(∂V/∂(lnJ)이고,
J는 전류 밀도이고 V는 다이오드의 전위차이다. 이상적인 경우, p-n 접합 다이오드는 유일한 이상 인자를 가진다. 인가된 바이어스의 값이 0.5V보다 작은 장치(10)에 대하여, 상기 장치의 상기 다이오드의 이상적 인자는 2이다. 2V보다 큰 순방향 바이어스에 대하여, 10보다 더 큰 전압 의존 이상적 인자가 측정되었다. 장치(10)로부터 도 9에서 약 2.6 볼트의 인가된 전압에 대응하는 0.01Am-2의 인가된 전류 밀도에서 장치(400)를 측정하므로서 전계 발광이 검출되었다. 측정된 최소 전류는 측정 장치(400)의 광학 검출 한계에 제한될 수 있기 때문에 장치(10)가 발광하는 임계 전류 밀도는 상기 수보다 더 적을 수 있다. 상기 장치(10)로부터의 전계 발광은 0.1Am-2의 인가된 임계 전류 밀도보다 더 높게 인가된 전류 밀도에서 육안으로 볼 수 있다. 검출 장치의 감도가 더 좋을 경우, 1.7V의 대응 임계 전압으로 0.0001Am-2의 인가된 전류 밀도에서 발광이 검출되었다.
광 출력 전력의 플롯(600)이 0.01㎝-2의 영역을 가지는 상기 장치(10)와 유사한 장치에 대하여 인가된 전류 밀도(A㎝-2)의 함수로 도 10에 도시된다. 라인(610 과 612)은 일정한 외부 광자 효율이다. 또한 라인(610 과 612)에 평행한 어떠 라인도 일정한 효율 라인이다. 상기 라인(610)은 0.01%의 외부 광자 효율에 대응하고 라인(612)은 0.1%의 외부 광자 효율에 대응한다.
도 11은 상기 장치(10)와 유사한 장치를 위한 전류 밀도에 대한 외부 광자 효율의 플롯(660)을 도시한다. 상기 플롯(660)은 상기 장치가 0.01Am-2의 인가된 전류 밀도보다 0.01% 더 큰 출력 광자 효율을 가짐을 보여준다. 상기 측정된 장치는 0.2Am-2과 7.0Am-2사이의 범위에서 인가된 전류 밀도에서 0.1% 이상의 외부 광자 효율을 가졌다. 상기 장치는 1.0Am-2의 인가된 전류 밀도에서 0.18%의 최대 실온의 외부 광자 효율을 가진다.
전술한 효율의 결과는 0.05mbar의 압력에서 진공에서 동작하는 장치를 위해 얻어졌다. 두개의 상이한 진공 압력에서 측정된 장치의 출력 효율은 시간의 함수로 도 12에 도시된다. 라인(700)은 0.05mbar의 압력에서 수행된 측정의 플롯이다. 0.05mbar에서, 출력 효율은 5시간 동안 4의 인자로 떨어진다. 라인(710)은 7.3mbar의 압력에서 수행된 측정의 플롯이다. 7.3mbar에서, 효율은 수분동안 100의 인자로 떨어진다. 출력 효율에서 관측된 감소는 일정한 전류를 유지하는데 요구된 전압의 증가를 수반한다. 만약 상기 장치가 적은 공기에서의 동작과 비교되는 건조한 질소에서 동작하면 감소는 줄어든다. 상기 장치에 대한 ITO 접촉은 투과가능하기 때문에, 상기 장치의 액티브 영역은 주위 환경과 상호작용한다. 따라서, 상기 장치(10)의 양자 효율은 물 또는 산소에 대한 노출에 의해 감소한다고 결론지을 수 있다. 상기 장치(10)와 진공 챔버(410)의 조합은 캡슐화된 전계 발광하는 광 방사 장치를 형성한다.
금으로 된 최상부 전극으로 교체된 ITO를 가지는 전계 발광 장치에 대하여, 상기 금은 반투명이 되도록 얇아야 한다. 그러나, 화학적 측정은 1000Å보다 더 큰 두께를 가지는 금이 상기 장치의 감소를 유발하는 수분이 들어오는 것을 막는데 필요하다는 것을 보여준다. 상기 금의 두께는 너무 커서 최상부 접촉부를 통과하는 효과적인 발광을 얻을 수 없다.
0.1㎛보다 더 두꺼운 ITO 최상부 전극을 가지는 전계 발광 장치는 공기중의 동작과 진공중의 동작간에 단지 약간 다른 발광 특징을 나타낸다. 도 13은 최상위 ITO 전극이 두께가 0.2㎛이고 최상부 전극(24)보다 투과성이 약하다는 점을 제외하고 상기 장치(10)와 유사한 장치에 대하여 시간에 대한 효율의 변화를 도시한다. 라인(720)은 진공에서 동작하는 장치에 대하여 시간에 대한 효율의 변화를 나타내고, 라인(725)은 공기중에서 동작하는 장치에 대한 변화를 나타낸다. 도 13은 도 12와는 대조적으로, 공기중에서 동작하는 더 두꺼운 ITO 최상부 전극을 가지는 장치의 감소가 진공에서 동작하는 유사한 장치의 감소와 아주 상이하지 않다는 것을 보여준다. 도 13에 나타낸 결과를 얻기 위하여 상기 장치에 인가된 전류 밀도는 도 12에 나타낸 결과를 얻기 위한 전류 밀도보다 훨씬 더 높고, 따라서 감소는 훨씬 더 급속했음을 주지한다.
온도의 함수로 측정한 전계 발광 장치의 외부 광자 효율은 200K(-73℃)의 온도에서 0.4%의 최대 외부 광자 효율을 나타내었다.
dc 바이어스 전압이 10㎑ 구형파에 의해 변조된 상기 장치(10)와 유사한 장치에 대하여 시간의 함수로 나타낸 출력 전력의 그래프(750)가 도 14에 도시된다. 도 14는 인가된 전압의 변조에 응답하는 장치의 광 출력의 변조를 나타낸다. 도 15는 1㎒까지의 변조 주파수에서 변조된 출력의 결과의 플롯이다. 도 15는 변조된 출력이 1㎒까지의 주파수에서 검출될 수 있음을 보여준다.
붕소 불순물이 상기 장치(10)에서 분포되는 방법을 결정하기 위하여, SIMS가 다공성 실리콘 영역(22)을 통하여 붕소의 분포를 측정하는데 이용되었다. 도 16은 제 1 및 제 2 이온 주입후와 양극 산화 처리 및 건조 단계후 그리고 최상부 전극 및 바닥 전극의 침전전의 실리콘 웨이퍼에 대하여 깊이에 대한 붕소의 농도의 플롯(800)을 도시한다. 상기 플롯(800)은 다공성 실리콘의 표면 가까운 곳에서 농도의 피크(810)와 붕소 농도가 일정한 평탄한 영역(812)을 나타낸다. 다공성 실리콘과 벌크 실리콘 사이의 대략적인 인터페이스 위치는 점선(814)으로 표시된다. 도 16은 또한 플루오르 농도의 플롯(820)과 측정된 실리콘의 제 2 이온 카운트를 나타내는 플롯(822)을 나타낸다.
도 16에 비교해 볼 때, 도 17은 5분의 양극 산화 처리 후 제 2 이온 주입과 양극 산화 처리 사이에서 가열 냉각된 실리콘 웨이퍼에 대하여 깊이의 함수로 나타낸 붕소 농도의 플롯(850)을 나타낸다. 상기 가열 냉각은 60분 동안 525℃의 질소에 웨이퍼를 가열하는 단계와 그 다음에 60분 동안 950℃의 산소에 상기 웨이퍼를 가열하고 산화물층을 제거하기 위하여 완화된 HF에 담그는 단계를 포함한다. 플롯(850)은 플롯(800)과 유사한 농도의 피키를 나타내지만, 평탄역(812)과 같은 평탄역은 존재하지 않는다. 플롯(850)은 가열 냉각한 후 양극 산화 처리하기 전에 웨이퍼 상에서 수행된 SIMS 측정에 의해 도시된 것과 유사한 붕소 농도 플로필을 보여준다. 도 15는 또한 실리콘의 제 2 이온 카운트의 플롯(862)을 나타낸다. 제 2이온 주입 후 가열 냉각된 샘플이 전계 발광을 보여주지 않았지만, 상기 전계 발광의 효율은 가열 냉각되지 않은 샘플에 대한 효율보다 더 낮았다.
상기 평탄역(812)의 존재 유무와 관련하여 도 16과 도 17를 비교하여 보면, 만약 양극 산화 처리에 앞서 붕소가 주입된 후 웨이퍼가 가열 냉각되지 않으면, 붕소 불순물의 이동은 양극 산화 처리 공정 동안 더 현저하다고 결론지을 수 있다. 상기 붕소는 액체 양극 산화 처리 전해물을 통하여 또는 실리콘 내에서 이동될 수 있다.
만약, 붕소의 이동이 양극 산화 처리 공정 동안 발생하면, 다공성 실리콘 내의 p-n 접합의 생성에 대한 다음의 메카니즘이 예상된다. 일단 p형 영역(114)에 구멍이 생성되면, 상기 구멍은 영역(116)으로 연장된다. 형성될 때, 영역(116)의 다공성 실리콘은 원래 n형이다. 양극 산화 처리가 진행되고 다공성 실리콘 영역의 깊이가 증가함에 따라서, n형 다공성 실리콘은 p형 영역(114)으로부터 이동된 붕소에 의해 도핑되어 p형 다공성 실리콘이 된다. 결국, 벌크 실리콘과 다공성 실리콘 사이의 인터페이스 근처에서, 새롭게 형성된 n형 다공성 실리콘 영역이 있고 웨이퍼의 표면쪽으로 다공성 실리콘이 이동된 붕소에 의해 p형으로 도핑된다고 간주한다. 이렇게 되면 다공성 실리콘 영역에 p-n 접합이 생성될 것이다. 양극 산화 처리 공정이 끝날 때, n형의 다공성 실리콘 영역은 벌크 실리콘 웨이퍼 실리콘 인터페이스에 가까이 남아있고, 다공성 실리콘 영역의 p-n 접합은 양극 산화 처리 공정이 끝난 후 존속한다. 발광 다공성 실리콘은 양극 산화 처리 프런트가 영역(116)으로 연장될 때만 생성된다. 따라서 p-n 접합은 발광 다공성 실리콘의 영역내에서 생성된다고 여겨진다.
다공성 실리콘 영역에서 p-n 접합에 대한 형성 메카니즘을 조사하기 위하여 양극 산화 처리 시간의 변환에 따른 효과를 조사하는 실험이 수행되었다. 샘플은 상이한 시간 t 동안 가열 냉각되었고 양극 산화 처리 후, 상기 샘풀은 양극 산화 처리 잔해물에 남겨지고, 다공성 실리콘 영역이 형성된 후 웨이퍼가 5분 동안 양극 산화 처리될 때 얻는 효과와 동일한 여과(leaching) 효과를 얻도록 하기 위하여 양극 산화 처리 후 5분동안 조명되었다. 상기 장치(10)를 생성하는 동안, 양호한 양극 산화 처리 시간은 4분이고 1분간의 여과를 수반한다. 제조후, 형광 및 전계 발광 측정이 상기 양극 산화 처리된 실리콘으로 제조된 장치 상에서 수행된다. 상기 측정은 표 1에 요약된다.
다음은 표 1에 주어진 정보로부터 얻는 결과이다. 표 1은 양극 산화 처리된 웨이퍼로 제조된 장치가 2분 이상 양극 산화 처리된 후 상당히 정류되었음을 나타낸다. 이것은 정류 작용을 담당하는 상기 장치(10)의 특징인 p-n 접합이 2분 동안의 양극 산화 처리후 형성된 다공성 실리콘의 깊이, 또는 약 0.15㎛에 대응하는 깊이와 적어도 동일한 깊이에 있음을 암시한다. 또한 2분 내지 3분의 양극 산화 처리 동안 검출될 수 있는 전계 발광에 요구되는 전력값에 있어서 뚜렷한 변화가 존재한다.
[표 1]
전계 발광 장치는 상기 장치(10)와 상이한 붕소 이온 주입된 실리콘 웨이퍼로 제조되었다. 상기 장치(10)를 위한 웨이퍼에는 1×1016㎝-2의 붕소 불순물이 주어졌다. 3×1016㎝-2의 불순물이 있는 웨이퍼로 제조된 장치의 외부 양자 효율은 대략 0.026%였다. 3×1016㎝-2의 불순물이 있는 웨이퍼로 제조된 장치의 외부 양자 효율은 대략 0.062%였다. 상기 장치(10)를 제조하기 위한 불순물보다 많거나 적은 불순물을 수용한 웨이퍼로 재조된 장치의 효율은 상당히 낮았다. 그러나 각각 변화될 수 있는 많은 공정 조건이 있고, 붕소 불순물의 변화와 함께 다른 공정 조건을 변화시키면 결구 훨씬 더 높은 효율의 장치를 얻을 수 있다.
붕소의 이온 주입이 표준인 250㎂가 아닌 25㎂의 빔 전류에서 수행되면, 장치로부터의 전계 발광과 형광 모두 육안으로 보기에 일반적인 레드 오렌지라기 보다는 짙은 붉은색으로 나타난다. 또한, 장치가 양호한 과정에 따라서 제조되면 처음에는 육안으로 보기에 레드 오렌지색의 전계 발광을 나타내고 일주일 동안 공기중에 저장된 후 그린 엘로우인 전계 발광을 나타내었다. 상기 관측은 컬러 디스플레이에 적절한 전계 발광 장치를 생성하는 제조 공정을 조정할 수 있음을 시사한다. 장치(10)는 실리콘 웨이퍼로 제조되기 때문에, 트랜지스터와 같은 발광하지 않은 실리콘 장치를 광 전기 집적 회로를 형성하기 위한 실리콘의 단일 조작 상에서 상기 장치(10)에 집적하는 것은 비교적 곧바로 진행하는 과정일 것이다. 상기 실리콘은 억셉터 불순물 이온 주입후 가열 냉각되지 않기 때문에, 전계 발광 장치(10)를 제조하기 전에 상기 다른 실리콘을 제조할 수 있고, 발광하지 않는 장치를 포함하는 실리콘 웨이퍼 영역은 예를 들면 저온 플라즈마로 강화된 화학적 증기 침전 공정에 의해 침전된 실리콘 니트라이드에 의해 마스크 오프된다.
ITO 외의 다른 재료는 최상부 전극에 이용되었다. 금 인듐 및 알루미늄이 사용되었고 상기 재료의 최상위 전극을 결합하는 장치가 전계 발광되는 동안 효율은 감소되었다. 바닥 전극(26)은 상기 장치(10)의 동작에 반드시 필요한 것은 아니다. 바닥 전극이 없는 전계 발광 장치는 고 주파수 동작은 상당히 상이할 것 같지만, 장치의 d.c 전기적 특징에 있어서는 상기 장치(10)와 약간 다르게 동작하였다.
전계 발광 장치는 또한 다공성 실리콘 영역을 형성하기 위하여, n-실리콘의 웨이퍼를 양극 산화 처리하고 그 다음에 붕소산 용액에 상기 다공성 실리콘을 잠기도록 하여 제조되었다. SIMS 측정으로 붕소가 고농도에서 다공성 실리콘에 유입되었지만 상기 방법으로 제조된 장치로부터의 전계 발광 효율은 낮았고 0.002%의 외부 양자 효율을 가진다는 것을 확인했다.
시트 저항율 측정으로, 주입된 붕소의 1% 미만이 이온 주입후 영역(114)에서 전기적으로 활동적인 것으로 추정된다. 상기 장치(10)를 전기적으로 측정하면 p-n 접합 다이오드의 동작을 알 수 있다. 따라서 붕소 불순물은 양극 산화 처리 공정 후 전기적으로 활성화된다고 결론지을 수 있다. 붕소 이온 주입 후 가열 냉각이 수행되지 않기 때문에, 양극 산화 처리 후 붕소 불순물의 전기적인 활동도는 이동된 붕소에 의한 다공성 실리콘의 양자 와이어의 표면 도핑에 따라 달라질 수 있다. 상기 표면 도핑이라는 용어는 양자 와이어의 표면상에 대한 불순물 종류의 침전을 지칭한다. 상기 양자 와이어는 너비가 30Å 미만이기 때문에, 상기 불순물 종류는 표면상에 유지되어 실리콘의 대역 구조를 바꿀 수 있으며, 이들은 짧은 거리를 양자 와이어로 확산시킬 수 있다.
표면 도핑 시나리오는 n-다공성 실리콘을 붕소산에 담그는 실험으로 지지되었다. 장치(10)의 가능한 현미경 구조가 개략적인 형태로 도 18에 도시된다. 도 18은 한 말단이 실리콘 기판(910)에 결합되고 다른 말단에 ITO(920)층이 놓여있는 제 개의 양자 와이어(900)를 도시한다. 각각의 양자 와이어(900)는 도 3의 제 2 영역(114)의 일부인 최상부 영역(930)을 가진다. 상기 양극 산화 처리 동안, 붕소 불순물은 다공성 실리콘과 벌크 실리콘 사이의 인터페이스가 진행함에 따라 이동되는 것으로 여겨진다. 상기 붕소 불순물의 일부는 양자 와이어의 표면상에 층(940)으로 침전된다. 층(940)에 인접하는 각 실리콘 양자 와이어(900)의 영역(930)과 함께 영역(950)은 층(940)의 표면 도핑 효과의 결과로서 p형의 전기적 특성을 가진다. 붕소 불순물의 표면층을 가지지 않는 각각의 양자 와이어(900)의 영역(960)은 n형으로 유지된다. 양자 와이어의 n형 영역과 양자 와이어의 p형 영역 사이의 인터페이스는 점선(970)으로 표시된다. 이온 밀링 후 다공성 실리콘 영역(22)을 전자 현미경 검사하여 상기 다공성 실리콘은 폭이 3nm 미만이며 직경이 약 7Å인 아주 작은 구멍을 가진다는 것을 관측하였다. 15Å 내지 30Å 범위의 구멍 너비는 이전에 관측되었다. 아주 작은 구멍이 상기 장치의 성능에 중요한 역할을 할 수 있다. 1992년 잡지 응용 물리학 제 72권 제 4번 1558 내지 1565페이지에서 카함과 그로스제크에 의해 검토된 바와 같이, 미공성 실리콘의 너비는 20Å보다 더 작은 크기를 가진다. 미공성 실리콘은 구멍의 너비가 약 10 내지 20Å인 과미공성(supermicroporous) 실리콘과 구멍의 너비가 10Å 미만인 초미공성(ultramicroporous) 실리콘으로 나누어진다. 새로 에칭된 장치 구조에서의 구멍은 아마도 과미공성이고 골격 산화되면 초미공성이 될 것이다.
20Å 미만의 구멍 크기를 가지는 다공성 실리콘 구조를 건조하는 것이 어렵다는 것은 공지된 사실이다. SIMS 측정은 다공성 실리콘에서 높은 레벨의 플루오르를 나타낸다. 따라서 상기 구멍에 트랩된 HF는 장치가 동작하기 전에 다공성 실리콘의 내부 표면이 산화되지 않도록 할 수 있다.
SIMS 데이터는 다공성 실리콘 영역(22)의 표면 영역이 큰 레벨의 붕소외에 산소, 탄소 및 플루오르를 가진다는 것을 나타낸다. 따라서 비록 강하게 발광하지는 않지만, 표면 영역이 그 아래의 할성 발광 영역에 대하여 비슷하거나 더 넓은 대역 갭을 가질 수 있다. 따라서 상기 표면 영역은 상기 장치(10)에 대하여 효과적인 홀 주입층 역할을 한다. 홀 주입 효율은 1981년 뉴욕 와일리 엔드 손스(Wiley and Sons)의 반도체 장치의 물리학 268페이지에서 S.M.Sze에 의해 기술된 바와 같이 관련되 접합을 가로질러 통과하는 총 전류에 대한 최소 개리어 전류의 비로 정의되는 최소의 캐리어 주입 비, g에 의해 정량화될 수 있다 효율적인 홀 주입층은 5볼트 이하의 바이어스 전압에서 10-3이상의 최소 캐리어 주입 비, g를 가질 수 있다. 0.1%의 외부 양자 효율은 대략 1%의 내부 양자 효율에 대응하는데 이것은 g값이 적어도 10-2임을 의미한다. 장치의 시뮬레이션 프로그램을 이용하여 얻어진 바이어스되지 않은 상태에서 상기 장치(10)의 가상 대역 구조(1000)가 도 19에 도시된다. 상기 장치 시뮬레이션에서, 다음의 파라미터가 사용되었다.
(a)- 형광 스펙트럼의 피크로부터 유도된 2eV의 다공성 실리콘 대역 갭,
(b)- 반 부렌(T.Van Buuren)외 다수의 1993년 응용 물리학 제 63권 2911페이지에 나오는 3.86eV의 전자 친화력,
(c)- 전술한 반 부렌외 다수 및 델레루(C.Delerue)외 다수의 1995년 고체 필름(This Solid Films) 제 255권 636페이지에 나오는 각각 0.35eV 및 0.65eV인 도너 및 억셉터의 결합 에너지,
(d)- 브루게만(D.A.G Bruggeman)의 1995년 Ann.Phys. 제 24권 636페이지에 나오는 75% 공간과 25% 실리콘에 대한 3.8의 유전 상수와,
(e)- SIMS 측정에 의해 유추되었고 대부분의 붕소 불순물이 전기적으로 활성되지 않도록 하기 위하여 0.01% 배가된 활성 붕소 농도 프로필.
라인(1002)은 전도 대역을 나타내고, 라인(1004)은 밸런스 대역을 나타내고 라인(1006)은 페르미 레벨을 나타낸다. n형 벌크 실리콘은 대역 구조(1000)의 영역(1010)으로 나타낸 바와 같이, 1.15eV의 대역 갭을 가진다. n형 다공성 실리콘 대역 구조는 영역(1012)으로 표시되고 p형 다공성 실리콘 영역 대역 구조는 영역(1014)로 표시된다. ITO는 3.7eV의 대역 갭을 가지는 n형이고 영역(1016)으로 표시된다. 상기 시뮬레이션은 ITO/다공성 실리콘 인터페이스로부터 400nm의 깊이의 다공성 실리콘에 p-n 접합이 있음을 예고한다.
도 20은 벌크 n형 실리콘에 대하여 ITO에 양의 바이어스를 인가한 수의 가상적인 대역 구조를 나타낸다. 대부분의 인가된 전위는 p형 다공성 실리콘을 통과하면서 떨어진다. 따라서 ITO의 전도 대역은 p형 다공성 실리콘의 밸런스 밴드에 대하여 아래로 이동한다. 그러면 p형 다공성 실리콘의 밸런스 대역의 전자(1020)는 ITO의 전도 대역에서 점유되지 않은 상태로 터널링할 수 있으며, 이것은 p형 다공성 실리콘의 밸런스 대역으로 홀(1022)을 주입하는 것과 같다. n형 벌크 실리콘의 전도 대역으로부터 나온 전자(1026)는 n형 벌크 실리콘과 n형 다공성 실리콘 사이의 장벽(1028)을 가로질러 n형 다공성 실리콘의 전도 대역으로 천이된다. p형 다공성 실리콘의 홀과 n형 다공성 실리콘의 전자는 p형 및 n형 다공성 실리콘 사이의 인터페이스 영역쪽으로 천이된다. 상기 영역 내에서, 전자와 홀은 재결합될 수 있다. 상기 재결합은 방사적일 수도 있고 방사적이 아닐 수도 있다. 방사 재결합에 의해 생성된 광자의 약 90%는 상기 장치(10)내에 흡수된다. 나머지는 방사되고 그 결과 육안으로 볼 수 있는 전계 발광이 일어난다.

Claims (58)

  1. 전계 발광을 발생하도록 바이어스 가능하고 다공성 실리콘 영역(22)과 상기 다공성 실리콘 영역(24, 26, 28, 20)에 대한 전기적인 접속부를 포함하는 전계 발광 장치(10)에 있어서,
    1.0Am-2미만의 전류 밀도를 가지는 전류가 상기 장치(10)를 통하여 흐르도록 상기 장치가 바이어스될 때 전계 발광이 검출될 수 있는 것을 특징으로 하는 전계 발광 장치.
  2. 제 1항에 있어서, 0.1Am-2미만의 전류 밀도를 가지는 전류가 상기 장치를 통하여 흐르도록 상기 장치가 바이어스될 때 전계 발광이 검출될 수 있는 것을 특징으로 하는 전계 발광 장치.
  3. 제 2항에 있어서, 상기 전계 발광은 육안으로 볼 수 있는 것을 특징으로 하는 전계 발광 장치.
  4. 제 2항에 있어서, 0.01Am-2미만의 전류 밀도를 가지는 전류가 상기 장치를 통하여 흐르도록 상기 장치가 바이어스될 때 전계 발광이 검출될 수 있는 것을 특징으로 하는 전계 발광 장치.
  5. 제 4항에 있어서, 0.0001Am-2미만의 전류 밀도를 가지는 전류가 상기 장치를 통하여 흐르도록 상기 장치가 바이어스될 때 전계 발광이 검출될 수 있는 것을 특징으로 하는 전계 발광 장치.
  6. 제 1항 내지 제 5항중 어느 한 항에 있어서, 상기 장치가 0.1%보다 더 큰 외부 양자 효율을 가지는 전계 발광을 발생하도록 바이어스 가능한 것을 특징으로 하는 전계 발광 장치.
  7. 제 1항에 있어서, 상기 장치가 적어도 0.4%의 외부 양자 효율을 가지는 전계 발광을 발생하도록 바이어스 가능한 것을 특징으로 하는 전계 발광 장치.
  8. 다공성 실리콘 영역(22)과 다공성 실리콘 영역(24, 26, 28, 20)에 대한 전기적인 접속부를 포함하는 고체 상태 전계 발광 장치(10)에 있어서,
    상기 장치가 0.01%보다 더 큰 외부 양자 효율을 가지는 전계 발광을 발생하도록 바이어스 가능한 것을 특징으로 하는 고체 상태 전계 발광 장치.
  9. 제 8항에 있어서, 상기 장치가 0.1%보다 더 큰 외부 양자 효율을 가지는 전계 발광을 발생하도록 바이어스 가능한 것을 특징으로 하는 전계 발광 장치.
  10. 제 8항에 있어서, 상기 장치가 0.01% 내지 0.18% 범위의 외부 양자 효율을 가지는 전계 발광을 발생하도록 바이어스 가능한 것을 특징으로 하는 전계 발광 장치.
  11. 제 8항에 있어서, 상기 장치가 적어도 0.4%의 외부 양자 효율을 가지는 전계 발광을 발생하도록 바이어스 가능한 것을 특징으로 하는 전계 발광 장치.
  12. 제 8항에 있어서, 발광 다공성 실리콘 영역과 상기 다공성 실리콘 영역에 대한 전기 접속부를 포함하는 전계 발광 장치에 있어서,
    상기 다공성 실리콘 영역은 p형 다공성 실리콘 영역(930, 950)과 상기 p형 다공성 실리콘 영역과의 사이에 p-n 접합부를 가지는 n형 실리콘 영역(960)을 포함하는 것을 특징으로 하는 전계 발광 장치.
  13. 제 12항에 있어서, 상기 p형 및 n형 다공성 실리콘 영역(930, 950, 960)중 적어도 한 영역은 표면 도핑되는 것을 특징으로 하는 전계 발광 장치.
  14. 제 13항에 있어서, 상기 p형 다공성 실리콘 영역(930, 950)은 표면 도핑되는 것을 특징으로 하는 전계 발광 장치.
  15. 제 14항에 있어서, 표면의 불순물은 붕소인 것을 특징으로 하는 전계 발광 장치.
  16. 제 12항 내지 제 15항중 어느 한 항에 있어서, 상기 장치가 0.1%보다 더 큰 외부 양자 효율을 가지는 전계 발광을 발생하도록 바이어스 가능한 것을 특징으로 하는 전계 발광 장치.
  17. 제 12항에 있어서, 상기 장치가 적어도 0.4%의 외부 양자 효율을 가지는 전계 발광을 발생하도록 바이어스 가능한 것을 특징으로 하는 전계 발광 장치.
  18. 제 1항 또는 제 8항에 있어서, 상기 장치는 홀을 효과적으로 상기 다공성 실리콘의 발광 영역으로 주입시킬 수 있는 주입층을 포함하는 것을 특징으로 하는 전계 발광 장치.
  19. 제 18항에 있어서, 상기 주입층은 다공성 실리콘의 표면 영역인 것을 특징으로 하는 전계 발광 장치.
  20. 제 19항에 있어서, 상기 주입층은 5볼트 이하의 바이어스 전압에서 10-3보다 더 큰 최소 캐리어 주입비를 가지는 것을 특징으로 하는 전계 발광 장치.
  21. 제 19항에 있어서, 상기 주입층은 5볼트 이하의 비이어스 전압에서 10-2보다 더 큰 최소 캐리어 주입비를 가지는 것을 특징으로 하는 전계 발광 장치.
  22. 제 18항 내지 제 21항중 어느 한 항에 있어서, 상기 장치가 0.1%보다 더 큰 외부 양자 효율을 가지는 전계 발광을 발생하도록 바이어스 가능한 것을 특징으로 하는 전계 발광 장치.
  23. 제 18항에 있어서, 상기 장치가 적어도 0.4%의 외부 양자 효율을 가지는 전계 발광을 발생하도록 바이어스 가능한 것을 특징으로 하는 전계 발광 장치.
  24. 제 1항 또는 제 8항에 있어서, 상기 다공성 실리콘 영역(22)은 미공인 것을 특징으로 하는 전계 발광 장치.
  25. 제 24항에 있어서, 상기 장치가 0.1%보다 더 큰 외부 양자 효율을 가지는 전계 발광을 발생하도록 바이어스 가능한 것을 특징으로 하는 전계 발광 장치.
  26. 제 24항에 있어서, 상기 장치가 적어도 0.4%의 외부 양자 효율을 가지는 전계 발광을 발생하도록 바이어스 가능한 것을 특징으로 하는 전계 발광 장치.
  27. 제 12항에 있어서, 상기 장치는
    a) n형 벌크 실로콘 영역(910)과,
    b) 상기 n형 벌크 실리콘 영역에 인접한 n형 다공성 실리콘 영역(960)과,
    c) 상기 n형 다공성 실리콘 영역에 인접한 p형 다공성 실리콘 영역(930, 950)과,
    d) 벌크 실리콘 영역과 p형 다공성 실리콘 영역에 대한 접촉부(920, 26, 28)를 포함하는 것을 특징으로 하는 전계 발광 장치.
  28. 전술한 항중 어느 한 항에 있어서,
    상기 장치는 변조된 광출력을 발생하도록 작동가능한 것을 특징으로 하는 전계 발광 장치.
  29. 제 28항에 있어서, 상기 광출력은 10㎑보다 더 큰 주파수에서 변조가능한 것을 특징으로 하는 전계 발광 장치.
  30. 제 29항에 있어서, 상기 광출력은 100㎑의 주파수에서 변조가능한 것을 특징으로 하는 전계 발광 장치.
  31. 제 29항에 있어서, 상기 광출력은 1㎒의 주파수에서 변조가능한 것을 특징으로 하는 전계 발광 장치.
  32. 제 1항 또는 제 8항에 있어서, 상기 장치로부터의 전계 발광은 400nm 내지 900nm의 파장에서 최대의 세기(522)를 가지는 것을 특징으로 하는 전계 발광 장치.
  33. 제 32항에 있어서, 상기 최대 세기(522)는 파장이 520nm 내지 750nm 범위일때인 것을 특징으로 하는 전계 발광 장치.
  34. 제 1항 또는 제 8항에 있어서, 상기 다공성 실리콘 영역(22)은 0.5㎛보다 더 작은 깊이를 가지는 것을 특징으로 하는 전계 발광 장치.
  35. 제 1항 또는 제 8항에 있어서, 상기 장치는 캡슐화되는 것을 특징으로 하는 전계 발광 장치.
  36. 제 35항에 있어서, 상기 장치는 상기 장치가 동작하기전과 동작중에 다공성 실리콘의 산화에 대하여 보호되는 것을 특징으로 하는 전계 발광 장치.
  37. 제 36항에 있어서, 상기 보호는 다공성 실리콘에 대한 접촉부(24)에 의해 제공되는 것을 특징으로 하는 전계 발광 장치.
  38. 제 37항에 있어서, 최상부 접촉부(24)는 인듐 주석 산화물층인 것을 특징으로 하는 전계 발광 장치.
  39. 제 35항에 있어서, 상기 장치가 0.1%보다 더 큰 외부 양자 효율을 가지는 전계 발광을 발생하도록 바이어스 가능한 것을 특징으로 하는 전계 발광 장치.
  40. 제 35항에 있어서, 상기 장치가 적어도 0.4%의 외부 양자 효율을 가지는 전계 발광을 발생하도록 바이어스 가능한 것을 특징으로 하는 전계 발광 장치.
  41. 상기 항중 어느 한 항에 있어서,
    상기 장치는 다른 실리콘 장치로 집적되는 것을 특징으로 하는 전계 발광 장치.
  42. 발광 디스플레이에 있어서,
    상기 항중 어느 한 항에 따른 복수의 전계 발광 장치를 포함하는 것을 특징으로 하는 발광 디스플레이.
  43. 제 42항에 있어서, 상기 장치는 복수의 컬러를 가지는 광 출력을 발생하도록 작동가능한 것을 특징으로 하는 발광 디스플레이.
  44. i) 웨이퍼를 n형으로 하기 위하여 도너 불순물로 도핑된 실리콘 웨이퍼의 표면 영역에 억셉터 불순물을 주입하여 상기 표면 영역이 도너 불순물의 체적 농도보다 더 큰 억셉터 불순물의 체적 농도를 가지는 단계와,
    ii) 상기 표면 영역을 통하여 연장되는 발광 다공성 실리콘 영역을 생성하기 위하여 조명하에 상기 웨이퍼를 양극 산화 처리하는 단계와,
    iii) 상기 다공성 실리콘 영역상에 전극을 침전하는 단계를 포함하는 전계 발광 장치를 제조하는 방법에 있어서,
    상기 표면 영역은 상기 양극 산화 처리 단계 이전에 100Ω-1보다 더 큰 시트 저항률을 가지는 것을 특징으로 하는 전계 발광 장치 제조 방법.
  45. 제 44항에 있어서, 상기 양극 산화 처리 단계는 미공의 다공성 실리콘을 생성하기 위하여 수성 플루오르화수소산을 이용하여 수행되는 것을 특징으로 하는 전계 발광 장치 제조 방법.
  46. i) 웨이퍼를 n형으로 하기 위하여 도너 불순물로 도핑된 실리콘 웨이퍼의 표면 영역에 억셉터 불순물을 주입하여 상기 표면 영역이 도너 불순물의 체적 농도보다 더 큰 억셉터 불순물의 체적 농도를 가지는 단계와,
    ii) 상기 표면 영역을 통하여 연장되는 발광 다공성 실리콘 영역을 생성하기 위하여 조명하에 상기 웨이퍼를 양극 산화 처리하는 단계와,
    iii) 상기 다공성 실리콘 영역상에 전극을 침전하는 단계를 포함하는 전계 발광 장치를 제조하는 방법에 있어서,
    1% 이하의 억셉터 불순물이 상기 양극 산화 처리 단계 이전에 전기적으로 활성되는 것을 특징으로 하는 전계 발광 장치를 제조하는 방법.
  47. 제 46항에 있어서, 상기 양극 산화 처리 단계는 미공의 다공성 실리콘을 생성하기 위하여 수성 플루오르화수소산을 이용하여 수행되는 것을 특징으로 하는 전계 발광 장치 제조 방법.
  48. 전계 발광 장치 제조 방법에 있어서,
    i) 웨이퍼를 n형으로 하기 위하여 도너 불순물로 도핑된 실리콘 웨이퍼의 표면 영역에 억셉터 불순물을 주입하여 상기 표면 영역이 도너 불순물의 체적 농도보다 더 큰 억셉터 불순물의 체적 농도를 가지며 상기 영역의 적어도 일부는 실리콘의 억셉터 불순물의 고체 용해도와 비슷한 억셉터 불순물 체적 농도를 가지는 단계와,
    ii) 상기 표면 영역을 통하여 연장되는 발광 다공성 실리콘 영역을 생성하기 위하여 조명하에 상기 웨이퍼를 양극 산화 처리하는 단계와,
    iii) 상기 다공성 실리콘 영역상에 전극을 침전하는 단계를 포함하는 것을 특징으로 하는 전계 발광 장치 제조 방법.
  49. i) 웨이퍼를 n형으로 하기 위하여 도너 불순물로 도핑된 실리콘 웨이퍼의 표면 영역에 억셉터 불순물을 주입하여 상기 표면 영역이 도너 불순물의 체적 농도보다 더 큰 억셉터 불순물의 체적 농도를 가지는 단계와,
    ii) 상기 표면 영역을 통하여 연장되는 발광 다공성 실리콘 영역을 생성하기 위하여 조명하에 상기 웨이퍼를 양극 산화 처리하는 단계와,
    iii) 상기 다공성 실리콘 영역상에 전극을 침전하는 단계를 포함하는 전계 발광 장치를 제조하는 방법에 있어서,
    상기 실리콘 웨이퍼는 단계 i)과 ii) 사이에 가열 냉각 처리되지 않는 것을 특징으로 하는 전계 발광 장치를 제조하는 방법.
  50. 제 49항에 있어서, 상기 양극 산화 처리 단계는 미공의 다공성 실리콘을 생성하기 위하여 수성 플루오르화수소산을 이용하여 수행되는 것을 특징으로 하는 전계 발광 장치 제조 방법.
  51. i) 웨이퍼를 n형으로 하기 위하여 도너 불순물로 도핑된 실리콘 웨이퍼의 표면 영역에 억셉터 불순물을 주입하여 상기 표면 영역이 도너 불순물의 체적 농도보다 더 큰 억셉터 불순물의 체적 농도를 가지는 단계와,
    ii) 상기 표면 영역을 통하여 연장되는 발광 다공성 실리콘 영역을 생성하기 위하여 조명하에 상기 웨이퍼를 양극 산화 처리하는 단계와,
    iii) 상기 다공성 실리콘 영역상에 전극을 침전하는 단계를 포함하는 전계 발광 장치를 제조하는 방법에 있어서,
    상기 양극 산화 처리 단계는 다공성 실리콘 영역 내의 실리콘 양자 와이어의 표면을 도핑하여 상기 표면 도핑된 양자 와이어가 p형이 되도록 하는 것을 특징으로 하는 전계 발광 장치를 제조하는 방법.
  52. 제 51항에 있어서, 상기 양극 산화 처리 단계는 미공의 다공성 실리콘을 생성하기 위하여 수성 플루오르화수소산을 이용하여 수행되는 것을 특징으로 하는 전계 발광 장치 제조 방법.
  53. P형 다공성 실리콘에 있어서,
    상기 다공성 실리콘은 30% 이상의 구멍을 가지는 것을 특징으로 하는 P형 다공성 실리콘.
  54. 제 53항에 있어서, 상기 다공성 실리콘은 실리콘 양자 와이어를 포함하는 것을 특징으로 하는 P형 다공성 실리콘.
  55. 제 54항에 있어서, 상기 다공성 실리콘은 60% 이상의 구멍을 가지는 것을 특징으로 하는 P형 다공성 실리콘.
  56. 거의 전체가 미공이며 가시적으로 발광하는 다공성 실리콘에 있어서,
    상기 다공성 실리콘은 n형 벌크 실리콘으로부터 파생되는 것을 특징으로 하는 발광 다공성 실리콘.
  57. 다공성 실리콘 영역과 상기 다공성 실리콘 영역에 대한 전기적 접촉부를 포함하는 전계 발광 장치에 있어서,
    상기 다공성 실리콘 영역은 내부에 p-n 접합을 포함하는 것을 특징으로 하는 전계 발광 장치.
  58. 다공성 실리콘 영역과 상기 다공성 실리콘 영역에 대한 전기적 접촉부를 포함하는 전계 발광 장치에 있어서,
    상기 다공성 실리콘 영역은 n형 벌크 실리콘으로 제조된 전체적으로 미공인 가시적으로 발광하는 영역인 것을 특징으로 하는 전계 발광 장치.
KR1019970706628A 1995-03-20 1996-03-15 다공성 실리콘을 포함하는 전계 발광 장치 KR19980703224A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9505569.5 1995-03-20
GB9505569A GB2299204A (en) 1995-03-20 1995-03-20 Electroluminescent device

Publications (1)

Publication Number Publication Date
KR19980703224A true KR19980703224A (ko) 1998-10-15

Family

ID=10771489

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970706628A KR19980703224A (ko) 1995-03-20 1996-03-15 다공성 실리콘을 포함하는 전계 발광 장치

Country Status (9)

Country Link
US (4) US6380550B1 (ko)
EP (2) EP0815597B1 (ko)
JP (1) JP3828933B2 (ko)
KR (1) KR19980703224A (ko)
CN (1) CN1185234A (ko)
CA (1) CA2215708A1 (ko)
DE (1) DE69623000T2 (ko)
GB (1) GB2299204A (ko)
WO (1) WO1996029746A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19955618A1 (de) * 1999-11-19 2001-05-23 Heidenhain Gmbh Dr Johannes Maßverkörperung und Positionsmeßeinrichtung mit einer derartigen Maßverkörperung
JP2002180294A (ja) * 2000-12-08 2002-06-26 Tokyo Electron Ltd 液処理装置、液処理方法
US7838949B2 (en) * 2001-03-29 2010-11-23 Georgia Tech Research Corporation Porous gas sensors and method of preparation thereof
US7632548B2 (en) * 2002-08-02 2009-12-15 Applied Nanotech Holdings, Inc. Remote identification of explosives and other harmful materials
US7244513B2 (en) * 2003-02-21 2007-07-17 Nano-Proprietary, Inc. Stain-etched silicon powder
US7674628B2 (en) * 2003-08-01 2010-03-09 Applied Nanotech Holdings, Inc. Remote identification of explosives and other harmful materials
US7790574B2 (en) * 2004-12-20 2010-09-07 Georgia Tech Research Corporation Boron diffusion in silicon devices
US7674521B2 (en) 2005-07-27 2010-03-09 International Business Machines Corporation Materials containing voids with void size controlled on the nanometer scale
US8174025B2 (en) * 2006-06-09 2012-05-08 Philips Lumileds Lighting Company, Llc Semiconductor light emitting device including porous layer
WO2008045301A1 (en) * 2006-10-05 2008-04-17 Hitachi Chemical Co., Ltd. Well-aligned, high aspect-ratio, high-density silicon nanowires and methods of making the same
KR100839376B1 (ko) * 2007-01-08 2008-06-19 연세대학교 산학협력단 다공성 실리콘 및 이의 제조방법
DE102007012061A1 (de) * 2007-03-13 2008-09-18 Robert Bosch Gmbh Verfahren und Vorrichtung zum Erzeugen einer porösen Schicht auf einem Halbleiterträger
WO2010022321A1 (en) * 2008-08-21 2010-02-25 Georgia Tech Research Corporation Gas sensors, methods of preparation thereof, methods of selecting gas sensor materials, and methods of use of gas sensors
JP5363789B2 (ja) * 2008-11-18 2013-12-11 スタンレー電気株式会社 光半導体装置
WO2010132709A2 (en) * 2009-05-14 2010-11-18 Sri International Improved output efficiency of organic light emitting devices
US8748908B2 (en) 2012-05-07 2014-06-10 Sufian Abedrabbo Semiconductor optical emission device
CN106847958B (zh) * 2016-12-07 2018-09-11 同方威视技术股份有限公司 光电二极管器件及光电二极管探测器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8927709D0 (en) * 1989-12-07 1990-02-07 Secretary Of The State For Def Silicon quantum wires
GB9108176D0 (en) * 1991-04-17 1991-06-05 Secr Defence Electroluminescent silicon device
DE4126955C2 (de) * 1991-08-14 1994-05-05 Fraunhofer Ges Forschung Verfahren zum Herstellen von elektrolumineszenten Siliziumstrukturen
US5206523A (en) * 1991-08-29 1993-04-27 Goesele Ulrich M Microporous crystalline silicon of increased band-gap for semiconductor applications
JPH05275743A (ja) * 1992-03-27 1993-10-22 Nippon Steel Corp 多孔質シリコンの発光効率を増加させる方法
EP0563625A3 (en) * 1992-04-03 1994-05-25 Ibm Immersion scanning system for fabricating porous silicon films and devices
US5458732A (en) * 1992-04-14 1995-10-17 Texas Instruments Incorporated Method and system for identifying process conditions
JPH06338631A (ja) * 1993-03-29 1994-12-06 Canon Inc 発光素子及びその製造方法
JPH08148280A (ja) * 1994-04-14 1996-06-07 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20050087760A1 (en) 2005-04-28
JPH11502372A (ja) 1999-02-23
US20070004064A1 (en) 2007-01-04
EP1233460A2 (en) 2002-08-21
US6380550B1 (en) 2002-04-30
EP0815597B1 (en) 2002-08-14
EP1233460A3 (en) 2009-11-11
CA2215708A1 (en) 1996-09-26
GB9505569D0 (en) 1995-05-03
US20020096688A1 (en) 2002-07-25
JP3828933B2 (ja) 2006-10-04
DE69623000D1 (de) 2002-09-19
WO1996029746A1 (en) 1996-09-26
EP0815597A1 (en) 1998-01-07
GB2299204A (en) 1996-09-25
DE69623000T2 (de) 2003-04-30
CN1185234A (zh) 1998-06-17

Similar Documents

Publication Publication Date Title
US20070004064A1 (en) Electroluminescent device comprising porous silicon
Dick et al. Imaging the structure of the p‐n junction in polymer light‐emitting electrochemical cells
Richter et al. Current-induced light emission from a porous silicon device
CN100433369C (zh) 紫外线传感器及其制造方法
Yoshida et al. Electroluminescence of silicon nanocrystallites prepared by pulsed laser ablation in reduced pressure inert gas
Nakajima et al. Generation of ballistic electrons in nanocrystalline porous silicon layers and its application to a solid-state planar luminescent device
US5458735A (en) Process for the production of electroluminescent silicon structures
Peter The photoelectrochemical properties of anodic cadmium sulphide films
Nill et al. LASER EMISSION FROM METAL‐SEMICONDUCTOR BARRIERS ON PbTe AND Pb0. 8Sn0. 2Te
Pavesi et al. Porous silicon n–p light emitting diode
US3796882A (en) Silicon-cadmium selenide heterojunctions
Gelloz et al. Enhancing the external quantum efficiency of porous silicon LEDs beyond 1% by a post-anodization electrochemical oxidation
Das et al. Porous silicon pn junction light emitting diodes
Nguyen et al. Electrical and optical properties of conducting polymer/porous silicon structures
JPH0555627A (ja) 注入形発光素子
Cogan et al. 7.2% efficient polycrystalline silicon photoelectrode
El-Bahar et al. N-type porous silicon doping using phosphorous oxychloride (POCl 3)
JPH0690018A (ja) 発光素子及びその製造方法
Bonekamp et al. Detailed study of the decay mechanism in polymeric OLEDs
JP2006216804A (ja) 半導体基板及びその製造方法
Simons et al. Farnborough (GB)
US7307284B2 (en) Luminescent diode
Olenych et al. Photodetectors on the basis of porous silicon
Sabet-Dariani et al. LIGHT EMITTING MECHANISM OF POROUS SILICON
So et al. Photoelectric study of the Ni‐and Ni‐TeO2‐electrodeposited n‐type CdTe interfaces

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee