KR19980087563A - 광 디스크 장치 및 데이터 기록 방법 - Google Patents

Abstract

동기화 신호는 RLL(1, 7)에 의해 변조된 신호에 삽입되며, 그에 따라 한 섹터를 형성한다. 한 클러스터는 16 섹터, 프리앰블, 및 포스트앰블로 형성된다. 또한 DSV 제어 비트가 변조후 데이터에 삽입된다. DSV 제어 비트가 삽입된 후 한 클러스터의 비트수와 관련한 기록 데이터의 주파수는 8.817984 MHz 와 같다. 광 디스크상에 미리 기록된 물리 어드레스의 판독 클럭 주파수는 24.192 kHz 와 같다. 17.635968 MHz 의 주파수를 1/2 로 분할함으로써, 채널 비트 주파수와 동일한 주파수의 클럭 신호가 형성될 수 있다. 이를 1/729 로 분할함으로써 판독 클럭 주파수의 클럭 신호가 형성될 수 있다.

Description

광 디스크 장치 및 데이터 기록 방법

본 발명은 광 디스크 장치 및 데이터 기록 방법에 관한 것으로, 여기에서 물리 어드레스 정보는 광 디스크상에 미리 기록되며, 어드레스 정보를 재생함으로써 데이터는 광 디스크의 소정의 위치에 기록될 수 있게 된다.

광자기 디스크 장치 등과 같은 광 디스크 장치에 있어서, 디스크상의 위치에 대응하는 물리 어드레스는 디스크상에 미리 기록되며, 어드레스는 개생되고, 데이터는 소정의 위치에 기록될 수 있게 된다. 물리 어드레스는 데이터의 기록/재생 방법과는 다른 재기록할 수 없는 방법에 의해 광 디스크상에 미리 기록되었다. 실례로, 어드레스 영역은 트랙에 제공되고, 어드레스 정보는 임보싱 작업에 의해 어드레스 영역에 형성된 비트에 의해 기록된다.

또한 디스크상에 형성된 워블링 그루브의 정보로서 물리 어드레스를 기록하는 방법이 있다. 실례로, 미니 디스크(MD)에 있어서, 그루브를 워블링하는 경우 물리 어드레스의 정보는 워블링을 위해 사인파 신호를 변조함으로써 중복된다. 트래킹 에러의 검출과 스핀들 모터의 제어는 워블링 그루브에 의해 가능하며, 또한 물리 어드레스는 전체 디스크상에 기록된다.

물리 어드레스가 상술된 워블링 그루브에 의해 기록되는 MD 에 있어서, 데이터의 변조 처리에 필요한 클럭 신호의 주파수 값과 물리 어드레스의 재생 처리에 필요한 클럭 신호의 주파수 값은 개별적으로 결정되며, 따라서 이들 클럭 신호를 발생하기 위한 구성이 복잡하게 되는 문제가 있게 된다.

따라서, 본 발명의 목적은 데이터 처리용 클럭 신호와 물리 어드레스 재생 처리용 클럭 신호를 용이하게 발생할 수 있는 광 디스크 장치 및 데이터 기록 방법을 제공하는 것이다.

본 발명에 따라서 상술한 문제를 극복하기 위하여, 어드레스 정보가 미리 기록되고 데이터가 어드레스 정보에 의해 표시된 어드레스에 기록되는 광 디스크 장치에 있어서:

기록 데이터를 소정의 포맷을 갖는 데이터 구조로 변환하여, 소정의 포맷을 갖는 데이터를 변조하기 위한 변조 유닛;

변조 유닛으로부터의 기록 데이터를 광 디스크상에 기록하기 위한 기록 유닛; 및

광 디스크로부터의 재생 신호로부터 어드레스 정보를 재생하기 위한 어드레스 재생 처리 유닛을 구비하며,

변조 유닛에서, 어드레스 재생 처리 유닛에 이용된 제 1 클럭 신호의 주파수와 변조 유닛에 이용된 제 2 클럭 신호의 주파수 사이의 비가 정수비와 같게 되도록, 변조 데이터에 삽입된 DSV 제어 비트의 비트 수가 설정 된다.

본 발명에 따라, 어드레스 정보를 미리 기록하고 데이터를 어드레스 정보에 의해 표시된 어드레스에 기록하는 데이터 기록 방법에 있어서:

기록 데이터를 소정의 포맷을 갖는 데이터 구조로 변환하여, 소정의 포맷을 갖는 데이터를 변조하는 단계;

변조에 의해 발생된 데이터를 광 디스크상에 기록하는 단계; 및

광 디스크로부터의 재생 신호로부터 어드레스 정보를 재생하기 위한 어드레스 재생 처리 단계를 구비하며,

데이터 변조 단계에서, 어드레스 재생 처리 단계에 이용된 제 1 클럭 신호의 주파수와 변조 단계에 이용된 제 2 클럭 신호의 주파수 간의 비가 정수비와 같게 되도록 변조 데이터에 삽입된 DSV 제어 비트의 비트 수가 설정된다.

상술된 바와 같이, 어드레스 재생 처리에 필요한 제 1 클럭 신호의 주파수와 기록 데이터를 발생시키는 변조 처리에 필요한 제 2 클럭 신호의 주파수가 정수비의 관계로 설정되므로, 제 1 및 제 2 클럭 신호를 발생하기 위한 구성은 간략하게 될 수 있다.

본 발명의 상기의 점, 다른 점, 목적, 특징 및 이점은 첨부된 도면과 관련하여 기술된 다음의 상세한 설명으로부터 명백하게 된다.

도 1은 본 발명의 실시예에 따른 전체적인 구성을 도시하는 블록도.

도 2는 한 섹터의 데이터 구성을 설명하는 구성도.

도 3은 동기화 프레임의 헤드에 삽입된 동기화 신호의 예를 도시하는 구성도.

도 4는 기록/재생 유닛으로서 한 클러스터의 데이터 구성을 설명하는 구성도.

도 5는 DSV 비트가 부가되는 한 클러스터의 데이터 구성을 설명하는 구성도.

도 6은 DSV 비트를 부가하는 구성의 예를 도시하는 블록도.

도 7은 DSV 비트가 부가될 때 이용되는 테이블을 도시하는 구성도.

도 8은 DSV 비트가 부가될 때 이용되는 테이블을 도시하는 구성도.

도 9은 물리 어드레스의 한 섹터의 데이터 구성을 설명하는 구성도.

도 10a 및 도 10b는 물리 어드레스의 변조 방법을 설명하는 구성도.

도 11은 물리 어드레스를 프리그루브로서 기록하는 경우 구성의 예를 도시하는 블록도.

도 12는 재생 신호로부터 물리 어드레스를 재생하는 구성의 예를 도시하는 블록도.

도 13은 본 발명의 한 실시예의 클럭 신호 형성을 설명하는 블록도.

도 14는 미니 디스크의 클럭 신호의 형성을 설명하는 블록도.

@ 도면의 주요 부분에 대한 부호의 설명 @

1 : 광자기 디스크 2 : 모터

3 : 기록용 자기 헤드 4 : 광학 시스템

5 : 데이터 입력 유닛 6 : ID-EDC 인코딩 유닛

7 : ECC 인코딩 유닛 8 : 메모리

9 : 변조 유닛 10 : 자계 변조 구동기

본 발명의 실시예는 도면을 참조하여 하기에 설명된다. 광자기 디스크가 광 디스크로서 이용되는 경우 장치의 구성은 도 1에 도시된다. 도 1에서, 참조 번호 1 은 광자기 디스크를 나타낸다. 광자기 디스크(1)(이후에는 간단히 디스크라 칭함)는 CLV(일정 선속도)에서 스핀들 모터(2)에 의해 회전된다. 디스크(1)상에서, MD 와 유사한 방법으로, 트래킹 에러 검출용, CLV 제어용 그루브 및 워블링 그루브가 사전에 형성된다.

디지탈 데이터는 실례로 자계 변조 방법에 의해 디스크상에 기록된다. 이러한 목적을 위하여, 기록용 자기 헤드(3)가 디스크(1)에 인접하여 제공된다. 디스크(1)로부터 워블링 그루브상의 정보 및 디지탈 데이터를 재생하기 위하여, 광학 시스템(4)이 제공된다. 또한, 도시되지는 않았지만, 디스크(1)의 방사 방향으로 기록/재생 위치를 이동하기 위한 피딩 메카니즘이 제공된다. 실례로 컴퓨터인 외부 블록으로부터 기록될 사용자 데이터(A20)는 데이터 입력 유닛(5)으로부터 공급된다. 데이터 입력 유닛(5)의 출력 데이터(A21)는 ID-EDC(에러 검출 코드) 인코딩 유닛(6)으로 공급된다. ID-EDC 인코딩 유닛(6)에서, 기록 데이터에 부가될 ID와 재생시에 재생 데이터의 에러를 검사하기 위한 EDC 신호(실례로, CRC 코드)는 디지탈 데이터에 부가된다.

ID-EDC 인코딩 유닛(6)의 출력은 ECC(에러 정정 코드) 인코딩 유닛(7)에 공급되며 에러 정정 인코드된다. 에러 정정 코드로서, 실례로 CIRC(크로스 인터리브 리드 솔로몬 코드)가 이용될 수 있다. ECC 인코딩 유닛(7)에서, 에러 정정 코드의 패리티가 부가되는 데이터(A22)는 일단 메모리(8)에 기억된다. 메모리(8)는 외부 블록으로부터 전송되어 처리되는 데이터(A22)를 일단 기억하며, 기록에 적합된 시간축의 데이터(A23)를 변조 유닛(9)에 출력한다.

변조 유닛(9)은 실례로 기록될 데이터(A23)를 수신하여, 섹터 및 클러스터의 데이터 구조로 변환하고, 또한 RLL(1, 7) 변조를 실행한다. 변조된 데이터는 기록 데이터로서 자계 변조 구동기(10)에 공급된다. 자계 변조 구동기(10)는 자기 헤드(3)를 구동한다. 자기 헤드(3)는 기록용 자계를 발생하며, 데이터가 디스크(1)상에 기록된다.

이제 재생 시스템의 구성 및 동작이 기술된다. 광학 시스템(4)은 디스크(1)상에 레이저 빔을 조사하며, 그에 따라 반사된 광을 수신하고, 재생 신호(A25)를 출력한다. 재생 신호(A25)는 복조 유닛(12) 및 서보 회로(13)에 공급된다. 서보 회로(13)는 광학 시스템(4), 스핀들 모터(2), 및 피딩 메카니즘(도시되지 않음)을 제어하여, 재생 신호(A25)를 적정한 상태로 설정한다. 즉, 서보 회로(13)는 트래킹 서보, 포커스 서보, 쓰레드 서보, 및 CLV 서보의 기능을 가지며, 이후 기술될 바와 같은 물리 어드레스 정보의 재생 처리를 실행한다.

복조 유닛(12)에 공급되는 재생 신호에 대하여, 변조 유닛(9)에서와 반대의 처리, 즉, RLL(1, 7)의 복조 및 데이터 포맷의 압축 해제가 실행된다. 복조된 신호(A32)는 ID 디코딩 유닛(14)에 보내지고, 복조된 신호(A26)는 메모리(15)에 보내지며, 신호(A26)는 일단 메모리(15)에 기억된다. ID 디코딩 유닛(14)는 복조 신호(A32)로부터 ID-ECC 인코딩 유닛(6)에 의해 부가된 ID를 검출한다. 복조된 신호(A26)를 메모리(15)에 기억시키기 위한 어드레스(A27)는 검출된 ID 신호에 기초하여 검출된다. 어드레스(A27)는 디스크상의 위치에 대응하는 물리 어드레스와는 다른 어드레스가 된다.

메모리(15)로부터 판독된 신호(A28)은 ECC 디코딩 유닛(16)에 공급되고, 에러 정정 처리가 실행된다. 실례로, CIRC 의 디코딩 처리가 실행된다. ECC 디코딩 유닛(16)으로부터의 에러 정정된 데이터(A29)는 EDC 디코딩 유닛(17)에 공급된다. EDC 디코딩 유닛(17)에서, 실례로 CRC를 사용함으로써 에러 정정된 데이터(A29)가 바른지 아닌지를 검사하는 체크가 이루어진다. 이러한 것은 에러 정정 처리에 잘못된 정정(즉, 에러가 간과되어 데이터가 바른지 결정된다)을 체크하게 된다. EDC 디코딩 유닛(17)의 출력 데이터(A30)는 데이터 출력 유닛(18)에 공급되어, 외부 블록에 재생 데이터로서 전달된다.

참조 번호 11 은 전체 장치를 제어하기 위한 제어 유닛을 나타낸다. 실례로, 제어 유닛(11)은 마이크로컴퓨터로 구성된다. 제어 유닛(11)은 상술된 기록 시스템에서 인코딩/디코딩 처리, 변조/복조 처리, 메모리에 대한 기록/판독 처리, 데이터의 입력/출력 처리, 서보 회로의 제어 등을 실행한다. 이들 제어는 외부 블록과의 통신(A32로 도시)에 기초하여 실행된다.

상술된 바와 같이, 변조 유닛(9)은 RLL(1, 7)의 변조 처리 이외에 기록될 데이터를 섹터 및 클러스터 구조를 갖는 데이터로 포맷화하는 처리를 실행한다. 이제 변조 유닛(9)의 이러한 처리가 이후에 상세히 설명된다.

변조 유닛에 의해 실행되는 RLL(1, 7)은 '1' 과 '1' 사이의 '0' 의 수가 되는 실행 길이을 제한하는 RLL(Run Length Limited) 인코딩 방법들중 한 방법이 된다. 일반적으로, '1' 과 '1' 사이의 '0' 의 최소수가 (d)와 같고 그 최소수가 (k)와 같은 m/n 블록 코드가 RLL(d, k ; m, n) 으로 불린다. 두 비트의 정보 워드를 세 비트의 코드 워드로 변환하고, '1' 과 '1' 사이의 '0' 의 최소수를 하나로 설정하며, 그 최소수를 7로 설정하는 블록 인코딩 방법은 RLL(1, 7 ; 2, 3)이 된다. 일반적으로 RLL(1, 7 ; 2, 3)은 간단히 RLL(1, 7)라 칭한다.

NRZI 의 처리를 RLL(1, 7)에 의해 변조된 신호로 실행하는 경우에, 처리된 데이터의 최소 반전 간격은 2T(T: 한 클럭 주기)와 같게되며, 최소 반전 간격은 8T와 같다. 또한, 정보 워드의 (m) 비트가 코드 워드의 (n) 비트로 변조될 때 코드 워드의 (n) 비트 각각은 채널 비트라 칭한다. RLL(1, 7)의 변조는 현재 입력 데이터의 2 비트와, 다음 입력 비트의 1 또는 2 비트와, 이전의 채널 비트(1 비트)를 참조하여 3 비트의 채널 비트를 발생하는 처리가 된다. RLL(1, 7)에 의해 변조된 변조 신호는 섹터 구조로 변환된다. 즉, 도 2에 도시된 바와 같이, 변조 신호는 매 1092 채널 비트 마다 분리되고, 각각 24 채널 비트를 갖는 동기화 신호 SY0 내지 SY7은 그 사이에 삽입된다. 동기화 신호 및 연속하는 1092 채널 비트는 하나의 동기 프레임으로 불린다. 각각에 두 동기 프레임이 배치된 13행(26 동기 프레임)을 수집함으로써 한 섹터가 구성된다. 결과적으로, 한 섹터는 (24×2 + 1092×2) × 13 = 2232 × 13 = 29,016 채널 비트로 이루어진다. 동기 신호 SYO 는 단지 섹터의 헤드 동기 프레임에만 부가된다.

도 2는 변조후의 채널 비트 수를 도시한다. 변조 전에, 1092 채널 비트는 728 데이터 비트( = 91 바이트)와 일치한다. 따라서 182 바이트의 데이터는 한 라인에 포함되고, (182 × 13 = 2,366 바이트 : 약 2k 바이트)의 데이터가 한 섹터에 포함된다. 동기 신호가 16 데이터 비트 = 2 바이트에 일치함으로, (186 × 13 = 2,418 바이트)의 데이터가 동기 신호를 포함하는 전체 한 섹터에 포함된다. 이는 3,627 채널 비트에 일치한다.

도 3에는 동기 신호 SYO 내지 SY7 의 비트 패턴의 예가 도시된다. 도 3에서, (x)는 '0' 및 '1' 중 어느 것도 이용될 수 있다는 것을 나타낸다. '1' 과 '1' 사이의 '0'의 수가 8(즉, 9T 의 반전 간격)과 같다는 사실로부터 이해할 수 있는 바와 같이, 이들은 RLL(1, 7)의 변조에 의해 발생되지 않는 비트 패턴이 된다. 신호 변조의 정밀도가 요청되므로, 동기 신호는 다른 신호에 비하여 에러에 대해 강력할 필요가 있다. 도 3에 도시된 동기 신호의 비트 패턴은 양호한 에러 저항 특성을 얻도록 선택된다.

RLL(1, 7)에 따라, 2T 내지 8T 의 반전 간격을 갖는 신호가 상술된 바와 같이 존재하기는 하지만, 디스크로부터의 재생 신호의 경우에, 고주파수를 갖는 신호의 재생 신호 진폭이 광학 시스템의 특성에 기인하여 충분히 크지 않으므로, 최상 주파수를 갖는 2T 의 신호에서 에러는 발생하기 쉽게 된다. 동기 신호 SYO 내지 SY7에는 2T 의 반전 간격이 존재하지 않게 되므로, 에러 발생을 용이하지 않게 한다.

상술된 바와 같이, 동기 신호 SY0 내지 SY7 은 RLL(1, 7) 변조 신호에 존재하지 않는 9T 의 신호를 포함하며, 9T 의 반전 간격은 동기 신호들 사이에 정렬된다. 따라서, 9T 의 부분과는 다른 신호에 에러가 발생할 때 재생 신호는 다시 9T 의 '1'에 동기화될 수 있다.

또한, 도 2에 도시된 한 섹터의 구조에 있어서, 도면의 좌측상에 동기 프레임에 부가된 동기 신호 SY0 내지 SY4 셋은 네 개의 '1'을 포함하며, 우측상의 동기 프레임에 부가된 동기 신호 SY5 내지 SY7 셋은 다섯 개의 '1'을 포함한다. 동기 신호에 포함된 '1'의 수를 다르게 함으로써, 동기 신호 셋은 최상 주파수를 갖는 '1'의 위치가 디스크로부터의 신호에서 벗어나게 되는 에러에 대하여 용이하게 판별될 수 있다. 또한, 동기 신호는 24 채널 비트의 길이를 갖는다. 이러한 길이가 변조 이전에 데이터 길이로 변환될 때는 2 바이트 만큼의 정수배 값이 된다. 결과적으로, 변조/복조 회로의 구성은 바이트 유닛의 처리 구성으로 설정될 수 있다.

한 클러스터는 상술된 16 섹터, 프리앰블, 및 포스트앰블로 구성된다. 한 클러스터는 기록/재생(재기록)의 데이터 유닛이 된다. 도 4는 한 클러스터의 구조를 도시한다. 이후 기술될 바와 같이, DSV 제어용 비트가 부가된 이후의 클러스터는 클러스터(2)로 칭하고, DSV 제어용 비트를 포함하지 않는 클러스터(도 4)는 클러스터(1)로 칭한다. 한 섹터는 13 라인(한 라인은 2 동기 프레임을 포함)으로 구성되므로, (13×16 = 208 라인)이 데이터 필드에 설정된다. 네 라인의 프리앰블 필드는 데이터 필드 앞에 부가되며, 네 라인의 포스트앰블 필드는 데이터 필드 뒤에 부가된다. 결과적으로, 한 섹터의 사이즈는 (208 + 4×2 = 216 라인) × 2 동기 프레임과 같다. 프리앰블의 동기 신호는 SY4 로부터 개시하여 SY3, SY2, 및 SY1 로 연속하여 변경된다. 포스트앰블의 동기 신호는 항상 SY4 이다. 공지된 소정의 데이터가 프리앰블 및 포스트앰블에 삽입되고 데이터 필드와 유사한 방법으로 변조 처리된다.

DSV(Digital Sum Value) 제어용 비트는 RLL(1, 7)에 의해 변조된 신호에 부가된다. DSV 는 '1'의 비트가 +1 로 설정 되고 '0' 의 비트가 -1 로 설정되는 값이 된다. 변조된 데이터의 비트 스트림을 누산함으로써 얻어진 DSV을 0 또는 0 에 근접하는 값으로 수렴하는 것은 DSV 제어 비트(DSV 비트로 칭함)의 기능이 된다. DSV 비트는 3 비트 유닛 단위로 변조된 데이터 스트림에 삽입된다.

도 5는 DSV 비트가 상술된 한 클러스터(1)에 부가된 클러스터(2)의 구조를 도시한다. 도 5에서 빗금친 영역은 삽입된 DSV 비트를 도시한다. DSV 비트(3 비트)는 소정의 간격으로 각각 라인의 변조된 데이터에 삽입된다. 한 라인은 두 동기 프레임(두 동기 신호)을 포함한다. 동기 신호의 패턴이 DSV 비트의 삽입의 결과로 변화되는 것은 바람직하지 않다. 도 5에 도시된 예에 있어서, DSV 비트(3 비트)는 각 라인의 제 1 동기 신호 바로 뒤에 삽입된다. 다음에, 186 채널 비트의 간격을 두고 삽입된다. 이러한 방법은 반복되며, DSV 비트(3 비트)는 각 라인의 전체 12 곳에 연속해서 삽입된다. 결과적으로, DSV 비트는 각 라인의 제 1 동기 신호 바로 뒤 뿐만아니라 제 2 동기 신호의 바로 뒤에도 위치된다. 디스크로부터의 재생 신호로부터 DSV 비트를 제어한 후, 복조 처리가 실행된다. 동기 신호의 바로 뒤에는 동기화의 편차가 작으므로, DSV 비트는 확실히 제거될 수 있다. 186 비트의 데이터와 3 비트의 DSV 비트로 구성되는 189 비트의 길이는 DSV 유닛으로 칭한다.

클러스터(2)에서, 24 채널 비트의 동기 신호는 한 라인의 헤드에 위치되고, 189 채널 비트를 각각 갖는 그 뒤에 11 DSV 유닛이 이어지고, 165 비트가 마직막에 위치된다. 따라서, (24 + 189×11 +165 = 2268 채널 비트)가 한 라인에 포함된다. 마지막 165 비트는 다음 라인의 헤드에서 동기 신호(24 채널 비트)와 함께 DSV 유닛을 구성하는데 이용된다. DSV 비트가 삽입되는 클러스터(2) 채널 비트의 전체수는 (2268×216 = 489,888 채널 비트)로 계산된다. 이후 기술될 바와 같이, 클러스터(2)의 상술된 사이즈와 대응하는 채널 비트 주파수 물리 어드레스의 재생 처리에 필요한 클럭 신호의 주파수와 양호하게 정합된다.

도 6은 변조 유닛(9)에 포함되며 DSV 비트를 삽입하는데 이용되는 구성을 도시한다. RLL(1, 7)에 의해 변조된 입력 데이터는 1 DSV 유닛(189 채널 비트) 지연 회로(21) 및 DSV 카운터(24)에 공급된다. 1 DSV 유닛 지연 회로(21)의 출력은 DSV 비트 부가 회로(22)에 공급된다. 부가 회로(22)의 출력은 NRZI 변환 회로(23)에 공급된다. DSV 비트를 포함하는 출력 데이터는 NRZI 변환 회로(23)로부터 추출된다. '1' 의 데이터가 공급될 때, NRZI 변환 회로(23)는 출력 신호를 변환한다. '0'의 데이터가 공급될 때, 회로(23)는 출력 신호를 변환하지 않는다. NRZI 변환 회로(23)의 출력 데이터는 디스크상에 기록된다.

출력 데이터는 DSV 카운터(25)에 공급된다. DSV 카운터(25)에는 리셋 신호가 공급된다. 리셋 신호에 의해 리셋팅 동작이 단지 클러스터(2)의 프리앰블 필드에서만 실행된다. 다른 필드에서는, 리셋팅 동작이 실행되지 않으며, DSV 들이 연속하여 누산된다. 연속하는 클러스터에 대한 기록 데이터의 경우, 기록의 개시에서 한번의 리셋팅 동작을 실행하는 것으로도 충분하다. 연속하는 기록의 경우 리셋팅 동작은 불필요하다. 실례로, 출력 데이터가 '1' 과 동일할 때, DSV 카운터(25)는 '+1' 의 카운팅 동작을 실행한다. 출력 데이터가 '0' 과 같을 때는, 카운터는 '-1' 의 카운팅 동작을 실행한다. 입력 데이터가 공급되는 DSV 카운터(24)는 또한 매 1 DSV 유닛 마다 DSV 카운터(25)와 유사한 카운팅 동작을 실행한다.

DSV 카운터(24)는 입력 데이터의 1 DSV 유닛의 DSV 누적값을 발생한다. 1 DSV 유닛 지연회로(21)가 제공됨에 따라, DSV 카운터(25)는 하나 앞의 DSV 유닛까지 출력 데이터의 DSV의 누적값을 발생한다. DSV들의 이들 누적값은 비교기(26)에 의해 비교된다. DSV 극성 선택 회로(27)는 비교기(26)의 비교 결과에 의해 제어된다. 부가될 DSV 의 극성을 지시하는 한 비트의 극성 선택 신호가 DSV 극성 선택 회로(27)로부터 발생된다. 극성 선택 신호중 '0' 은 '0' 또는 '2' 개의 '1' 이 3 비트의 DSV 비트에 포함되지 않는 경우(즉, 변조 파형이 반전되지 않음)를 나타낸다. 극성 선택 신호중 '1' 은 한 개의 '1' 이 DSV 비트에 포함되는 경우(즉, 변조 파형이 반전됨)를 나타낸다. 극성 선택 신호와 관련하여, DSV 비트 부가 회로(22)는 DSV 비트를 부가한다.

도 7 및 도 8은 DSV 비트 부가 회로(22)에서 실행되는 DSV 비트 부가의 변환 규칙의 테이블을 도시한다. 도 7은 극성 선택 신호가 '0' 과 같은 경우의 테이블을 도시한다. 도 8은 극성 선택 신호가 '1'과 같은 경우의 테이블을 도시한다. 도 7 및 도 8에 있어서, 2T 내지 8T 는 RLL(1, 7)에 의해 변조된 입력 데이터의 DSV 비트가 삽입되는 위치의 반전 간격을 나타낸다. ABC 로 도시된 이들 비트는 실제로 삽입된 DSV 비트를 나타낸다. 도 7 및 도 8에서, x 는 '0' 및 '1' 중 어느 하나가 이용될 수 있다는 것을 나타낸다. 도 7에서 * 은 DSV 가 제어될 수 없는 경우를 나타낸다. DSV 비트의 3 비트 패턴으로서, (000), (001), (010), (100), 및 (101)이 이용된다.

이제 디스크상에 미리 형성된 물리 어드레스가 설명된다. 실례로서, 트래킹 제어용 가이드 그루브는 디스크상에 이전에 형성되었다. 가이드 그루브는 스핀들 모터의 회전을 제어하기 위해 소정의 주파수(실례로, 84.672 kHz)의 사인파 신호에 의해 워블링되었다. 또한, 그러한 주파수의 캐리어 신호는 어드레스 정보에 의해 주파수 변조되고, 그에 따라 어드레스 정보를 가이드 그루브에 기록한다. 그러한 방법에 의해 기록된 어드레스 정보는 ADIP(Address In Pre-groove)로 칭한다. 어드레스는 0000h(h는 16진수 표기)로부터 개시되며, 단조롭게 디스크의 정보 영역에서 증가한다.

도 9는 ADIP 의 한 섹터(ADIP 섹터)의 구성을 도시한다. 이 섹터는: 4 비트의 동기 신호와; 8 비트의 클러스터 어드레스(클러스터 H); 4 비트의 섹터 어드레스; 및 클러스터 어드레스 및 섹터 어드레스의 에러 검출용 CRC 코드를 구비한다. 클러스터 H, 클러스터 M, 클러스터 L 은 클러스터 어드레스의 상위, 중간, 및 하위 어드레스를 나타낸다. (01) 내지 (42)의 비트 위치는 도 9에 도시된 한 섹터의 42 비트로 규정된다.

상술된 ADIP 섹터 구조를 갖는 데이터는 2 단계 마크로 변조된다. 도 10a 및 도 10b 는 동기 신호의 한 예와 또다른 예를 도시한다. 도 10a 의 예에 있어서, 동기 신호는 (11101000)의 8 채널 비트의 패턴을 가지며, 2 단계 변조된 데이터는 연속하여 이어진다. 데이터 비트의 '0' 이 (00) 또는 (11)의 채널 비트로 작용하는 2 비트로 변환되고 '1' 이 (01)의 채널 비트로 작용하는 2 비트로 변환되는 방식으로 데이터가 얻어진다. 도 10a 의 동기 신호 패턴은 동기 신호 바로 전의 채널 비트가 '0'과 같게될 때 이용된다. 동기 신호 바로 전의 채널 비트가 도 10b 에 도시된 바와 같이 '1'을 나타낼 때 (00010111) 패턴의 동기 신호가 이용된다.

2 단계 변조된 ADIP 데이터는 아날로그 주파수 변조된다. 도 11은 워블링 그루브가 디스크상에 미리 형성될 때 이용되는 인코더의 예를 도시한다. 도 11에서, 참조 번호 31 은 수정 발진기 등과 같은 안정 발진기를 나타낸다. 발진기(31)는 169.344 kHz 의 신호를 발생한다. 발진기(31)의 출력은 1/2 주파수 구동기(32)에 공급된다. 84.672 kHz의 캐리어 신호는 그 출력에서 발생된다. 캐리어 신호는 디스크상에 나선형으로 형성된 그루브의 워블링 주파수가 된다. 캐리어 신호는 FM 변조기(33)에 공급된다.

한편, 도 9에 도시된 섹터 구조를 갖는 ADIP 데이터는 2 단계 변조기(34)에 공급된다. 주파수 분할기(35)에 의해 발진기(31)의 출력을 주파수 분할함으로써 얻어진 24.192 kHz 의 2 단계 클럭은 변조기(34)에 공급된다. 2 단계 클럭은 도 10a 및 도 10b 에 도시된 채널 비트의 각각의 비트를 판독하는 클럭이 된다. 2 단계 변조기(34)는 동기 신호를 가산하여 변조하는 처리를 실행하고 도 10a 및 도 10b에 도시된 바와 같은 2 단계 신호를 발생한다. 2 단계 신호는 FM 변조기(33)에 공급되며, 부파수 분할기(32)로부터 캐리어 신호(84.672 kHz)를 사용함으로써 아날로그 주파수 변조된다. 주파수 변조는 실례로, 데이터 비트가 '0'과 같을 때 캐리어 주파수의 -10％ 주파수 편차가 야기되고, 데이터 비트가 '1'을 나타낼 때 캐리어 주파수의 +10％ 주파수 편차가 야기되는 방식으로 실행된다. 따라서, FM 변조 출력의 평균 주파수는 캐리어 주파수(84.672 kHz)가 된다. 가이드 그루브는 FM 변조기(33)의 출력 신호에 의해 디스크상에 형성된다.

상술한 ADIP 데이터가 워블링 그루브에 기록될 때의 캐리어 주파수(84.672 kHz), ADIP 섹터의 구성 및 섹터 주파수(288 Hz)는 18 클러스터(2)가 1초 동안 기록 또는 재생되는 데이터 전달 속도의 경우의 값을 나타낸다.

디스크상에 워블링 그루브의 정보로서 기록된 물리 어드레스(ADIP)를 재생하는 구성은 도 12를 참조하여 설명된다. 이러한 구성은 도 1에 도시된 전체 구성의 서보 회로(13)에 제공된다. 도 12에서, 광학 시스템(4)으로부터의 재생 신호(a25)는 어드레스 성분 추출 유닛(41)에 공급된다. 추출 유닛(41)은 주로 캐리어 주파수(84.672 kHz)를 갖는 신호 성분을 분리하는 대역 통과 필터로 구성된다.

추출 유닛(41)으로부터의 어드레스 성분은 F/V 변환기(42)에 공급된다. F/V 변환기(42)는 입력 신호 주파수에 따라 출력 전압을 발생한다. F/V 변환기(42)의 출력 신호는 저역 필터(43)에 공급된다. 저역 필터(43)는 불필요한 신호 성분을 제거한다. FM 복조 신호는 저역 필터(43)로부터 발생된다. 저역 필터(43)의 출력 신호는 비교기(44)에 공급되며, 소정의 임계값에 비교된다. 비교기(44)의 출력으로서 2진 신호 즉, 2 단계 변조된 ADIP 데이터가 출력된다. ADIP 데이터는 재생 어드레스로서 출력된다.

비교기(44)로부터의 ADIP 데이터는 위상 비교기(45)에 공급된다. ADIP 데이터의 위상은 위상 비교기(45)에 의해 VCO(전압 제어 발진기)(47)의 출력 위상과 비교된다. 위상 비교기(45)의 출력 신호는 제어 전압으로서 필터(46)를 통하여 VCO(47)로 공급된다. 필터(46)는 루프 필터(저역 필터)가 된다. PLL 은 위상 비교기(45), 필터(46), 및 VCO(47)로 구성된다.

ADIP 데이터로 동기화된 2 단계 변조의 클럭(24.192 kHz)는 VCO(47)로부터 출력된다. 상기 클럭은 샘플링에 의해 비교기(44)로부터 출력된 재생 ADIP 데이터를 판독하는데 이용된다. 즉, ADIP 데이터 및 판독 클럭은 데이터 디코딩 유닛(도시되지 않음)으로 공급된다. 데이터의 '1' 및 '0' 는 데이터 디코딩 유닛에 의한 판독 클럭의 타이밍에서 판별된다.

앞서의 물리 어드레스 처리 유닛에 필요한 클럭 신호(제 1 클럭 신호)의 주파수와 기록 데이터를 발생하는 변조 유닛(9)의 처리에 필요한 클럭 신호(제 2 클럭 신호)의 주파수 사이의 관계는 도 13을 참조하여 설명된다. 도 13에서, 변조 유닛(9)는 인코딩 처리 유닛(51)과 변조 유닛(52)으로 구성된다. 상술된 바와 같이, 인코딩 처리 유닛(51)은 동기 신호를 포함하는 섹터 구조에 기록될 데이터를 설정하고, 다수의 섹터로부터 클러스터(1)를 구성하며, DSV 비트를 클러스터(1)에 부가함으로써 클러스터(2)를 구성하는 처리를 실행한다. 변조 유닛(52)은 RLL(1, 7) 의 변조를 실행한다. FM 복조 유닛과 PLL 로 구성된 상술된 바의 물리 어드레스 재생 처리 유닛은 도 13의 참조 번호 40으로 도시된다.

상술된 바와 같이, 클러스터(2) 채널 비트의 전체 수는 (2268 × 216 = 489,888 채널 비트)와 같다. 1초 동안 18 클러스터를 전송하기 위하여, (489,888 × 18 = 8.817984 MHz) 주파수의 클럭 신호가 필요함을 이해할 수 있다. 따라서, 도 13에 도시된 바와 같이, 수정 발진기 등으로 구성되며 17.635968 MHz의 발진 주파수를 갖는 발진기(53)가 원 발진기로서 제공된다. 발진기(53) 출력 신호의 주파수는 1/2 주파수 분할기(54)에 의해 분할된다. 8.81798 MHz의 클럭 신호는 1/2 주파수 분할기(54)로부터 얻어질 수 있다. 이러한 클럭 신호는 변조 유닛(9)의 인코딩 처리 유닛(51)과 변조 유닛(52)의 신호 처리에 이용된다.

한편, 발진기(53)의 출력은 물리 어드레스 처리 유닛(40)의 신호 처리에 이용된다. 발진기(53) 출력 신호의 주파수가 1/729 로 분할될 때 (17.635968 MHz/729 = 24.192 kHz)의 주파수가 얻어진다. 이러한 주파수는 물리 어드레스 재생 처리 유닛(40)에 의해 발생된 판독 클럭의 주파수와 동일하다.

도 1(또는 도 13)에 도시된 변조 유닛(9) 모두와 도 12(또는 도 13)에 도시된 구성의 물리 어드레스 처리 유닛(40)이 디지탈 신호 처리로 구성되는 경우, 상술된 주파수 관계는 이들 양자에 필요한 클럭 신호가 간단한 하드웨어에 의해 발생될 수 있다는 것을 의미한다. 다시 말해서, 한 클럭이 원 발진으로서 준비된다면, 디스크에 기록될 신호에 대한 처리와 디스크상에 미리 형성된 물리 어드레스 데이터의 재생 처리가 그러한 클럭을 사용하여 동시에 실행될 수 있다.

본 발명의 이점을 보다 명백하게하기 위하여, 종래 광 디스크 장치(특히, 미니 디스크(MD))의 구성이 도 14에 도시된다. 도 14에서, 참조 번호 90 은 미니 디스크에 기록 신호를 형성하는 변조 유닛을 나타내며, 100 은 재생 RF 신호를 주파수 복조하고, ADIP 데이터를 발생하며, PLL에 의한 ADIP 데이터를 판독하도록 클럭 신호를 발생하는 물리 어드레스 재생 처리 유닛을 나타낸다. 변조 유닛(90)과 물리 어드레스 재생 처리 유닛(100)은 본 발명의 실시예의 것과 유사하다. 변조 시스템으로서, EFM 변조가 미니 디스크에 이용된다.

도 14에서, 참조 번호 61 은 원 발진으로서 발진기를 나타낸다. 발진기(61)의 출력 주파수는 22.57792 MHz 와 동일하다. 발진기(61)의 출력은 물리 어드레스 재생 처리 유닛(100)에서의 처리용 클럭으로서 이용된다. 변조 유닛(90)에 필요한 클럭 주파수는 클러스터 사이즈, 변조 시스템 등의 고려하여 4.3218 MHz(채널 비트 주파수)와 같다. 이들 주파수 사이의 관계는 정수비가 아니므로, 변조 유닛(90)에 필요한 주파수의 클럭은 PLL 에 의해 형성된다.

즉, PLL 은 4.3218 MHz을 중심 주파수로 하는 VCO(62), 주파수 분할기(63 및 64), 및 위상 비교기(65)로 구성된다. VCO(62)는 변조 유닛(90)의 처리에 필요한 4.3218 MHz 주파수의 클럭 신호를 발생한다. VCO(62)의 출력 주파수는 주파수 분할기(64)에 의해 1/49 로 분할되며, 88.2 kHz 주파수의 신호로 설정된다. 주파수 분할기(64)의 출력은 위상 비교기(65)의 한 입력 신호로서 공급된다. 위상 비교기(65)의 또다른 입력 신호로서, 발진기(61) 출력 신호의 주파수(22.5792 MHz)를 1/256 으로 분할함으로써 얻어진 88.2 kHz 주파수 신호가 공급된다. 따라서, PLL 의 VCO(62)는 발진기(61) 출력 신호에 동기화된 4.3218 MHz 의 클럭 신호를 발생한다.

도 14로부터 이해할 수 있는 바와 같이, 변조 유닛에 필요한 클럭 신호 주파수와 물리 어드레스 처리 유닛에 필요한 클럭 신호 주파수 사이의 관계가 정수비가 아니라면, 필요한 주파수의 클럭 신호를 발생하기 위하여 PLL을 제공할 필요가 있다. 도 13 및 도 14을 비교하면 명백히 이해할 수 있는 바와 같이, 본 발명의 실시예에 있어서는, 물리 어드레스 처리 유닛(40)에 필요한 제 1 클럭 신호는 변조 유닛(9)에 필요한 제 2 클럭 신호 주파수의 두배 만큼이나 높은 값으로 설정되므로, 요구되는 제 1 및 제 2 클럭 신호는 발진기(53) 및 1/2 주파수 분할기(54)(플립-플롭으로 구성)를 구비하는 간단한 구성에 의해 형성될 수 있다. 아날로그 회로 구성을 갖는 VCO 가 도 14 의 예에 도시된 바와 같이 이용되는 경우, 전력 소비의 증가, 외부로의 고주파수 노이즈 간섭, 에이징 변화 및 온도 변화에 기인한 불안정성 등과 같은 문제가 야기된다. 본 발명에 있어서는 상기와 같은 문제가 발생하지 않는다.

본 발명의 실시예에 있어서 상술된 바와 같은 주파수 값은 실례로서 나타내었으며, 역시 다른 주파수 값이 이용될 수 있다. 즉, 기록 데이터의 변조 유닛에 필요한 클럭 신호 주파수와 물리 어드레스 재생 처리 유닛에 필요한 클럭 신호 주파수 사이의 관계가 정수비이면 중분하다.

본 발명은 또한 실례로 광자기 디스크 외에 위상 변화형의 광 디스크와 같은 기록 가능한 광 디스크에도 적용될 수 있다.

본 발명은 전술한 실시예에 제한되지 않으며, 본 발명의 요지에서 벗어나지 않고서 그 범위 내에서 다양한 변형과 응용이 가능하다.

상술한 바와 같이, 본 발명에 따라, 재기록 단위로서 클러스터에 삽입되는 DSV 제어의 비트 수를 적정하게 설정함으로써, 물리 어드레스 처리 유닛에 필요한 제 1 클럭 신호와 변조 유닛에 필요한 제 2 클럭 신호의 주파수 사이의 관계가 정수비로 설정될 수 있다. 결과적으로, 요구되는 제 1 및 제 2 클럭 신호가 공통 발진기 및 주파수 분할기를 구비하는 간단한 구성에 의해 형성될 수 있다.

첨부된 도면과 관련하여 본 발명의 특정 실시예를 기술하였으나, 본 발명은 이러한 실시예에 제한되지 않으며, 첨부된 청구범위에 규정된 본 발명의 범위 및 정신에 벗어나지 않고서 당업자는 다양한 변형과 응용을 달성할 수 있을 것이다.

Claims (8)

1. 어드레스 정보가 미리 기록되고 데이터가 어드레스 정보에 의해 표시된 어드레스에 기록되는 광 디스크 장치에 있어서:

   기록 데이터를 소정의 포맷을 갖는 데이터 구조로 변환하여, 상기 소정의 포맷을 갖는 데이터를 변조하기 위한 변조 수단;

   상기 변조 수단으로부터의 기록 데이터를 광 디스크상에 기록하기 위한 기록 수단; 및

   상기 광 디스크로부터의 재생 신호로부터 상기 어드레스 정보를 재생하기 위한 어드레스 재생 처리 수단을 구비하며,

   상기 변조 수단에서, 상기 어드레스 재생 처리 수단에 이용된 제 1 클럭 신호의 주파수와 상기 변조 수단에 이용된 제 2 클럭 신호의 주파수 사이의 비가 정수비와 같도록, 변조 데이터에 삽입된 DSV 제어 비트의 비트 수가 설정되는 것을 특징으로 하는 광 디스크 장치.
2. 제 1 항에 있어서, 상기 어드레스 정보는 광 디스크에 미리 형성된 워블링 그루브의 워블링 신호 성분에 포함되도록 기록되는 것을 특징으로 하는 광 디스크 장치.
3. 제 1 항에 있어서, 상기 제 1 클럭 신호 및 상기 제 2 클럭 신호는 공통 클럭 발진기의 출력으로부터 형성되는 것을 특징으로 하는 광 디스크 장치.
4. 제 1 항에 있어서, 상기 DSV 제어 비트는 하나의 재기록 단위의 데이터에 등간격으로 삽입되는 것을 특징으로 하는 광 디스크 장치.
5. 제 4 항에 있어서, 상기 광 디스크상에 기록된 상기 데이터는 동기 신호와 그뒤에 소정량의 데이터가 이어지는 동기 프레임의 구조를 가지며, 하나의 재기록 단위는 다수의 상기 동기 프레임으로 구성되는 것을 특징으로 하는 광 디스크 장치.
6. 제 5 항에 있어서, 상기 하나의 동기 프레임은 1, 116 채널 비트로 이루어지고, 3 비트의 DSV 제어 비트는 매 186 채널 비트 마다 삽입되는 것을 특징으로 하는 광 디스크 장치.
7. 제 5 항에 있어서, DSV 제어 비트가 상기 동기 프레임에 삽입될 때, 상기 DSV 제어 비트의 삽입 부분은 상기 동기 신호 바로 뒤의 위치에 설정되는 것을 특징으로 하는 광 디스크 장치.
8. 어드레스 정보를 미리 기록하고 데이터를 상기 어드레스 정보에 의해 표시된 어드레스에 기록하는 데이터 기록 방법에 있어서:

   기록 데이터를 소정의 포맷을 갖는 데이터 구조로 변환하여, 상기 소정의 포맷을 갖는 데이터를 변조하는 단계;

   상기 변조에 의해 발생된 데이터를 광 디스크상에 기록하는 단계; 및

   상기 광 디스크로부터의 재생 신호로부터 상기 어드레스 정보를 재생하기 위한 어드레스 재생 처리 단계를 구비하며,

   상기 데이터 변조 단계에서, 상기 어드레스 재생 처리 단계에 이용된 제 1 클럭 신호의 주파수와 상기 변조 단계에 이용된 제 2 클럭 신호의 주파수 사이의 비가 정수비와 같게 되도록 변조 데이터에 삽입된 DSV 제어 비트의 비트 수가 설정되는 것을 특징으로 하는 데이터 기록 방법.