KR19980086434A - 클록 발생 회로 및 반도체 장치 - Google Patents

Abstract

본 발명은 1개의 클록에서 미소량의 조정 단위로 각각 정밀하게 조정한 클록을 발생시키는 경우에, 조정 단위는 같게 하고 회로 규모를 줄이기 위한 것이다.

수신한 수신 클록 CLK에 따라, 복수의 대상마다 최적의 위상으로 조정된 복수의 클록 FCLK를 발생하는 클록 발생 회로로서, 수신 클록의 지연량을 단계적으로 조정하여 거친 조정 클록 RCLK를 출력하는 제1 DLL 회로(21, 41)와, 복수의 대상마다 마련되어, 거친 조정 클록의 지연량을 단계적으로 조정하여 복수의 클록 FCLK를 출력하는 복수의 제2 DLL 회로(22-0, …, 22-n, 42)를 구비하며, 제1 DLL 회로는 클록이 최적의 위상에 대하여 소정의 위상차내, 진행하고 있는가 지연되고 있는가를 판정하여 위상 조정량을 변화시키고, 각 제2 DLL 회로는 복수의 클록이 각각 최적의 위상에 대하여 진행하고 있는가 지연되고 있는가를 판정하여 위상 조정량을 변화시킨다.

Description

클록 발생 회로 및 반도체 장치

본 발명은 수신한 외부 클록에서 복수개의 독립으로 위상 조정된 클록을 발생하는 클록 발생 회로 및 내부에 이러한 클록 발생 회로를 갖는 반도체 장치에 관한 것으로서, 특히 외부 클록의 데이타 페칭 에지에 대한 각 입력 데이타의 격차 보정을 행하는 반도체 장치에 관한 것이다.

반도체 장치를 사용한 컴퓨터등의 대규모 반도체 장치 시스템에서는, 시스템 각 부분이 클록에 동기하여 동작하도록 구성되어 있어, 데이타 신호나 어드레스 신호등의 신호의 입출력은 클록 신호에 동기하여 행하여진다. 도 1은 이러한 반도체 장치 시스템의 기본 구성과 그 동작을 도시한 도면이다. 도 1a에 도시하는 바와 같이, 이 시스템은 신호를 송출하는 구동측 반도체 장치(101)와, 신호를 수신하는 수신측 반도체 장치(102)로 구성된다. 구동측 반도체 장치(101)로부터는 클록 신호 CLK와 동시에, 클록 신호 CLK에 동기하여 출력 신호 DO∼Dn이 출력되며, 수신측 반도체 장치(102)는 수신한 클록 CLK에 동기하여 구동측 반도체 장치(101)로부터 송출된 신호를 입력 신호 Q0∼Qn로서 페치한다. 도 1에서는 수신측 반도체 장치(102)가 1개이지만, 복수개의 수신측 반도체 장치(102)가 존재하는 경우도 있다. 또한, 반도체 장치 시스템을 구성하는 반도체 장치는 다른 반도체 장치와의 사이에서 신호의 송수신을 행하는 경우가 대부분이며, 그와 같은 경우에는 동작에 따라 구동측으로 되거나 수신측으로 된다.

도 1b는 1a의 반도체 장치 시스템에 있어서의 클록 CLK와, 버스상의 신호를 도시한 도면으로서, 상측에 구동측에서 출력될 때의 클록 CLK와 출력신호 D 0∼Dn을, 하측에 이들 신호를 수신측에서 클록 CLK와 입력 신호 Q0∼Qn로서 페치할 때의 상태를 나타내고 있다. 구동측 반도체 장치(101)는 클록 CLK의 하강에 동기하여 출력 신호 D0∼Dn을 변화시킨다. 수신측 반도체 장치(102)는 페치한 클록 신호 CLK의 상승에 동기하여 신호 D0∼Dn을 입력 신호 Q0∼Qn로서 페치한다.

또한, 도 1b에서는 클록 CLK의 하강에 동기하여 출력 신호가 변화하며, 클록 CLK의 상승에 동기하여 입력 신호로서 페치된다고 하였으나, 클록 CLK의 하강이나 상승으로부터 벗어난 위상에서 출력 신호가 변화하여, 반도체 장치내로 페치하는 경우도 있다. 이하의 예에서는 설명을 간단히 하기 위해서, 입력 신호는 클록 CLK의 하강에 동기하여 변화하며, 클록 CLK의 상승에 동기하여 페치되는 것으로 설명하지만, 본 발명은 이것에 한정되는 것은 아니다.

도 1b에 도시한 바와 같이, 구동측 반도체 장치(101)는 출력하는 클록 CLK의 하강에 동기하여 출력 신호 D0∼Dn을 변화시키지만, 실제로는 출력 회로의 특성 차나 출력 타이밍 신호의 위상차등 때문에, 각 출력 신호의 변화 에지는 클록 CLK의 하강에 대하여 도시한 바와 같이 불균일하다. 구동측 반도체 장치(101)로부터 수신측 반도체 장치(102)로의 신호 배선은 배선의 길이가 다르거나, 배선에 접속되는 부하가 다르기 때문에, 신호간 구동측 반도체 장치(101)로부터 반도체 장치(102)로의 전달 시간에 차가 생긴다. 그 때문에, 수신측 반도체 장치(102)가 수신하는 입력 신호의 변화 에지의 클록 CLK의 하강 에지에 대한 격차는, 도시한 바와 같이 더욱 커진다. 이 격차 기간은 모든 입력 신호가 확정되어 있지 않기 때문에, 입력 신호의 페칭을 행할 수 없는 불확정 기간이다. 이러한 신호간 위상 격차를 스큐라고 부르고 있다. 스큐는 신호 배선의 길이나 부하등으로 인하여 발생하기 때문에, 이것을 완전히 제로로 하는 것은 불가능하다.

반도체 장치가 래치 회로에 의해 입력 신호를 페치하는 경우, 래치 회로에는 동작 관계에서 필연적으로 필요한 셋업 시간 tSI와 홀드 시간 tHI가 있으며, 클록 CLK의 상승 에지 전후에서 입력 신호가 확정되어 있을 필요가 있는 시간이 정해져 있다. 따라서, 수신측 반도체 장치(102)가 수신하는 입력 신호에 스큐가 있더라도 클록 CLK의 상승 에지 전후에서는, 셋업 시간 tSI와 홀드 시간 tHI간 입력 신호가 확정되어 있을 필요가 있다. 클록 주기로부터 입력 신호의 불확정 기간을 뺀 기간이 입력 신호의 확정 기간이다. 저속 시스템에서는, 상기와 같은 입력 신호의 불확정 기간은 클록 주기에 비하여 상대적으로 작아서 그다지 문제가 되지 않지만, 고속 시스템에서는 클록 주기가 대단히 짧아지기 때문에, 입력 신호의 불확정 기간이 클록 주기에서 차지하는 비율이 상대적으로 커져, 그만큼 확정 기간이 감소하기 때문에 큰 문제가 된다. 그 때문에, 스큐가 반도체 장치의 동작 속도를 규정한다고 하는 사태도 발생하고 있다.

본 출원인은 특원평 8-334208호에서, 이러한 문제를 해결하기위한 기술을 개시하고 있다. 도 2는 특원평 8-334208호에 개시된, 입력 신호의 스큐 대책을 행하는 종래예의 구성을 도시한 도면이다. 도 2에 도시한 바와 같이, 각 입력 신호 D0∼Dn마다 입력 신호 페칭 타이밍 조정 회로 12-0∼12-n을 마련한다. 각 입력 신호 페칭 타이밍 조정 회로는 입력 버퍼(13)와, 입력 래치 회로(14)와, DLL(delay locked loop)회로(15)로 구성되어 있다. DLL 회로(15)는 클록 버퍼(11)가 출력하는 클록을 지연시켜, 그 지연량이 단계적으로 바뀌어지는 지연 회로와, 지연시킨 클록이 입력 버퍼(13)로부터 출력되는 입력 신호를 페치하는데 최적의 위상인가를 판정하는 위상 비교 회로로 구성되어, 최적의 위상이 될 때까지 지연량을 조정하는 회로이다. 이로써, DLL 회로(15)에서는 입력 신호를 페치하는데 최적인 위상 클록이 출력되기 때문에, 이 클록에 따라 입력 래치(14)에 의해 입력 버퍼(13)로부터 출력되는 입력 신호를 래치한다. 도시한 바와 같이, 이러한 입력 신호 페칭 타이밍 조정 회로가 각 입력 신호마다 마련되어 있기 때문에, 각 입력 신호는 스큐에 관계없이 최적의 타이밍으로 페치된다.

각 입력 래치(14)의 페치 타이밍은 독립으로 조정되어 있기 때문에, 상기한 바와 같이 하여 페치된 각 입력 신호는 위상이 어긋나 있어, 내부에서 동시에 처리할 경우에 문제가 된다. 그래서, 재동기 래치 16-0∼16-n을 마련하여, 각 입력 래치(14)로부터 출력되는 위상이 다른 입력 신호의 위상을 정렬한다. 이러한 구성에 의해, 각 입력 신호를 최적의 타이밍으로 페치함과 동시에, 위상이 정열된 입력 신호로서 출력되게 된다.

도 2의 DLL 회로를 구성하는 지연 회로는 1단분의 지연량을 발생하는 다수의 지연 요소를 직렬로 접속한 지연 라인을 갖는다. 그 때문에, 1단당(當) 지연량을 작게 하여 정밀한 위상 조정을 가능하게 하는 경우, 상정되는 스큐이상으로 위상 조정을 행할 필요가 있어, 대단히 단수가 커진다. 그 때문에, 지연 회로의 회로 규모는 커진다. 더구나, 이러한 지연 회로를 각 입력 신호마다 마련할 필요가 있어, 도 2에 도시하는 입력 신호의 스큐 대책을 행하는 회로 전체는 대단히 큰 회로 규모로 되어, 칩 면적에 큰 영향을 미침과 동시에, 칩 면적을 증대시키는 하나의 원인이 된다.

따라서, 본 발명은 이러한 문제를 해결하기위한 것으로서, 스큐 대책 회로의 점유 면적을 작게 하는 것을 그 목적으로 한다. 그러나, 본 발명은 스큐 대책 회로에 한정되지 않고, DLL 회로를 갖는 회로라면 어떠한 회로에도 적용가능함에 유의하여야 한다.

도 1은 클록 동기 시스템의 기본 구성 및 동작을 도시한 도면.

도 2는 입력 신호의 스큐 대책을 행하는 종래예의 구성을 도시한 도면.

도 3은 본 발명의 원리 구성도.

도 4는 제1 실시예의 SDRAM 전체 구성을 도시한 도면.

도 5는 제1 실시예의 격차 보정 입력 회로의 구성을 도시한 블록도.

도 6은 지연 회로의 구성을 도시한 블록도.

도 7은 제1 실시예의 지연 제어 회로의 구성을 도시한 도면.

도 8은 제1 실시예의 거친 DLL 회로의 지연 라인을 도시한 도면.

도 9는 제1 실시예의 정밀 DLL 회로의 지연 라인을 도시한 도면.

도 10는 제1 실시예의 거친 비교 회로를 도시한 도면.

도 11는 제1 실시예의 정밀 비교 회로를 도시한 도면.

도 12는 제1 실시예의 분주 회로를 도시한 도면.

도 13은 제1 실시예의 동작 모드를 도시한 도면.

도 14는 제2 실시예의 격차 보정 입력 회로의 구성을 도시한 블록도.

도 15는 제2 실시예의 거친 DLL 회로의 지연 라인을 도시한 도면.

도 16는 제2 실시예의 동작 모드를 도시한 도면.

도 17은 H 트리형 클록 분배 회로의 구성을 도시한 도면.

도 18은 제3 실시예의 SDRAM 전체 구성을 도시한 도면.

* 도면의 주요부분에 대한 부호의 설명

21 : DLL 회로

22-0∼22-n : DLL 회로

35 : 클록 입력 패드

36 : 클록 버퍼

37 : 클록 드라이버

38 : 지연 회로

39 : 로컬 CLK 버퍼

40 : 격차 보정 입력 회로

41 : 거친 조정 지연 회로

42 : 정밀 지연 회로

43 : 거친 비교 회로

44 : 정밀 비교 회로

45 : 입력 래치

46 : 재동기 래치

47 : 분주 회로

48 : 입력 버퍼

도 3은 본 발명의 클록 발생 회로의 원리 구성도이다. 도 3에 도시한 바와 같이, 본 발명의 클록 발생 회로는 DLL 회로를 계층화 구조로 하여, 모계층인 제1 DLL 회로(21)는 공통으로 사용하고, 자계층인 제2 DLL 회로(22-0∼22-n)는 각 입력 신호마다 마련한다. 이로써, 제1 DLL 회로(21)는 공통으로 사용할 수 있기 때문에, 회로 규모를 저감할 수 있다. 계층화하여도 각 입력마다 개개로 회로를 준비하여서는 면적이 커서 효과가 없기 때문에, 모계층을 공통화할 필요가 있다.

즉, 본 발명의 클록 발생 회로는 수신한 수신 클록 CLK에 따라, 복수개의 대상마다 최적의 위상으로 조정된 복수개의 클록 FCLK0∼FCLKn을 발생하는 클록 발생 회로로서, 수신 클록 CLK를 지연시키는 지연량을 단계적으로 조정함으로써, 수신 클록의 위상을 조정하여 거친 조정 클록 RCLK를 출력하는 제1 DLL 회로(21)와, 복수개의 대상마다 마련되어, 거친 조정 클록 RCLK를 지연시키는 지연량을 단계적으로 조정함으로써 거친 조정 클록 RCLK의 위상을 조정하여 복수개의 클록 FCLK0∼FCLKn을 출력하는 복수개의 제2 DLL 회로(22-0∼22-n)를 구비하며, 제1 DLL 회로(21)는 복수개의 클록중 적어도 1개의 클록이 최적의 위상에 대하여 소정의 위상차 범위내인가, 소정의 위상차 범위내가 아닐 때에는 진행하고 있는가 지연되고 있는가를 판정하여, 그 판정 결과에 따라서 위상 조정량을 변화시키며, 각 제2 DLL 회로(22-0∼22-n)는 복수개의 클록 FCLK0∼FCLKn이 각각 최적의 위상에 대하여 진행하고 있는가 지연되고 있는가를 판정하여, 그 판정 결과에 따라서 위상 조정량을 변화시키는 것을 특징으로 한다.

제1 DLL 회로의 1단의 지연량을 제2 DLL 회로의 1단의 지연량보다 크게 하는 것이 바람직하다. 전술한 바와 같이, 지연 회로의 1단분의 지연량을 크게 하면 회로 규모는 작게 할 수 있으나 정밀한 위상 조정은 행할 수 없지만, 이러한 구성으로 함으로써, 회로 규모를 작게 하여 정밀한 조정을 할 수 있다.

상기의 구성은 클록 CLK와 입력 신호군의 신호 경로등의 차에 의해, 클록 CLK와 입력 신호군 사이에 입력 신호간 스큐보다 큰 스큐가 있는 경우에 적용할 수 있으며, 클록 CLK와 입력 신호군간 스큐를 제1 DLL 회로로 조정하고, 입력 신호간 스큐를 제2 DLL 회로로 조정한다.

지연 회로를 공통화하기 위해서는, 지연 라인은 동일하게 하고, 대상마다 지연 라인의 각 단으로부터 선택적으로 클록을 끄집어 낼 수 있도록 하는 것도 가능하다. 이 고안을 상기의 구성에 적용하여, 제1 DLL 회로(21)를 지연량이 독립으로 조정된 복수개의 거친 조정 클록을 출력하는 것을 가능하게 하고, 복수개의 클록 전부가 각각 최적의 위상에 대하여 소정의 위상차 범위내인가, 소정의 위상차 범위내가 아닐 때에는 진행하고 있는가 지연되고 있는가를 판정하여, 그 판정 결과에 따라서, 각 제2 DLL 회로마다 지연량이 독립으로 조정된 거친 조정 클록을 출력하도록 한다. 이것에 의해, 대상마다의 수신 클록에 대한 조정 범위는 제1 DLL 회로(21)와 제2 DLL 회로의 조정 범위를 추가한 범위가 되며, 게다가 이들 조정 범위는 대상마다 독립되어 있다. 따라서, 대상간 스큐가 제1 DLL 회로(21)와 제2 DLL 회로의 조정 범위를 추가한 범위라면 조정가능하다.

그렇게 하기위해서는, 제1 DLL 회로를, 수신 클록을 단계적으로 지연시키는 지연 회로와, 이 지연 회로의 각 단의 출력을 각 제2 DLL 회로에 출력할 것인가 하지않을 것인가를 전환하는 스위치열로 구성하여, 각 클록에 대한 판정 결과에 근거하여, 상기 스위치열에서 도통시키는 스위치를 선택한다.

클록 발생 회로에 있어서, 제1 및 제2 DLL 회로에서 최적의 위상인가를 판정하기 위해서는, 대상을 그와 같은 판정 동작을 하는 데 알맞은 상태로 하는 것이 바람직하다. 그러나, 대상을 그와 같은 상태로 한다면 통상의 동작을 할 수 없기 때문에, 제1 및 제2 DLL 회로의 지연량을 조정하는 교정 모드를 마련하고, 교정 모드 종료후에는, 제1 및 제2 DLL 회로는 교정 모드 종료시의 지연량을 유지하도록 하는 것이 요망된다. 그렇게 하기위해서는, 제1 및 제2 DLL 회로는 조정된 지연량을 유지하는 래치 기능을 갖는 것이 바람직하다.

더욱이, 외부로부터 입력되는 수신 클록에 근거하여 발생된 내부 클록을 분배하는 클록 분배 회로와, 클록 분배 회로에서 공급되는 내부 클록으로부터, 복수개의 로컬 클록을 발생하는 로컬 클록 발생 회로를 구비하는 반도체 장치가 알려져 있지만, 이 로컬 클록 발생 회로에, 본 발명의 클록 발생 회로를 적용함으로써, 로컬 클록 발생 회로의 회로 규모를 저감시킬 수 있다. 특히, 본 발명은 반도체 장치에 입력되는 입력 데이타를 페치하기위한 클록 신호를 발생시키는 로컬 클록 발생 회로에 적용하는 것이 바람직하다. 이것은, 입력 신호간 및 로컬 클록과 입력 신호군간에 스큐가 발생하여, 그것이 고속화하는데 문제로 되기 때문이다.

또한, 이렇게 하여 발생된 복수개의 로컬 클록에 동기하여 페치된 입력 신호간에는 스큐가 있기 때문에, 복수개의 로컬 클록의 에지에 동기하여 각각 페치된 상기 입력 데이타를 공통의 재동기 클록으로 재동기화하는 재동기 회로를 마련하는 것이 바람직하다.

각 로컬 클록 발생 회로까지 내부 클록을 분배하는 클록 분배 회로는, 분배하는 내부 클록에 스큐가 생기지 않도록 하는 것이 바람직하며, 분배처까지의 배선 거리와 부하가 같은 H 트리형 배선으로 구성하는 클록 분배 회로는 내부 클록을 왕복하여 전달하는 왕복 배선과, 왕복 배선에 따라 마련되어, 왕복하는 내부 클록을 수신하여 왕복하는 내부 클록의 중간 위상의 보정 내부 클록을 발생하는 로컬 클록 버퍼를 구비하는 클록 분배 회로로 한다.

이하, 본 발명을 동기 다이내믹 랜덤 액세스 메모리(SDRAM)의 입력신호의 페칭 부분에 적용한 실시예를 설명하지만, 본 발명은 이것에 한정되는 것이 아니라, 예컨대, SDRAM의 출력 신호를 클록에 동기시켜 출력하는 출력 부분등, 각 신호마다 최적의 위상 클록 신호를 발생시키기 위해서 DLL 회로를 사용하는 장치라면 어떠한 것에도 적용가능하다.

도 4는 본 발명의 제1 실시예의 SDRAM 전체 구성을 도시한 도면이다. 도시한 바와 같이, 칩의 긴 변을 따라 셀 어레이/센스 증폭기등으로 구성되는 메모리 코어(30)가 배치되고, 중앙부에는 어드레스 버퍼/디코더등으로 구성되는 주변 회로부가 배치되어 있다. 주변 회로부의 중앙부에는 패드(31∼35)가 일렬로 배치되고, 그 양측에 주변 회로가 배치된다. 패드는 양측에 배치되는 데이타 신호용 패드(31,34)와, 콘트롤 신호용 패드(32)와, 어드레스 신호용 패드(33) 그룹으로 나누어지며, 클록용 패드(35)는 콘트롤 신호용 패드(32)속에 설치된다. 클록용 패드(35)에 입력된 외부 클록은 클록 버퍼(36)에 입력되어 칩내에 페치된다. 클록 버퍼(36)에서 출력되는 내부 클록은 클록 분배 회로에 의해 칩 전체에 공급된다.

클록 분배 회로는 칩내의 각부에 같은 위상의 내부 클록 CLK를 공급하는 것이 바람직하다. 이러한 클록 분배 회로로서는, 후술하는 H 트리형 클록 분배 회로가 알려져 있지만, 본 출원인은 특원평 9-83050호에서, 새로운 클록 분배 회로를 제안하고 있어, 제1 실시예에서는 이것을 사용하고 있다. 도시한 바와 같이, 이 클록 분배 회로는 클록 드라이버(37)로부터 칩내를 주행하도록 왕로용 클록 신호선을 마련하고, 종단에 지연 회로(38)를 마련한다. 그리고, 지연 회로(38)로부터 왕로용(往路用) 클록 신호선에 평행하게 귀로용(歸路用) 클록 신호선을 마련하여, 왕로용 클록 신호선으로부터 지연 회로(38)에 공급된 클록을 일정량 지연시킨 뒤에, 귀로용 클록 신호선에 전압을 가한다. 여기서는, 왕로용과 귀로용 클록 신호선에 평행하게 주 클록 신호선을 더 마련한다. 이들 클록 신호선을 따라 로컬 CLK 버퍼(39)를 배치하여, 여기에서 그 주변 영역에 내부 클록을 공급한다. 왕로용 클록 신호선을 전달하는 왕로 클록과 귀로용 클록 신호선을 전달하는 귀로 클록의 중간 위상은 클록 신호선에 따른 어느쪽 지점에서도 동일하다. 따라서, 각 로컬 CLK 버퍼(39)는 각각 주 클록 신호선으로부터 공급되는 내부 클록을 왕로 클록과 귀로 클록의 위상차의 1/2만큼 지연시켜 내부 클록 CLK를 발생하여 출력한다. 지연 회로(38)는 이 지연 회로(38)가 없으면 종단 부근에서는 왕로 클록과 귀로 클록의 위상차가 작아, 그것을 정확히 검출하여 보정하는 것이 어렵기 때문에, 이 지연 회로(38)로 어느 정도의 위상차가 생기도록 하기 위함이다. 또한, 내부 클록은 대단히 고주파수이기 때문에, 배선 거리가 길어지면 비교하는 위상을 판별하는 것이 어려워진다. 그래서, 왕로용 클록 신호선과 귀로용 클록 신호선으로는 위상차를 검출하기위한 주기가 긴 클록을 전달하고, 주 클록 신호선으로 내부 클록을 전달한다.

상기한 바와 같이 하여, 좌우의 클록 신호선에 각각 접속되는 각 로컬 CLK 버퍼(39)는 같은 위상의 내부 클록 CLK를 발생하지만, 좌우 클록 신호선의 길이나 부하가 다르면 좌우의 로컬 CLK 버퍼(39)가 발생하는 내부 클록 CLK는 같은 위상이 된다고는 할 수 없다. 그래서, 클록 드라이버(37)부분에 위상 비교 회로(90)를 마련하여 귀로용 클록 신호선을 전달하는 귀로 클록의 위상을 비교하며, 좌우의 귀로 클록의 위상이 일치하도록 한쪽 지연(여기서는 좌측의 지연)회로(38)의 지연량을 조정하고 있다. 이로써, 좌우의 로컬 CLK 버퍼(39)가 발생하는 내부 클록 CLK는 같은 위상이 된다.

이상 설명한 바와 같이, 제1 실시예에서는, 각 로컬 CLK 버퍼(39)로부터는 위치에 관계없이 같은 위상의 내부 클록 CLK가 출력되게 된다. 로컬 CLK 버퍼(39)가 출력하는 내부 클록 CLK는 격차 보정 입력 회로(40)에 공급된다. 제1 실시예에서는 격차 보정 입력 회로(40)는 입력 신호를 페치하는 래치 회로를 가지며, 거기에 공급되는 페칭 타이밍을 규정하는 로컬 클록을 발생시킨다. 또한, 로컬 CLK 버퍼(39)로부터 칩내부에 직접 내부 클록이 공급되는 부분도 있다.

전술한 바와 같이, 입력 신호는 클록에 대하여 스큐를 가짐과 동시에, 입력 신호간에도 스큐가 있다. 내부 클록은 상기와 같이 분배되기 때문에, 각 로컬 CLK 버퍼가 출력하는 내부 클록 CLK는 같은 위상이지만, 클록용 패드로부터 클록 버퍼(36)를 경유하여 클록 드라이버(37)까지 도달하는 신호 경로와, 다른 입력 신호의 경로는 크게 다르기 때문에, 일반적으로 입력 신호군과 내부 클록의 스큐는 입력 신호간의 스큐보다 크다. 이러한 입력 신호를 칩내로 페치하기 위해서는, 각 입력 신호를 페치하는 래치 회로에 공급하는 로컬 클록을, 각 입력 신호의 위상에 대하여 최적의 위상이 되도록 해야 하며, 격차 보정 입력 회로(40)는 내부 클록 CLK에서 각 입력 신호를 페치하는 데 최적의 로컬 클록을 발생시킨다.

도 5는 격차 보정 입력 회로(40)의 구성을 나타내는 블럭도이다. 도시한 바와 같이, 격차 보정 입력 회로(40)는 로컬 CLK 버퍼(39)로부터 공급되는 내부 클록 CLK를 선택된 지연량만큼 지연시키는 거친 지연 회로(41)와, 거친 조정 지연 회로(41)로부터 출력된 거친 조정 지연 클록을 선택된 지연량만큼 지연시키는 정밀 지연 회로(42)와, 입력 버퍼(48)로부터 입력되며, 분주 회로(47)로 분주된 각 입력 신호와 정밀 지연 회로(42)로부터 출력되는 로컬 클록의 위상을 비교하여, 최적의 위상인가를 판정하는 거친 비교 회로(43)와 정밀 비교 회로(44)와, 정밀 지연 회로(42)로부터 출력되는 로컬 클록에 따라서, 입력 버퍼(48)로부터 출력되는 입력 신호를 래치하여 페치하는 입력 래치(45)와, 입력 래치(45)의 출력을 재차 내부 클록 CLK에 따라서 래치하여, 각 입력 신호의 위상을 내부 클록 CLK에 동기시키는 재동기 래치(46)를 갖는다. 분주 회로는, 비교 동작이 정확히 행하여지도록 하기위하여 마련되는 것이다. 도 5에 도시하는 바와 같이, 정밀 지연 회로(42), 거친 비교 회로(43), 정밀 비교 회로(44), 입력 래치(45), 재동기 래치(46), 분주 회로(47), 및 입력 버퍼(48)는 각각 입력 신호의 개수만큼 설치되어 있지만, 거친 조정 지연 회로(41)는 1개로서, 각 입력 신호로 공용하고 있다. 거친 조정 지연 회로(41)와 거친 비교 회로(43)가 거친 DLL 회로를, 정밀 지연 회로(42)와 정밀 비교 회로(44)가 정밀 DLL 회로를 구성한다. 도 2와 비교해도 명백하듯이, 본 실시예의 회로는 도 2의 종래예와 유사한 구성을 갖고 있으며, 종래예와 다른 것은, DLL 회로는 거친 DLL 회로와 정밀 DLL 회로로 구성되고 있다는 점이다. 이하, 종래예와 다른, 이들 부분과 분주 회로에 관하여 설명한다.

거친 조정 지연 회로(41)와 정밀 지연 회로(42)는, 모두 도 6에 도시하는 바와 같은 기본 구성을 가지며, 제각기 지연 라인(51)과 지연 제어 회로(52)로 구성되어 있다. 상기한 바와 같이, 이들에 위상 비교 회로를 조합함으로써, DLL 회로가 구성된다. DLL 회로에 관해서 간단히 설명한다. 지연 라인(51)은 동일한 지연 요소를 직렬로 접속하여, 어느 단으로부터 출력을 인출할 것인가를 선택함으로써 지연량을 선택할 수 있도록 한 것으로, 지연 제어 회로(52)로부터의 제어 신호에 의해 출력을 인출하는 단이 결정된다. 위상 비교 회로는 지연 라인(51)으로부터 출력되는 지연된 클록과 입력 신호의 위상을 비교하여, 위상차가 소정의 범위내에 있는가, 소정의 범위내에 없는 경우에는, 클록이 입력 신호에 대하여 진행하고 있는가 지연되고 있는가를 판정한다. 지연 제어 회로(52)는 그 판정 결과에 따라서, 지연 라인(51)의 지연량을 유지하던가, 증가 또는 감소시킨다. 이러한 조작을 되풀이하면, 클록과 입력 신호의 위상차는 소정의 범위내로 집속된다.

도 7은 거친 조정 지연 회로(41)와 정밀 지연 회로(42)의 지연 제어 회로 구성을, 도 8은 거친 조정 지연 회로(41)의 지연 라인 구성을, 도 9는 정밀 지연 회로(42)의 지연 라인 구성을, 도 10은 거친 비교 회로(43)의 구성을, 도 11은 정밀 비교 회로(44)의 구성을, 도 12는 분주 회로(47)의 구성을 도시한 도면이다. 이들 회로의 기본적인 동작에 대해서는, 전술한 특원평 8-334208호 및 특원평 9-83050호에 자세히 설명되어 있기 때문에, 여기서는 다른 점을 중심으로하여 간단히 설명한다.

도 7의 지연 제어 회로는, 그 일부만이 표시되어, 제어 신호로서 P0∼P5가 출력될 뿐 이지만, 실제로는 지연 라인 단수분의 제어 신호를 출력할 수 있는 분만큼의 같은 회로가 접속되어 있다. 지연 제어 회로는 출력하는 제어 신호중 1개만을「고(H)」로 하고, 다른 출력을「저(L)」로 하며, 「H」로 되는 출력 위치에서 지연 라인의 지연량의 선택 위치가 결정된다. 지연 제어 회로는 위상 비교 회로에서의 판정 결과 A∼D에 따라서「H」로 되는 출력 위치를 이동시킨다. A와 B가 교대로「고(H)」레벨이 될 때에는 「H」로 되는 출력 위치를 오른쪽으로 이동시키고, C와 D가 교대로「고(H)」레벨이 될 때에는 「H」로 되는 출력 위치를 왼쪽으로 이동시킨다. 리셋 신호를 입력하면, 초단의 출력이「H」가 된다. 이러한 지연 제어 회로가 거친 조정 지연 회로(41)와 정밀 지연 회로(42)에 각각 입력 신호의 개수만큼 설치된다. 여기서는 더 이상의 설명은 생략한다. 또한, 도 7에 도시한 지연 제어 회로에서는, 판정 결과 A∼D가 지연량을 유지한다는 판정 결과일 때에는 제어 신호는 변화하지 않기 때문에, 후술하는 분주 회로를 정지시키는 등으로 하여 위상 비교를 행하지 않도록 하면, 지연 제어 회로가 출력하는 제어 신호는 유지된다. 또한, 출력되는 제어 신호를 유지하기위해서는, 통상은 제어 신호를 통과시켜 정지 상태로 변화할 때에, 그 시점의 제어 신호를 래치하여 유지하는 래치 게이트를 마련하는 등의 방법도 있다.

도 8에 도시하는 바와 같이, 거친 조정 지연 회로(41)의 지연 라인에서는, 인버터와 NAND 게이트를 1단으로 하는 지연 요소가 다수 직렬로 접속되어 있고, 각 단의 인버터의 출력을 전송 게이트로부터 인출하도록 구성되어 있다. 어느쪽 단으로부터 인출할 것인가에 따라 지연량이 달라진다. 전송 게이트는 각 단의 인버터의 출력마다 입력 신호의 개수만큼 마련되어 있으며, 각 입력 신호에 대응하는 전단의 전송 게이트의 출력은 공통으로 접속되어, 정밀 지연 회로(42)에 대응하는 지연 라인에 입력된다. 각 입력 신호에 대응하는 전단의 전송 게이트는, 대응하는 제어 회로의 출력 신호 RP00, RP0n, …, RPm0, RPmn 등으로 제어된다. 상기한 바와 같이, 제어 회로의 출력 신호중 1개만이 「H」가 되기 때문에, 그것이 인가되는 전송 게이트가 도통하여, 그 단으로부터 거친 조정 지연 클록 RCLK가 출력된다. 이와 같이, 제1 실시예의 거친 DLL 회로(41)의 지연 라인 부분을 공용하고 있기 때문에, 입력 신호가 복수이더라도 지연 라인은 1개이므로, 그만큼 회로 규모를 저감할 수 있다. 예컨대, 도 8의 회로에서는, 1단당 2소자를 감소시킬 수 있으며, 더욱이 일부 소자를 공용할 수 있기 때문에, 소자수는 더욱 줄어든다.

도 9에 도시한 바와 같이, 각 정밀 지연 회로(42)의 지연 라인에서는, 인버터와 NAND 게이트를 1단으로 하는 지연 요소를 다수 직렬로 접속한 지연 라인이 2열 마련되며, 그 사이에 각 단마다 중간 NAND 게이트가 마련되어, 상측 인버터의 출력이 이 중간 NAND 게이트에 입력되고, 그 출력이 하측 NAND 게이트에 입력되고 있다. 중간 NAND 게이트의 다른쪽 입력에는, 정밀 DLL 회로의 DLL 제어 회로의 출력이 입력되며, 1개의 중간 NAND 게이트만이 상측의 인버터로부터 출력되는 클록을 하측으로 전달하고, 그 이외의 중간 NAND 게이트의 출력은「H」로 고정된다. 즉, 상측으로 전달되고 있는 클록은 DLL 제어 회로의 출력이 「H」가 되는 중간 NAN 게이트 부분에서 하측으로 전달되며, 그대로 하측으로 전달되어 로컬 클록 FCLK으로 된다. 상측에서는 인버터의 출력이 다음 단의 NAND 게이트에 입력됨과 동시에, 중간 NAND 게이트에도 입력되지만, 하측에서는 인버터의 출력이 다음 단의 NAND 게이트에 입력될 뿐이고, 하측이 인버터의 부하가 작기 때문에, 클록을 전달하는 속도가 하측이 조금 빠르다. 즉, 이 지연 라인은 상기 상측과 하측의 전달 속도차를 1단의 지연량으로 한다. 정밀 지연 라인은 1단당 지연량을 대단히 미소한 양으로 할 필요가 있기 때문에 이러한 회로 구성을 사용한다.

도 10에 나타내는 각 거친 비교 회로(43)는 정밀 지연 회로(42)의 지연 라인이 출력하는 로컬 클록 FCLK와, 분주 회로(47)로 분주된 신호 DS의 위상을 비교한다. 이 회로는 로컬 클록 FCLK가 상승된 시점에서 신호 DS가 상승되어 있을 때, 즉, 로컬 클록 FCLK가 신호 DS보다 지연되고 있는 경우에는, 출력 RA와 RB가 교대로 「H」로 되며, 로컬 클록 FCLK가 상승된 시점에서 제1 소정 시간이상 경과된 후에 신호 DS가 이미 상승될 때, 즉, 로컬 클록 FCLK가 신호 DS보다 진행하고 있으며, 그 위상차가 제1 소정량이상일 때에는, 출력 RC와 RD가 교대로 「H」가 되며, 로컬 클록 FCLK가 상승된 시점에서 제1 소정 시간내에 신호 DS가 이미 상승될 때, 즉, 로컬 클록 FCLK가 신호 DS보다 진행하고 있고, 그 위상차가 제1 소정량이내일 때에는, 출력 RA, RB, RC, 및 RD가 전부「L」이 된다. 도시한 바와 같이, 신호 DS는 NAND 게이트로 구성되는 입력부의 2개의 플립플롭에 그대로 입력되지만, 로컬 클록 FCLK는, 한쪽에는 NAND 게이트와 인버터만큼 지연되어 입력되도록 되어 있다. 이 NAN 게이트와 인버터에서의 지연량이 상기 제1 소정량을 규정한다. 각 거친 비교 회로(43)의 판정 결과는 도 7에 도시한 거친 DLL 회로의 지연 제어 회로 A, B, C, D로서 인가된다.

도 11에 도시한 각 정밀 비교 회로(44)는 도 10에 도시한 거친 비교 회로(43)와 거의 동일한 구성을 가지지만, 신호 DS와 로컬 클록 FCLK가 공히 NAND 게이트와 인버터에 의해 지연되어 입력부의 플립플롭 한쪽에 입력되고 있다. 더구나 인버터가 구동하는 게이트수에 차가 있기 때문에, 출력 FA, FB, FC, 및 FD가 모두 「L」로 되는 상태를 규정하는 제2 지연량의 차가 작아진다. 이로써, 신호 DS와 로컬 클록 FCLK의 위상차가, 도 10의 거친 비교 회로(43)에서 소정량 범위내라고 판정된 경우에도, 더욱 정밀하게 비교하여 로컬 클록 FCLK가 신호 DS보다 진행하고 있는가, 지연되고 있는가, 또는 제2 소정량이내인 가를 판정하여, 그 판정 결과를 출력한다. 마찬가지로, 각 정밀 비교 회로(44)의 판정 결과는 도 7에 도시한 정밀 DLL 회로의 지연 제어 회로 A, B, C, D로서 인가된다.

도 12에 도시하는 분주 회로(47)는 입력 신호를 8분주한다. 여기서, 입력 신호를 분주하는 필요성에 관해서 설명한다. 반도체 장치는 소정의 클록 주파수 범위로 동작하는 것이 요구된다. 그 때문에, 지금까지 설명한 DLL 회로는 이들 주파수 범위로 동작하는 것이 요구된다. 클록이 상당히 고주파수로 되면, 각 게이트의 출력은 어느 한쪽의 상태로 충분히 변화하지 않고서 다음 상태로 변화하게 된다. 그 때문에, 클록 주파수가 높은 경우와 낮은 경우에, 비교 결과등에 차가 발생하여 원하는 위상으로 맞출 수 없다고 하는 문제가 생긴다. 이러한 문제를 해결하기 위해서, 입력 신호를 분주하여, 위상 비교나 그 판정 결과에 근거하는 피드백 제어를 하는 주기를 길게 하고 있다. 또한, 분주 회로(47)의 입력부에는, 입력 신호 S와 정지 신호를 입력으로 하는 NAND 게이트가 마련되어 있고, 정지 신호를 「L」로 함으로서, 분주 회로(47)에 입력되는 입력 신호 S의 입력을 정지할 수 있도록 되어 있다. 이로써, 분주 회로(47)의 출력은 고정되고, 위상 비교 동작은 정지하여 지연 제어 회로의 제어값이 유지된다.

도 5의 입력 래치(45)와 재동기 래치(46)는 종래부터 널리 사용되고 있는 래치 회로이므로, 여기서는 설명을 생략한다.

이상 설명한 바와 같이, 제1 실시예에서는, 로컬 클록 버퍼(39)로부터 출력되는 내부 클록 CLK를, 각 입력 신호를 페치하는 최적 타이밍의 로컬 클록 FCLK가 되도록 위상 조정하고, 그것을 입력 래치(45)에 공급하여 최적의 타이밍으로 칩내에 페치한다. 그러나, 이렇게하여 페치된 각 입력 신호는 위상에 격차가 있기 때문에, 재동기 래치(46)로 내부 클록 CLK에 동기하는 신호로 바꾼다.

이상 설명한 제1 실시예의 회로는, 지연 제어 회로의 제어값이 안정될 때까지 시간이 필요하므로, 전원이 투입되고 나서 소정 시간을 위상 조정을 위한 교정 기간으로 하여, 그 사이에 위상 조정이 종료하도록 한다. 위상 조정이 종료하기까지의 시간은 최초의 위상차에 따라 다르기 때문에, 교정 기간은 최초의 위상차가 어떠하더라도 위상 조정이 종료하는 시간으로 설정한다. 또한, 위상 조정을 하기위해서는, 클록과 입력 신호가 변화할 필요하므로, 교정 기간중은 입력 신호가 소정의 주기로 변화하도록, 구동측 LSI 칩으로부터 이러한 신호를 출력할 필요가 있다.

통상의 동작에 있어서는, 클록은 일정한 주기로 변화하는 신호이지만, 입력 신호의 변화는 일정하지 않아, 장기간 같은 상태인 경우도 발생한다. 그와 같은 경우에는, 위상 비교를 할 수 없게 된다. 제1 실시예의 회로는, 입력 신호가 변화하지않은 경우에는 그때까지의 상태를 유지하도록 지시하는 위상 판정 결과를 출력하기 때문에, 통상의 동작중에도 그대로 피드백 제어가 행하여진다. 일반적으로 반도체 장치는 온도등으로 신호의 변화 특성이 변화하기 때문에, 제1 실시예의 회로를 통상의 동작중에도 그대로 동작시키면, 항상 최적의 타이밍으로 입력 신호가 페치되도록 제어되게 된다.

그러나, 일부 입력 신호는 변화하여 피드백 제어가 행하여지고, 다른 입력 신호에 대해서는 장기간 변화하지않기 때문에 피드백 제어가 행하여지지 않은 경우, 일부의 입력 신호에 대해서는 최적의 입력 타이밍이 되도록 제어되지만, 다른 입력 신호에 대해서는 최적의 입력 타이밍에서 크게 벗어난 상태로 될 수 있다. 그와 같은 것은 바람직하지 못하기 때문에, 정기적으로 교정 기간을 마련하도록 하더라도 좋다. 그 경우, 도 13에 도시한 바와 같이, 위상 조정은 교정 기간에만 행하고, 교정 기간 종료후는, 도 7에 나타낸 거친 조정 지연 회로(41)와 정밀 지연 회로(42)의 지연 제어 회로의 제어 신호를 유지하도록 한다.

상기한 제1 실시예에서는, 거친 조정 지연 회로(41)는 지연 라인을 공용하지만, 지연 라인 각 단의 출력을 선택하는 다수의 전송 게이트를 마련함으로써, 각 입력 신호에 대응하는 거친 조정 지연 클록을 각각 취출할 수 있도록 하고 있다. 이로써, 내부 클록과 각 입력 신호의 위상 조정을 전(全) 조정 범위에서 독립으로 행할 수 있다. 그러나, 그 때문에 입력 신호 개수만큼의 전송 게이트를 각 단마다 마련하고 있어, 그 회로 규모가 커진다고 하는 문제가 있다. 전술한 바와 같이, 내부 클록 CLK와 입력 신호군은 신호 경로등의 차에 의해, 클록 CLK와 입력 신호군간에 입력 신호간 스큐보다 큰 스큐가 있는 경우가 일반적이다. 그래서, 제2 실시예에서는, 내부 클록 CLK와 입력 신호군간 스큐를 제1 DLL 회로에서 조정하고, 입력 신호간 스큐를 제2 DLL 회로에서 조정한다.

도 14는 제2 실시예의 격차 보정 회로의 구성을 도시하는 블록도이다. 도시한 바와 같이, 제2 실시예의 격차 보정 회로는 제1 실시예의 격차 보정 회로와 거의 같은 구성을 가지지만, 새롭게 개수 판정 회로(69)가 설치되어 있는 점과, 거친 조정 지연 회로(61)의 지연 라인 구성이 다르다. 이하, 이들 부분에 대하여 설명한다.

도 15는, 제2 실시예의 거친 조정 지연 회로(61)의 지연 라인의 구성을 도시한 도면이다. 도시한 바와 같이, NAND 게이트와 인버터를 1단으로 하는 지연 요소를 다수 직렬로 접속하여, 최종단에서 거친 조정 지연 클록 RCLK가 취출된다. 어느쪽 단에 내부 클록 CLK를 입력할 것인가가 지연 제어 회로의 출력 신호 RP0, …, RPm로 제어되며, 어느쪽 단에 내부 클록 CLK를 입력할 것인가에 따라 지연량이 다르다. 따라서, 제2 실시예의 거친 조정 지연 회로(61)로부터 출력되는 거친 조정 지연 클록 RCLK는 1개이고, 이것이 각 정밀 지연 회로(62)에 공급된다.

이러한 조정을 하기위해서, 제2 실시예에서는 도 16에 도시하는 바와 같이, 위상 조정을 행하는 교정 모드를 2개의 기간으로 분할하고, 전반에서는 거친 DLL 회로의 조정을 행하고, 후반에서는 정밀 DLL 회로의 조정을 행한다. 전반의 거친 DLL 회로를 조정하고 있을 때는, 정밀 DLL 회로는 피드백 제어를 하지 않아, 정밀 지연 회로의 지연 라인의 지연량은 초기값으로 유지된다. 거친 DLL 회로의 조정이 종료한 후는, 거친 조정 지연 회로(61)의 지연 제어 회로의 제어 신호는 유지된다. 거친 DLL 회로의 조정이 종료함과 동시에, 각 정밀 DLL 회로의 조정이 시작되고, 각 정밀 DLL 회로의 조정이 종료한 후는, 마찬가지로 그 시점의 정밀 지연 회로(62)의 지연 제어 회로의 제어 신호가 유지된다. 또한, 상기한 바와 같이, 정밀 DLL 회로는 통상의 동작중에도 피드백 제어를 할 수 있기 때문에, 정밀 DLL 회로만 통상 동작시에도 항상 조정 동작이 행하여지도록 하더라도 좋다.

거친 조정 지연 회로(61)에서의 지연량은 복수개의 입력 신호의 중간 위상과 클록의 위상이 일치하도록 조정된다. 도 14에 도시하는 바와 같이, 거친 비교 회로(63)는 입력 신호의 개수만큼 마련되어 있고, 각 거친 비교 회로(63)의 판정 결과는 개수 판정 회로(69)에 입력된다. 개수 판정 회로(69)에서는, 각 거친 비교 회로(63)의 판정 결과를 집계하여, 로컬 클록 FCLK가 신호 DS에 대하여 지연되고 있다고 판정한 거친 비교 회로(63)의 개수가 진행하고 있다고 판정한 거친 비교 회로(63)의 개수보다 많은 경우에는, 지연 라인의 지연량을 증가시키고, 로컬 클록 FCLK가 신호 DS에 대하여 진행하고 있다고 판정한 거친 비교 회로(63)의 개수가 지연되고 있다고 판정한 거친 비교 회로(63)의 개수보다 많은 경우에는, 지연 라인의 지연량을 감소시키는 판정 결과를 출력한다. 그리고, 로컬 클록 FCLK가 모든 신호 DS에 대하여 소정량의 위상차내로 되거나, 또는 진행하고 있다고 판정한 거친 비교 회로(63)의 개수와 지연되고 있다고 판정한 거친 비교 회로(63)의 개수 차가 1개이내로 된 경우에, 그 판정 결과를 유지한다.

또한, 제2 실시예의 변형예로서, 거친 비교 회로(63)를 대표적인 1개의 입력 신호에 대해서만 마련하여, 그 판정 결과를 거친 조정 지연 회로(61)에 공급하도록 하더라도 좋다. 이 경우에는, 개수 판정 회로(69)는 필요없다. 그러므로, 회로 규모를 대폭 저감할 수 있다.

제1 실시예에서는, 클록 분배 회로로서, 특원평 9-83050호에 개시되어 있는 회로를 사용하였지만, 이 대신에 H 트리형 클록 분배 회로를 사용할 수도 있다. 도 17은 H 트리형 클록 분배 회로의 기본 구성을 도시한 도면이다. 클록 드라이버(71)로부터 출력된 내부 클록은 도 17에 나타내는 경로로 말단의 클록 버퍼(72)까지 전달되지만, 도중의 신호 경로 및 부하는 전부 동일하게 되도록 구성된다. 따라서, 모든 클록 버퍼(72)에 전달된 내부 클록은 위상이 일치하고 있다.

도 18은 제3 실시예의 SDRAM 전체 구성을 도시한 도면으로서, 특원평 9-83050호에 개시되어 클록 분배 회로대신에 H 트리형 클록 분배 회로를 사용하고 있는 점을 제외하면 제1 실시예와 동일하다. 따라서, 더 이상의 설명은 생략한다.

이상, 본 발명을 SDRAM의 입력 신호의 취입 부분에 적용한 실시예에 대하여 설명하였지만, 본 발명은 이것에 한정되는 것이 아니고, SDRAM에서 복수개의 출력 신호에 관해서 정밀하게 출력 타이밍을 조정하는 경우나, SDRAM 이외의 다른 LSI 칩등에도 적용가능하다. 또한, 조 조정과 정밀 조정의 2단계의 예를 설명하였지만, 3단계이상으로 하는 것도 가능하다.

이상 설명한 바와 같이, 본 발명에 의하면, 1개의 클록에서 미소량의 조정 단위로 각각 정밀하게 조정한 클록을 발생시키는 경우에, 조정 단위는 같게 하고 회로 규모를 저감시킬 수 있어, 칩의 소형화나 저 코스트화를 꾀할 수 있다.

Claims (16)

1. 수신한 수신 클록에 따라 복수개의 대상마다 최적의 위상으로 조정된 복수개의 클록을 발생하는 클록 발생 회로에 있어서, 상기 수신 클록을 지연시키는 지연량을 단계적으로 조정함으로써, 상기 수신 클록의 위상을 조정하여 거친 조정 클록을 출력하는 제1 DLL 회로와, 상기 복수개의 대상마다 마련되어 상기 거친 조정 클록을 지연시키는 지연량을 단계적으로 조정함으로써, 상기 거친 조정 클록의 위상을 조정하여 상기 복수개의 클록을 출력하는 복수개의 제2 DLL 회로를 구비하며, 상기 제1 DLL 회로는 상기 복수개의 클록중 적어도 1개의 클록이 최적의 위상에 대하여 소정의 위상차 범위내인가, 이 소정의 위상차 범위내가 아닐 때에는 진행하고 있는가 지연되고 있는가를 판정하여, 그 판정 결과에 따라 위상 조정량을 변화시키고, 각 제2 DLL 회로는 상기 복수개의 클록이 각각 최적의 위상에 대하여 진행하고 있는가 지연되고 있는가를 판정하여, 그 판정 결과에 따라 위상 조정량을 변화시키는 것을 특징으로 하는 클록 발생 회로.
2. 제1항에 있어서, 상기 제1 DLL 회로의 1단의 지연량은 상기 복수개의 제2 DLL 회로의 1단의 지연량보다 큰 것을 특징으로 하는 클록 발생 회로.
3. 제1항에 있어서, 상기 제1 DLL 회로는 상기 지연량이 독립으로 조정된 복수개의 거친 조정 클록을 출력하는 것이 가능하며, 상기 복수개의 모든 클록이 각각 최적의 위상에 대하여 소정의 위상차 범위내인가, 이 소정의 위상차 범위내가 아닐 때에는 진행하고 있는가 지연되고 있는가를 판정하여, 그 판정 결과에 따라서, 각 제2 DLL 회로마다 지연량이 독립으로 조정된 거친 조정 클록을 출력하는 것을 특징으로 하는 클록 발생 회로.
4. 제3항에 있어서, 상기 제1 DLL 회로는 상기 수신 클록을 단계적으로 지연시키는 지연 회로와,이 지연 회로 각 단의 출력을 각 제2 DLL 회로에 출력할 것인가 하지않을 것인가를 전환하는 스위치열을 구비하여, 상기 복수개의 클록 전부에 대한 판정 결과의 따라 상기 스위치열에서 도통시키는 스위치를 선택하는 것을 특징으로 하는 클록 발생 회로.
5. 제1항 내지 제4항중 어느 1항에 있어서, 상기 제1 DLL 회로 및 상기 제2 DLL 회로는 조정된 지연량을 유지하는 래치 기능을 갖는 것을 특징으로 하는 클록 발생 회로.
6. 외부로부터 입력되는 수신 클록에 따라 발생된 내부 클록을 분배하는 클록 분배 회로와, 이 클록 분배 회로로부터 공급되는 상기 내부 클록에서 복수개의 로컬 클록을 발생하는 로컬 클록 발생 회로를 구비하는 반도체 장치에 있어서, 상기 로컬 클록 발생 회로는, 상기 내부 클록을 지연시키는 지연량을 단계적으로 조정함으로써, 상기 내부 클록의 위상을 조정하여 거친 조정 클록을 출력하는 제1 DLL 회로와, 상기 거친 조정 클록을 지연시키는 지연량을 단계적으로 조정함으로써, 상기 거친 조정 클록의 위상을 조정하여 상기 복수개의 로컬 클록을 출력하는 복수개의 제2 DLL 회로를 구비하며, 상기 제1 DLL 회로는 상기 복수개의 로컬 클록중 적어도 1개의 로컬 클록이 최적의 위상에 대하여 소정의 위상차 범위내인가, 이 소정의 위상차 범위내가 아닐 때에는 진행하고 있는가 지연되고 있는가를 판정하여, 그 판정 결과에 따라 위상 조정량을 변화시키고, 각 제2 DLL 회로는 상기 복수개의 클록이 각각 최적의 위상에 대하여 진행하고 있는가 지연되고 있는가를 판정하여, 그 판정 결과에 따라 위상 조정량을 변화시키는 것을 특징으로 하는 반도체 장치.
7. 제6항에 있어서, 상기 제1 DLL 회로는 상기 지연량이 독립으로 조정된 복수개의 거친 조정 클록을 출력하는 것이 가능하며, 상기 복수개의 클록 전부가 각각 최적의 위상에 대하여 소정의 위상차 범위내인가, 이 소정의 위상차 범위내가 아닐 때에는 진행하고 있는가 지연되고 있는가를 판정하여, 그 판정 결과에 따라 각 제2 DLL 회로마다 지연량이 독립으로 조정된 거친 조정 클록을 출력하는 것을 특징으로 하는 반도체 장치.
8. 제6항에 있어서, 상기 반도체 장치는 입력되는 입력 데이타를 상기 복수개의 로컬 클록의 에지에 동기하여 제각기 페치하는 것을 특징으로 하는 반도체 장치.
9. 제8항에 있어서, 상기 복수개의 로컬 클록의 에지에 동기하여 각각 페치된 상기 입력 데이타를 공통의 재동기 클록으로 재동기화하는 재동기 회로를 구비하는 것을 특징으로 하는 반도체 장치.
10. 제6항에 있어서, 상기 클록 분배 회로는 상기 내부 클록 분배처까지의 배선 거리와 부하가 같은 H 트리형 배선을 갖는 것을 특징으로 하는 반도체 장치.
11. 제6항에 있어서, 상기 클록 분배 회로는, 상기 내부 클록을 왕복하여 전달하는 왕복 배선과, 이 왕복 배선을 따라 마련되어, 왕복하는 상기 내부 클록을 수신하여 왕복하는 상기 내부 클록의 중간 위상의 보정 내부 클록을 발생하는 로컬 클록 버퍼를 구비하는 것을 특징으로 하는 반도체 장치.
12. 제6항에 있어서, 상기 제1 DLL 회로의 1단의 지연량은 상기 복수개의 제2 DLL 회로의 1단의 지연량보다 큰 것을 특징으로 하는 반도체 장치.
13. 제6항에 있어서, 상기 제1 DLL 회로는 상기 지연량이 독립으로 조정된 복수개의 거친 조정 클록을 출력하는 것이 가능하며, 상기 복수개의 클록 전부가 각각 최적의 위상에 대하여 소정의 위상차 범위내인가, 이 소정의 위상차 범위내가 아닐 때에는 진행하고 있는가 지연되고 있는가를 판정하여, 그 판정 결과에 따라서, 각 제2 DLL 회로마다 지연량이 독립으로 조정된 거친 조정 클록을 출력하는 것을 특징으로 하는 반도체 장치.
14. 제13항에 있어서, 상기 제1 DLL 회로는, 상기 수신 클록을 단계적으로 지연시키는 지연 회로와, 이 지연 회로 각 단의 출력을 각 제2 DLL 회로에 출력할 것인가 하지 않을 것인가를 전환하는 스위치열을 구비하여, 상기 복수개의 클록 전부에 대한 판정 결과에 따라 상기 스위치열에서 도통시키는 스위치를 선택하는 것을 특징으로 하는 반도체 장치.
15. 제6항에 있어서, 상기 제1 DLL 회로 및 상기 제2 DLL 회로는 조정된 지연량을 유지하는 래치 기능을 갖는 것을 특징으로 하는 반도체 장치.
16. 제15항에 있어서, 상기 반도체 장치는 상기 제1 및 제2 DLL 회로의 지연량을 조정하는 교정 모드를 구비하며, 이 교정 모드 종료후에는, 상기 제1 및 제2 DLL 회로는 상기 교정 모드 종료시의 지연량을 유지하는 것을 특징으로 하는 반도체 장치.