KR19980081861A

KR19980081861A - 씨디엠에이 수신기 및 그 동작 방법

Info

Publication number: KR19980081861A
Application number: KR1019980015499A
Authority: KR
Inventors: 후앙호워드씨; 아이치-린; 브링크스테판텐; 베누치지오바니
Original assignee: 웨이스엘리; 루슨트테크놀로지스인코포레이티드
Priority date: 1997-04-30
Filing date: 1998-04-30
Publication date: 1998-11-25
Also published as: EP0876002A3; KR100263801B1; JPH10327126A; EP0876002A2; US6067292A

Abstract

본 발명은 수신된 신호로부터 파일럿 신호(pilot signal)를 제거하는 CDMA(Code-Division Multiple Access) 수신기를 개시한다. 파일럿 신호는 자신의 복수 경로 파라미터(진폭, 위상 시프트 및 지연) 및 자신의 기호 시퀀스(signature sequence)에 의해 정의된다. 이 정보는 사용자의 수신 단말기(즉, 송수화기)에 알려져 있으므로, 기저 대역 수신 신호의 간섭하는 복수 경로 성분의 파일럿 신호를 검출하여, 소망하는 복수 경로 성분의 복조(demodulation) 이전에 제거한다. 파일럿 신호는 데이터 축적 단계 이전 또는 이후에 소거될 수 있다. 파일럿 신호의 소거(cancellation)는 검출된 경로 신호 레벨에 따라 스위치 온 및 오프된다.

Description

씨디엠에이 수신기 및 그 동작 방법

본 발명은 CDMA(Code Division Multiple Access) 수신기에 관한 것으로서, 특히, 파일럿 간섭 소거(pilot interference cancellation)를 이용한 코히어런트 MC-CDMA 수신기(coherent MC-CDMA receiver)에 관한 것이다.

CDMA는 무선 통신 시스템을 위한 가장 현저한 방안이 되었다. CDMA 사용자들은 서로 다른 코드 시퀀스(code sequences)에 의해 서로 구분된다. CDMA 신호의 광대역 특성 때문에, 수신기는 레이크 수신기(rake receiver)를 이용하여 형성 시간 차이(built-in time diversity)를 이용함으로써 수신기가 페이딩(fading)에 대해 강건해질 수 있다. 레이크 수신기의 코히어런트 구현시에, 코히어런트 검출을 위해 소망하는 채널의 진폭 및 위상 평가를 얻는데 파일럿 신호를 이용한다. IS-95 CDMA 시스템의 경우와 같이, 파일럿 신호를 사용자의 확산 코드(spreading codes)와 직교하도록 설계하여, 복수 경로의 확산이 없는 드문 경우에, 파일럿 신호가 소망하는 사용자를 위한 정합된 필터 출력(matched filter output)에 간섭을 일으키지 않도록 한다. 그러나, 복수 경로의 분산이 있는 경우, 소망하는 신호에 직교하지 않는 여러 가지 복수 경로 성분으로 인해, 정합된 필터 출력에 원하지 않는 간섭이 존재할 것이다. 특히, 소망하는 트래픽 채널(traffic channel)의 복수 경로 성분이 주어진 경우, 그 정합된 필터 출력은 자신의 다른 복수 경로 성분과, 다른 채널 및 파일럿 신호의 다른 복수 경로 성분으로 인해 원하지 않는 영향을 받게 될 것이다. 파일럿 신호는 다운링크 신호(down link signal)의 전력의 대략 20%를 나타내므로, 활성 트랙픽 채널(active traffic channel)의 전체 수가 많은 경우 그 복수 경로 성분은 근원 효과(near-far effect)를 통해 소망하는 사용자의 비트 결정(bit decision)에 특히 손상을 입힐 수 있다. 유감스럽게도, 기존의 레이크 수신기는 채널간 복수 경로 간섭을 고려하지 않으므로, 그 성능이 저하된다.

본 발명에 따라, 수신된 신호로부터 파일럿 신호를 제거하는 CDMA 수신기가 개시된다. 파일럿 신호는 자신의 복수 경로 파라미터(진폭, 위상 시프트 및 지연) 및 자신의 기호 시퀀스(signature sequence)에 의해 정의된다. 이 정보는 사용자의 수신 단말기(즉, 송수화기)에 알려져 있으므로, 기저 대역 수신 신호의 간섭하는 복수 경로 성분의 파일럿 신호를 검출하여, 소망하는 복수 경로 성분의 복조(demodulations) 이전에 제거한다.

특히, 본 발명의 CDMA 수신기는 복수의 L(L 또는 = 2) 경로상에서 수신된 적어도 하나의 사용자 데이터 채널 및 분리된 파일럿 채널을 포함하는 코히어런트 CDMA 신호를 수신 및 복조하며, 여기서, 소망하는 데이터 채널은 주어진 경로에 대한 파일럿 채널과 직교한다. CDMA 수신기는 L 경로 복조기를 포함하며, 각각의 복조기는 L 개의 경로들 중 하나에서 수신된 CDMA 신호로부터 데이터 채널 및 파일럿 채널을 평가하고, L 개의 감산기 수단들(subtractor means) 중 특정한 하나에 의해 각각 사용될 L-1 소거 신호를 생성한다. L 개의 감산기 수단 각각은 그 감산기 수단과 관련된 CDMA 신호로부터 다른 L-1 경로 복조기들 중 다른 것들에 의해 생성된 L-1 소거 신호를 감산하는데 사용된다.

사전 복조(pre-demodulation)의 실시예에서, L-1 소거 신호는 복원된 파일럿 신호이고, 각각의 감산기 수단은 관련된 복조기 앞에 위치하여 그 복조기로 입력되는 신호로부터, 복원된 파일럿 신호를 감산한다.

후 축적(post-accumulation)의 실시예에서, 각각의 L-1 소거 신호는 한 쌍의 상관기 처리형(correlator-processed) 복원 파일럿 신호이고, 각각의 감산기 수단은 그 복조기의 파일럿 및 복조기의 데이터 축적기 뒤에 위치하여 그 데이터 및 파일럿 축적기(accumulators)로부터 출력되는 신호로부터 상관기 처리형 복원 파일럿 신호의 쌍을 감산하는 한 쌍의 감산기이다.

본 발명의 다른 실시예에 따라, 파일럿 신호 소거는 사전결정된 레벨을 초과하는 검출된 경로 신호 레벨에 응답하여 스위치 온 및 오프될 수 있다.

도 1은 본 발명의 동작을 설명하기에 유용한 전형적인 CDMA 통신 링크의 송신기를 도시한 도면.

도 2는 이동국에서 사용가능한 예시적인 CDMA 수신기의 간략화된 블럭도.

도 3은 예시적인 CDMA 수신기의 간략화된 블럭도.

도 4는 코히어런트 CDMA 수신기를 위한 종래의 RAKE 핑거 아키텍처를 도시한 도면.

도 5는 파일럿 온 타임 및 데이터 1 온 타임 복합 상관기의 기본적인 복조기 구조를 도시한 도면.

도 6은 2 핑거 코히어런트 CDMA 수신기에 적용된, 본 발명의 파일럿 소거 방안의 예시적인 블럭도.

도 7은 본 발명에 따른 사전 복조 소거 방안의 제 1 실시예(검출기 A)를 도시한 도면.

도 8 및 도 9는 도 7의 검출기 A에 대한 타이밍도를 도시한 것으로서, 심볼 타이밍에 대해 파일럿 복원을 위한 채널 평가를 얻는 방법을 도시한 도면.

도 10은 버퍼링을 하지 않으면서, 재귀적 사전 소거를 이용하는 검출기 B를 도시한 도면.

도 11은 도 10의 검출기 B에 대한 타이밍도.

도 12는 버퍼링을 하면서, 재귀적 사전 소거를 이용하는 검출기 C를 도시한 도면.

도 13a는 본 발명에 따른 사전 소거 방안의 간략화된 예를 도시한 도면.

도 13b는 본 발명에 따른 후 소거 방안의 간략화된 예를 도시한 도면.

도 14는 후 소거를 이용하는 검출기 D를 도시한 도면.

도 15는 도 14의 검출기 D에 대한 타이밍도.

도 16은 복수 단계의 후 소거를 이용하는 검출기 E를 도시한 도면.

도 17은 3 핑거 코히어런트 CDMA 수신기에 적용된, (검출기 B에 따른) 본 발명의 파일럿 소거 방안의 예시적인 블럭도.

도 18 내지 도 20은 펄스 정형 복원 저역 통과 필터(RLP)에 대한 필요성을 도시한 도면.

도 21은 RLP의 FIR 구현을 도시한 도면.

도 22는 본 발명에 따른, 스위치가능한 파일럿 간섭 소거를 포함하는 예시적인 2 핑거 코히어런트 CDMA 수신기를 도시한 도면.

도 23은 스위치가능한 파일럿 간섭 소거를 포함하는 예시적인 3 핑거 코히어런트 CDMA 수신기를 도시한 도면.

도면의 주요 부분에 대한 부호의 설명

102 : 가산기 104, 105 : 코더

106, 107, 204, 205 : FIR 필터 108, 109, 202, 203 : 변조기

110 : 조합기 111, 201 : 안테나

204, 205 : LPF 208 : CDMA 레이크 수신기

209 : 디지털 신호 처리기 301, 302 : A/D 회로

303 : 제어 논리 회로 304 : RSSI 블럭

305, 306, 307, 308 : 핑거 유닛 402, 403, 404 : 복합 상관기

405 : I/Q PN 발생기 406 : 월시 함수 발생기

407 : 제어 회로 408 : 슬루 제어 논리 회로

501, 501', 601, 602 : 온 타임 선택기

502 : 복합 공액 회로 503, 509 : 승산기

504 : 축적기 505 : 채널 평가 알고리즘 블럭

507, 508 : 데이터 상관기 520, 520' : 복조기

603, 604 : 핑거 606, 607 : 파일럿 복원 회로

608, 609, 711, 711', 1210, 1300, 1301, 1302 : 가산기

700, 700', 1410, 1410' : 파일럿 검출기

701, 701' : RLP 블럭 702, 702' : 지연 버퍼

703, 703' : 버퍼

706, 707, 708, 706', 707', 708' : 정렬 버퍼

1001, 1001' : 채널 평가 1010, 1010' : 재귀적 루프 블럭

1303, 1304 : 축적기

1401, 1401', 1601, 1601' : CAL 회로

1402, 1402', 1403, 1403', 1602, 1602' : 승산기

1410, 1410' : 파일럿 검출기 1420 : 가산기 회로

2201, 2202 : 스위치 2203, 2301 : 결정 유닛

2305, 2307 : 가산기

도 1은 IS-95를 위해 주어진 값을 포함하는, 동기식 파일럿 코드 보조형(synchronous pilot code aided) CDMA 통신 링크를 위한 송신기를 도시하고 있다. 도 1의 예에 도시된 바와 같이, 율(rate) R_b(비트율(bit-rate), 심볼율(symbol-rate))에서 사용자 j 및 k로부터의 데이터 신호는 코드 확산기(code spreader), 예를 들면, 101j 및 101k에 접속되며, 여기서는, 각 사용자의 확산 시퀀스(spreading sequence)로서 길이 g(g=64)의 서로 다른 직교 월시 코드(orthogonal Walsh codes)가 사용된다. 코드 확산기 101j 및 101k의 출력은 가산기(102)에서 파일럿 신호와 함께 조합되어, 월시 확산 기저 대역 신호(Walsh-spread baseband signal)를 형성한다. 동시에 이용될 수 있는 데이터 채널은 (제어 채널을 포함하여) 기껏해야 g-1 개 이다(1 개의 채널은 파일럿 신호가 차지함).

예시적으로, 율 R_c에서의 월시 확산 기저 대역 신호는 코더(coders)(104 및 105)에서 다른 PN 코드 확산 시퀀스(PN-code spreading sequence)(또한, 쇼트 코드 시퀀스(short code sequence) 또는 파일럿 코드 시퀀스라고 지칭됨)와 곱해진다.

이러한 확산(월시 및 쇼트 코드 확산)은 넓은 주파수 스펙트럼상에서 데이터 신호의 대역폭을 확장시킨다. 결과적인 칩율 신호(chip-rate signal)는 원래의 심볼율 신호보다 배 더 넓은 대역폭을 차지한다. 예시적으로, 확산 시퀀스는 I 및 Q 채널(QPSK 확산)과는 다른, 주기적인 이진 PN 시퀀스(periodic binary PN-sequence)(PN : Pseudo Noise)일 수 있다. 또한, 확산 시퀀스는 칩 시퀀스(chip sequence)라고 지칭되므로, 확산 이후의 처리율은 칩율(chip-rate) R_c라고 지칭된다.

변조되지 않은 파일럿 코드(월시 코드 0, 항상 +1 및 그 데이터는 항상 +1)는 수신기에서 데이터 채널의 코히어런트 복조를 위한 위상 참조(phase reference)로서 데이터 신호에 포함된다. 이것은 동기식 CDMA 링크이기 때문에, 모든 사용자를 위해 하나의 파일럿 채널이면 충분하다.

코더(104 및 105)로부터의 출력은 FIR 필터(106 및 107)에 의해 각각 필터 처리된다. 그 후, 필터(106 및 107)의 출력은 무선 반송 주파수 신호(radio carrier frequency signals) cos(w_ct) 및 sin(w_ct)를 이용하여 변조기(108 및 109)에 의해 업 컨버트(up-convert)된다. 변조기(108 및 109)의 출력은 무선 주파수 신호이며, 이것은 조합기(combiner)(110)에서 조합된 후, 안테나(111)를 통해 공기중에서 이동 사용자국(mobile user stations)으로 송신된다.

무선 주파수 QPSK/CDMA 신호는 함께 더해진 모든 채널(데이터 채널, 파일럿 채널)을 포함한다. 율 R_b에서의 기저 대역내의 1 비트(또한, 심볼로서 지칭됨)는 채널상의 율 R_c에서 g 개의 '칩'으로 구성된다.

예시적으로, IS-95형 송신기에 대한 파라미터는 다음과 같다.

R_b=19.2kbps(kilobit per second), R_c=1.2288Mcps(megachip per second)이므로 g=64이다.

도 2는 이동국에서 사용가능한 예시적인 CDMA 수신기의 간략화된 블럭도를 도시하고 있다. 안테나(201)를 통해 수신된 무선 주파수 신호는 무선 주파수 신호 cos(w_ct) 및 sin(w_ct)를 이용하여 변조기(202 및 203)에 의해 각각 다운 컨버트(down-convert)된다. 다운 컨버터(202 및 203)로부터의 출력은 앨리어싱 방지(anti-aliasing) LPF(Low Pass Filter)(204 및 205)에 의해 각각 필터 처리되어 결과적으로 기저 대역 I 및 Q 신호를 생성한다. 그 후, I 및 Q 신호는 더 복호화되어, 디지털 신호 처리기(DSP)(209)의 제어하에 동작하는 CDMA 레이크 수신기(208)에 의해 수렴(despread)된 후, 출력 데이터 신호(210)가 생성된다. DSP는 서로 다른 핑거(finger)에 의해 수신된 각각의 데이터 신호의 가중된 평균(weighted average)을 형성하며, 각각의 핑거는 서로 다른 복수 경로 성분을 추적(track)한다.

파일럿 간섭 소거를 갖는 본 발명의 CDMA 복조기의 실시예를 기술하기 전에, 우선, 종래의 CDMA 레이크 수신기의 동작을 다시 살펴보자. 레이크 수신기는 다른 사용자들 때문에 발생하는 간섭이 없는 경우, 복수 경로의 환경에서 신호를 수신하는 최적의 메카니즘이다. 본 발명의 CDMA 시스템에서는, 다른 사용자들 때문에 간섭이 발생될 것이다. 그러나, 소망하는 신호와 간섭 신호 사이의 교차적인 상관 관계(cross-correlations)는 일반적으로 매우 낮기 때문에, 레이크 수신기는 매우 양호한(그러나, 최적은 아닌) 성능을 제공한다.

다음과 같은 참조 문헌에 레이크 수신기의 예시적인 예가 기술되어 있다.

1) A Communication Technique for Multipath Channels by R. Price and P. E. Green Jr.; Proceedings IRE, Vol. 46, Pages 555-570, March, 1958.

2) Introduction to Spread Spectrum Anti-multipath Technique and Their Applications to Urban Digital Radio by G. L. Turin; Proceedings IEEE, Vol. 68, No. 3, Pages 328-353, March, 1980.

3) Digital Communications by J. G. Proakis; McGraw-Hill, 1989.

도 3은 CDMA 시스템에서 전형적으로 사용되는 종래의 레이크 수신기의 예시적인 블럭도이다. 레이크 수신기는 CDMA 시스템의 순방향 및 역방향 링크(forward aand reverse links) 모두에 사용되어 복수 경로 환경의 서로 다른 경로를 통해 도달하는 수신 신호에서의 고유의 시간 차이(inherent time diversity)의 이점을 취한다.

아날로그 I 신호(I) 및 Q 신호(Q)는 A/D 회로(301 및 302)에 의해 디지털 신호로 각각 변환된다. 제어 논리 회로(control logic circuit)(303)는 CDMA 수신기를 위한 공통 타이밍(common timing) 및 제어 기능(control functions) 뿐만아니라, 디지털 신호 처리기(DSP) 인터페이스 및 제어를 제공한다. 제어 논리 회로(303)는 DSP로부터의 DSP 버스상에서 수신된 신호의 제어하에 동작한다(도시하지 않음). RSSI(Received Signal Strength Indicator) 블럭(304)은 여러 신호 경로상에서 수신된 I 및 Q 신호의 전체 수신 신호 전력을 계산한다.

레이크 수신기에는, 몇 개의(전형적으로 4 개의) 거의 동일한 핑거 유닛(305 내지 308)이 있다. 각각의 핑거 유닛(305 내지 308)은 복수 경로 환경의 서로 다른 공중 경로상에서 도달하는 수신 신호를 복조하는데 사용된다. 이들 핑거 유닛(305 내지 308)은 그들이 서로 다른 시간 지연, 감쇠(attenuation) 및 위상 특성을 갖는다는 것을 제외하고는 실질적으로 동일하다. 핑거 유닛(308)은 (도 1에 도시된 월시 신호 파일럿을 검출하기 위해 코히어런트 수신기에서 사용하기 위해) 고속의 파일럿 탐색기(high-speed pilot searcher)로서 사용될 수 있도록 소수의 추가적인 논리를 더 포함한다.

파일럿 탐색기 핑거(308)는 입력되는 신호와 파일럿 PN 시퀀스의 계속적인 상호 관계를 통해 입력 신호를 검사한다. 파일럿 탐색기 핑거(308)는 서로 다른 기지국 및 복수 경로 성분을 검출하고, 각각의 PN 오프세트(offset)를 복조기 핑거(305 내지 307)에 전달한다.

각각의 변조기 핑거는 수신되는 복수 경로 왜곡 신호(multipath-distorted signal)의 특정 경로의 코히어런트 복조를 수행한다.

도 4는 IS-95 순방향 링크에서 사용되는 코히어런트 CDMA 수신기를 위한 레이크 핑거의 전형적인 실시예를 도시하고 있다. 코히어런트 CDMA 수신기에서 기본적인 IS-95 레이크 핑거는 3 개의 복합 상관기(complex correlators)를 갖는데, 하나는 파일럿 온 타임(pilot on-time)(402)을 검출하기 위한 것이고, 하나는 파일럿 초기/후기(pilot early/late)(403)를 검출하기 위한 것이며, 하나는 (함께 타이밍 신호를 복원하는) 데이터 온 타임(404)을 위한 것이다. 이러한 구성에서는 데이터 복합 상관기(404)에 의해 단일의 월시 채널상에서 데이터의 복호화 및 수렴이 가능하다. 그 후, 상관기(402 내지 404)의 데이터 출력은 DSP 버스상에서 DSP 유닛으로 출력된다(도시되지 않음).

I/Q PN 발생기(405)는 상관기(402 내지 404)에 입력 코드를 제공한다. 월시 함수 발생기(Walsh function generator)(406)는 데이터 상관기(404)에 월시 코드를 제공한다. 제어 회로(407) 및 슬루 제어 논리 회로(slew control logic)(408)는 레이크 핑거의 동작을 위한 제어 신호를 제공하고, 또한, DSP 버스에 인터페이스를 제공한다.

이하의 기술 내용에서는, 다음과 같이 정의되는 기존의 변수명이 사용된다.

T_c

초 단위의 칩 지속 기간(Chip-Duration in seconds).

칩율, IS-95: 1.2288Mcps.

비트율(= 심볼율), IS-95: 19.2kbps.

N_c

심볼(비트)당 칩의 수, IS-95: 64.

A

파일럿 이득(단일의 사용자 진폭과 비교됨).

ρ

각각의 I 및 Q 채널에 대해 1 칩 간격(오버 샘플링 계수(over sampling factor)) 동안 취해진 샘플의 수.

주요 경로 성분에 대한 l 번째 복수 경로 성분의 지연이고, 정수부로서

△_l

(칩에서의 지연)을, 일부로서

δ_l

(칩의 부분에서의 지연)을 가지며, △ 및 δ는 δ=0...ρ-를 갖는 정수값임.

τ_l=ρ△_l+δ_l

서브칩(sub-chips)에서의 경로 0에 대한 지연; 1 개의 칩은 ρ 개의 서브칩으로 구성됨(

τ₀

= 0으로 가정).

L

복수 경로 성분의 수; 지수 l = 0...L-

r_(l) ⁽ⁿ⁾

다른 복수 경로 성분으로부터의 잡음을 포함하는, 복수 경로 성분 l에 대한 n 번째 심볼의 수신 신호 벡터(각각의 벡터 성분은 복소수임).

p_(l) ⁽ⁿ⁾

복수 경로 성분 l에 대한 n 번째 심볼의 의사 랜덤 쇼트 코드(pseudo-random short code)(또한, 쇼트 코드, 파일럿 코드라고 지칭됨).

s_k(l) ⁽ⁿ⁾

복수 경로 성분 l에 대한 n 번째 심볼의 심볼 기호 코드(symbol signature code)(월시 코드)이며, 벡터 성분은 실수임.

복수 경로 성분 l에 대한 n 번째 심볼로부터 취득한 복합 채널 평가(complex channel estimate)(이것은 벡터가 아님).

복수 경로 성분 l에 대해 이용가능한 채널 평가의 세트.

보다 신뢰할 수 있는 채널 평가를 얻기 위해 채널 평가시 수행된 함수(예를 들면, 평균화(averaging), FIR-LP 필터링); 계산에 이용될 수 있는 가장 최근의 평가는 심볼 n의 평가임.

y_(l) ⁽ⁿ⁾

복수 경로 성분 l에 대한 n 번째 심볼의 복조기 출력.

r^I,Q[i]=r[i

서브칩율(sub-chip rate)

ρR_c

에서 전체 복합 ρ 배 오버샘플된 복합 신호.

수신 신호 벡터,

ρR_c

.

기존의 수신기

도 5를 참조하면, 파일럿 온 타임 및 데이터 1 온 타임 복합 상관기(각각 도 4의 (402 및 404))의 기본적인 복조기 구조를 복수 경로 성분 0에 대한 복합 신호 처리 블럭도로서 기술한다. 소자(501 내지 504)는 파일럿 온 타임 상관기(402) 기능을 제공하고, 소자(501 내지 503, 507, 508)는 데이터 1 온 타임 상관기(404) 기능을 제공한다. 도 5에는 보다 간단한 개략도 및 분석을 위해 복합적인 그래픽 기호가 사용되었다. 도시한 바와 같이, 입력 신호

r[i]=r^I[i]+r^Q[i

이다(즉, 도 4의 I 및 Q 입력).

예시적으로, 입력되는 신호 r[i]는 칩 심볼당 ρ 개의 샘플을 갖는 (다운 컨버전된 후의) 오버샘플된 복합 QPSK DS/CDMA 기저 대역 신호이다. 온 타임 선택기(on-time selector)(501)는 그 이후의 처리를 위해 칩당 ρ 개의 샘플로부터 하나를 선택한다. 승산기(multiplier)(503)에서 신호 r₍₀₎[i]와 복합 공액 회로(complex conjugate circuit)(502)로부터 수신된 적절하게 정렬된 쇼트 코드 PN 시퀀스

p_(l) ⁽ⁿ⁾

을 곱함으로써 파일럿 수렴이 수행된다. 승산기(503)로부터의 결과 신호로부터, 상부 축적기 분기(branch)(하나의 심볼상에서의 축적)로부터 채널 평가(channel estimate) 이 취득된다. '채널 평가 상관기(channel estimation correlator)'라고 지칭되는 상부 분기는 축적기(504), 선택적으로는 채널 평가 알고리즘 블럭(CAL)(505) 및 복합 공액 회로(506)를 포함한다. 특정한 복수 경로에 대한 채널 계수는 심볼로부터 심볼까지 크게 변하지 않을 수도 있기 때문에, 현재의 심볼에 대한 채널 계수 평가는 모든 이용가능한 채널 평가 및 축적기(504)로부터의 현재의 출력의 가중된 평균을 생성하는 CAL(505)에 의해 향상될 수 있다. 기호 코드

s_k(l) ⁽ⁿ⁾

(사용자 k에 대한 월시 코드)를 제거하면, 하부 분기 또는 '데이터 상관기'(507 및 508)는 이진 정보를 복원하며, 이진 정보를 승산기(509)에서 상부 분기로부터의 복합 공액 채널 평가(채널 가중)와 곱함으로써 신호 공간(위상/감쇠 상관 관계)에서 정렬된다. 블럭(510)은 승산기(509)로부터의 복합 신호의 실수부를 취하여, 그것을 도 6의 디지털 신호 처리기(DSP)(605)로서 예시적으로 도시된 수신기(비터비 복호화기(Viterbi decoder), 슬라이서(slicer) 또는 복수 경로 조합기)의 복호화부로 출력한다.

CAL 블럭(505)에 대해서는, 심볼율에서 채널 평가 이 취해진다는 것을 알아야 한다. (채널 평가는 파일럿 채널과의 상관 관계에 의해 취득되기 때문에, 파일럿 채널 크기를 포함한다는 것이 중요하다.) (채널 평가 계산 알고리즘에 포함될 수 있는 가장 최근의 이용가능한 채널 평가로서의 n을 갖는) 마지막 N_a채널 평가의 가중된 합 ―예를 들면, 저역 통과 FIR 필터링―의 몇 가지 종류를 취하여 보다 신뢰할 수 있는 채널 평가를 얻는 것이 일반적이다. 채널 파라미터는 평균화(또는, 선형 보간(linear interpolation)도 가능함) 동안 거의 일정하게 유지되어야 하기 때문에, CAL 알고리즘의 이득은 페이딩(fading) 및 VCXO 오프세트(VCXO-offset)와 같은 채널 특성에 의해 확실하게 제한된다. CAL의 복잡도 증가를 고려한다면, 하나의 심볼상에서의 채널 평가 시간의 대부분은 충분하다. 그러나, 이하 기술된 바와 같이, 본 발명의 파일럿 소거 방안은 임의의 채널 평가 알고리즘에 한정되지 않는다.

이하 기술된 설계의 경우, 파일럿 복원을 위해 사용된 CAL에 어느 채널 평가(가장 최근의 것?)가 포함될 수 있고, 복조의 어느 부분들이 소거의 이점을 취하는가를 구별하는 것만이 중요하다. 복조는 항상 가장 최근의 채널 평가에 대한 정보만을 갖고 있으며, 파일럿 복원은 필요하지 않다.

축적기 블럭에 대해서는, 그 출력에 저장 또는 유지 소자(hold element)를 갖는 것으로 가정한다는 것을 알아야 한다. 그것은 각각의 심볼 클럭 주기의 새로운 결과로 갱신될 때까지 가장 최근의 축적 결과를 유지한다.

도 4의 기존의 수신기를 기초로하여, 사전 복조 및 후 복조 소거 구조 모두에 대한 본 발명의 소거 방안의 대안인 몇 가지 다른 구현을 제시한다. 본 발명의 구조는 소자 또는 블럭(503 내지 510)을 포함하는 복조 유닛(520)을 이용한다.

도면을 간략화하기 위해, 예시적으로 2 경로 신호에 초점을 맞추었으며, 따라서, 2 개의 복조기 핑거인, 핑거 0 및 핑거 1이면 충분하다. 복수 경로/핑거로 확장하는 것은 간단한 일이다.

사전 복조 소거 방안

사전 복조 소거 방안에서, 칩 샘플상에서 파일럿 간섭 소거(감산)가 행해진다.

도 6을 참조하면, 본 발명의 파일럿 간섭 소거(Pilot Interference Cancellation; PIC) 방안이 개략적으로 도시되어 있다. 예시적으로, 도 6에 도시된 본 발명의 수신기의 예에서는 단지 두 개의 경로(601 및 602)상에서 신호를 수신하므로, 전형적으로 세 개 이상인 수신기의 핑거들(도 3 참조) 중 단지 두 개만을 이용한다. 핑거(603 및 604)는 전술한 방법으로 서로 다른 경로 신호(601 및 602)를 각각 복조한다. 본 발명의 예의 수신기는 복합 신호 r⁽ⁿ⁾을 수신하며, 이 신호가 경로 0 및 경로 1로부터의 두 개의 신호를 포함한다는 것을 알지 못한다. 이들 경로 0 및 1의 신호는 감쇠 α, 위상 φ 및 경로 지연 τ가 다르다. 파일럿 신호는 수신된 경로 신호의 전력의 대략 20%를 나타내므로, 경로 1의 파일럿 신호가 경로 0의 수신 신호로부터 제거된다면, 그리고 그 반대로 된다면, 수신기는 보다 정확하게 복조할 수 있다는 것을 알 수 있다.

이러한 개념으로 각각의 핑거(603 및 604)를 변형하여, 파일럿 복원 회로(606 및 607)를 각각 더 포함하도록 하였으며, 경로0(601) 및 경로 1(602)로부터의 각각의 파일럿 신호를 복원한다. 경로 0의 수신 신호 r⁽ⁿ⁾인 r⁽⁰⁾은 온 타임 선택기 회로(on-time selector circuit; OTS)(611)에 의해 먼저 처리된 후, 핑거(603)에 의해 변형된다. 경로 1의 수신 신호 r⁽ⁿ⁾인 r⁽¹⁾은 온 타임 선택기 회로(OTS)(612)에 의해 먼저 처리된 후, 핑거(604)에 의해 변형된다.

파일럿 복원 회로(606 및 607)는 평가된 감쇠 α, 위상 φ 및 경로 지연 τ를 갖는 파일럿 신호를 복원한다. 도시된 바와 같이, 경로 0으로부터 복원된 파일럿 신호는 가산기 회로(609)에서 경로 1 신호로부터 감산(또는 소거)된다. 본 발명의 사전 소거 방안에서, 파일럿 간섭 소거(감산)는 칩 샘플상에서 복조 이전에 수행된다.

마찬가지로, 경로 1로부터 복원된 파일럿 신호는 가산기(608)에서 경로 0 신호로부터 감산된다. 결과적인 경로 0 및 경로 1 신호에서 경로 1 및 경로 0의 파일럿 신호가 각각 감산된 후, 핑거 0 및 핑거 1에서 보다 정확한 복조가 각각 수행된다. 전술한 방법에서, 핑거 0 및 핑거 1로부터의 출력 신호는 DSP(605)에서 예시적으로 구현된 비트 결정(bit decision) 또는 비터비 복호화기에서 더 처리된다.

A. 버퍼를 구비한 파일럿 소거(검출기 A)

도 7을 참조하면, 파일럿 소거를 위한 가장 최근의 채널 평가를 얻기 위해 하나의 심볼 버퍼(symbol buffer)를 사용한 2 핑거 사전 소거 구성의 상세한 구현이 도시되어 있다. 본 발명에 따라, 파일럿을 복원하기 위해 현재 심볼의 채널 평가를 이용하고, 복조 이전에 그것을 소거하기 위해 데이터가 버퍼되어야 한다. 그 처리는 다음과 같이 3 단계로 수행된다.

1. 각각의 핑거 l의 경우, 수신된 신호로부터 l 번째 복수 경로 성분에 대한 채널 평가를 취득하고, 이 평가를 이용하여 파일럿을 복원한다.

2. L 개의 버퍼된 수신 신호 각각을 위해, 복원된 파일럿을 이용하여 다른 L-1 복수 경로 신호에 의해 발생된 파일럿 간섭을 소거한다.

3. 결과 신호를 복조한다.

도 7은 이러한 절차에 따라 동작하는 구조를 도시하고 있다. 이하의 기술된 내용에서, 프라임 부호로 표시된 블럭은 프라임 부호로 표시되지 않은 블럭과 동일한 방법으로 동작한다. 도시된 바와 같이, 블럭(501' 내지 505', 509' 및 520')은 도 5에서 전술한 블럭(501 내지 505, 509 및 520)과 동일하게 동작한다. 블럭(700 및 700')은 ((705 및 705')에 의해) 정규화되는 ((504 및 505) 및 (504' 및 505')을 이용하여 취득한) 채널 평가를 이용하는 분리된 파일럿 검출기이다. RLP 블럭(701 및 701')(복원 저역 필터(Reconstruction Low-Pass Filter))를 각각 이용하여 파일럿 검출기(700 및 700')에 대한 펄스 정형(pulse-shaping)이 고려된다. 지연이 칩 지속 기간의 복수배(multiples)가 아닌 경우, RLP(701 및 701')가 필요하다. 펄스 정형을 고려하지 않으면, 비트 에러율(Bit Error Rate; BER)이 증가함을 알아야 한다. RLP의 구현은 이하에 기술된다.

심볼 버퍼(703, 704 및 703', 704')는 파일럿 검출기(701 및 701')가 파일럿 신호를 복원하는 동안 심볼 데이터가 버퍼되도록 할 수 있다.

하나의 분기에서 RLP에 의해 도입된 지연을 보상하기 위해, 다른 분기에 소형의 RLP 지연 버퍼 z^-D(칩 샘플에서 RLP 지연 으로서의 D를 가지며, N은 RLP 필터의 탭의 수임)가 추가되어야 한다. 따라서, 지연 z^-D(702 및 702')는 RLP(701 및 701')를 각각 보상한다.

선택적으로, (심볼당 전체 칩의 수와 비교했을 때 작은) 몇 몇 칩의 범위에서 지연 오프세트를 위해 지연(706 내지 708 및 706' 내지 708')으로서 도시된 정렬 버퍼(alignment buffer)의 영향을 고려할 수 있다. 실제 구현시 모든 핑거 출력의 조합은 심볼율에서 수행되므로 이러한 영향은 무시할 수 있다고 판단된다. 따라서, 정렬 버퍼(706 내지 708 및 707' 내지 708')는 필요하지 않다. 이것을 고려하면, 칩 샘플 레벨에서 정렬 버퍼를 위한 하드웨어는 요구되지 않는다. 따라서, 이것은 이후에 개시된 실시예에서 다룬다.

경로의 파일럿 신호는 파일럿 검출기(700)에서 복원되어, 가산기(711')에 인가된 후, 복조기(520')에 의한 복조 이전에 경로 1 신호로부터 감산된다. 파일럿 검출기(700)의 RLP 블럭(701)으로부터의 비 펄스 정형(non-pulse-shaped)(단지 지연됨. RLP에 대한 문장을 참조) 출력은 지연되고, 공액으로 되어, 승산기(503)에 대한 입력으로서 사용된다. 마찬가지로, 파일럿 검출기(701')에서 복원된 경로 1의 파일럿 신호는 가산기(711)에 인가된 후, 복조기(520)에 의한 복조 이전에 경로 0 신호로부터 감산된다. 그리고, 파일럿 검출기(700')의 RLP 블럭(701')으로부터의 비 펄스 정형 출력은 지연되고, 공액으로 되어, 승산기(503)에 대한 입력으로서 사용된다.

다른 실시예에 따라, 파일럿 복원을 위해 사용된 ((700 및 700')에서 취득한) 채널 평가를 (복조기(520 및 520')에 의한) 복조 처리에 사용하도록 검출기 A를 변형한다. 이러한 구성에서는, 핑거당 두 개의 위상 평가 축적기 및 CAL 블럭이 필요하지 않다. 그러나, 이렇게 함으로써, 파일럿 소거로부터 데이터 상관기만이 혜택을 받을 것이며, 따라서, 이러한 구성은 약한 BER 성능을 가질 것이다. 이하에 기술된 본 발명의 검출기 C를 위해 거의 동일한 약간의 변형도 가능하다.

도 8 및 도 9를 참조하면, 도 7의 검출기 A의 타이밍 특성이 도시되어 있다. 도 8의 타이밍도는 심볼 타이밍에 대해, 파일럿 복원을 위한 채널 평가를 취득하는 방법이 도시되어 있다. 심볼 버퍼(예를 들면, (703))는 심볼 n으로부터 취득한 채널 평가(가장 최근의 채널 평가를 이용할 수 있음)로 심볼 n에 대한 파일럿 소거가 로 수행되는 것을 보장한다. 정렬 버퍼(예를 들면, (706))는 복조 처리의 시작시 파일럿 소거를 위한 새로운 채널 평가를 이용할 수 있도록 보장한다.

도 9는 파일럿 복원을 위한 채널 평가가 정렬 버퍼를 이용하지 않는 타이밍도를 도시하고 있다. 지연 오프세트 τ₁이 몇 몇 칩들의 치수내에 있는 경우, 정렬 버퍼가 없는 경우의 성능 저하는 무시할 수 있다(τ₀=0이라고 가정).

성능 - 검출기 A

레일리 페이딩(Rayleigh-fading) 환경에서, 검출기 A는 채널 특성이 심볼로부터 심볼까지 크게 변하는 경우 BER상에 긍정적인 효과를 갖는 파일럿 복원을 위해 이용가능한 가장 최근의 채널 평가를 갖는다는 이점이 있다.

그러나, AWGN 채널에서는 심볼로부터 심볼까지 채널 특성이 변하지 않기 때문에 (검출기 B에 대해서는) 향상되는 점이 없다.

파일럿 신호를 복원하기 위한 채널 평가는 소거 단계를 겪지 않은 신호로부터 취득하며, 이와 관련하여 이하 기술된 바와 같은 재귀적 구조(recursive structure)는, 이미 소거 단계를 겪어, 잡음의 영향을 덜 받는 데이터로부터 채널 평가를 취하기 때문에 몇 가지 이점이 있다.

실제로, 칩 샘플은 4 비트 해상도를 갖는다(I 및 Q 샘플). 따라서, 전체 파일럿 복원 처리는 낮은 비트 해상도로 행해질 수 있다(RLP: 4 비트, 칩율에서의 곱셈: 4 비트). 펄스 정형을 고려하지 않으면, 칩율에서의 곱셈 조차도 필요하지 않다. 칩율 곱셈을 제거하는 다른 방법은 이하 기술된 후 복조 방안에서 기술된다.

B 버퍼가 없는 재귀적 구조(검출기 B)

도 10은 이전의 채널 평가와 작용하지 않는 재귀적 사전 소거를 이용하는 수신기를 도시하고 있다. 이러한 구조에서는 버퍼링이 필요하지 않으므로, 구현하기에 가장 매력적이다. 추가적인 하드웨어적 노력이 최소화된다. 이전 심볼 n-1의 복조에 사용되는, 복조기(520(핑거 0) 및 520'(핑거 1))로부터의 채널 평가(1001 및 1001')는 파일럿 신호의 복원 및 핑거 0 및 핑거 1의 다음 심볼 n의 소거를 위해 각각 재사용된다. 회로(1010 및 1010')에서 파일럿 복원이 행해진다. 감산기(711, 711')에서는 소거가 수행된다. 검출기 B의 나머지 블럭은 이전 도면들의 동일 번호의 블럭과 동일한 방법으로 동작한다.

도 11은 파일럿 복원을 위한 채널 평가 타이밍을 나타내는, 검출기 B에 대한 타이밍도를 도시하고 있다. 심볼 n에 대한 파일럿 소거는 심볼 n-1의 데이터로부터 취득한 채널 평가와 동작함을 볼 수 있다(일부는 심볼 n, n-2의 평가와 동작함).

성능 - 검출기 B

이 구조는 소거를 위해 가장 최근의 채널 평가를 이용할 수 없다는 단점이 있으며, 이것은 고속 페이딩 환경에서 성능을 저하시킨다.

그러나, 재귀적 루프는 좋은 부수적 효과를 제공한다―여기서는 반드시 제공함―. 이제, 이전에 파일럿 소거 단계를 겪은 데이터로부터 파일럿 신호를 복원하는데 사용된 채널 평가를 취득한다.

C. 버퍼를 구비한 재귀적 구조(검출기 C)

도 12는 위에서 도입된 두 개의 아이디어의 조합을 도시하고 있다. 첫째, ((700 및 700')에 의한) 파일럿 복원을 위해 CAL에서 이용할 수 있는 가장 최근의 채널 평가를 갖기 위해 버퍼(즉, (703 및 703'))를 이용한다. 둘째, 파일럿 복원의 채널 평가가 이전의 파일럿 소거로부터 혜택을 받도록, 재귀적 루프(즉, (1010 및 1010'))를 이용한다. 도시된 바와 같이, 재귀적 루프 블럭(1010')은 (가산기(1210)를 이용하여) 경로 1로부터의 검출된 파일럿 신호를 경로 0의 파일럿 검출기(700)에 입력되는 신호로부터 감산되도록 할 수 있다. 마찬가지로, 재귀적 루프 블럭(1010)은 (가산기(1210')를 이용하여) 경로 0으로부터의 검출된 파일럿 신호를 경로 1의 파일럿 검출기(700')에 입력되는 신호로부터 감산되도록 할 수 있다. 또한, 검출기 C의 나머지 블럭들은 이전 도면들의 동일 번호의 블럭과 동일한 방법으로 동작한다.

파일럿 복원을 위해 채널 평가를 이용하는 검출기 C에 대한 타이밍도(도시되지 않음)는 파일럿 복원을 위해 잠재적으로 더 좋은 채널 평가를 제공하는 추가적인 소거가 있다는 것을 제외하고는 검출기 A의 타이밍도와 유사하다.

성능 - 검출기 C

검출기 C는 파일럿 복원을 위해 이용가능한 가장 최근의 채널 평가와 이전의 소거로부터 혜택을 받는 데이터로부터 취득한 파일럿 복원을 위한 채널 평가 두 개를 조합한다. 그러나, 검출기 B에서의 성능 이득은 추가적인 하드웨어 복잡도(심볼 버퍼, RLP와의 제 2 파일럿 복원 처리 및 칩율에서의 곱셈이 필요함)를 정당화하기에 충분하지 않을 수 있다.

후 축적 소거 방안

이들 후 소거 방안에서, 파일럿 소거(감산)는 심볼율 R_b에서 수행된다. 후 소거를 하는 이유는 칩율 R_c에서의 곱셈을 제거하기 위한 것이다.

A. 후 복조 소거(검출기 D)

사전 소거 방안, 예를 들면, 도 13a에서, 복원된 파일럿 신호 C_(l)[i]는 복조되기 이전에, 칩율에서 (가산기(1300)에서) 수신된 신호 r[i]로부터 소거된다. 도 13b에서 축적기(1303 및 1304) 다음에 소거 단계(가산기(1301 및 1302))가 있어, 심볼율 샘플상에서 소거를 수행한다.

도 14를 참조하면, 온 타임 선택기(501 및 501'), CAL 회로(1401 및 1401'), 복조기(520 및 520'), 파일럿 검출기(1410 및 1410') 및 가산기 회로(1420)를 포함하는 검출기 D가 도시되어 있다. 온 타임 선택기(501 및 501') 및 복조기(520 및 520')의 동작은 전술된 바와 같다.

검출기 D는 심볼율 R_b에서 (복조기(520 및 520') 및 CAL 회로(1401 및 1401')로부터의) 채널 평가에 의해 (파일럿 검출기(1410 및 1410')에서) 분리되어 축적되고 (승산기(1402, 1403 및 1402', 1403')에서) 승산되는 복원된 파일럿 신호를 이용한다. 그 후, 승산기(1402 및 1402')로부터의 결과 파일럿 신호는 가산기(1421 및 1421')에서 복조기(520 및 520')의 트래픽(데이터) 신호에 각각 더해진다. 그 후, 승산기(1403 및 1403')로부터의 결과 파일럿 신호는 가산기(1422 및 1422')에서 복조기(520 및 520')의 채널 평가에 각각 더해진다.

후 소거의 좋은 부수적인 효과는 채널 평가 곱셈은 현재 심볼의 끝까지 지연되기 때문에, 파일럿 복원을 위한 CAL에 가장 최근의 채널 평가를 포함하기 위하여 심볼 버퍼(예를 들면, 도 7의 (703))가 더 이상(심지어 예를 들면, (706)과 같은 정렬 버퍼도) 필요하지 않다는 것이다.

검출기 D의 구조는 도 7에 도시된, 정렬 버퍼를 갖는 검출기 A와 동등하나, 심볼 버퍼 또는 정렬 버퍼는 필요하지 않다.

도 15는 검출기 D에 대한 타이밍도를 도시하고 있다. 도시된 바와 같이, 심볼율 R_b에서 축적기의 결과는 모든 경로가 시간 정렬(time-aligned)(지연 오프세트는 일반적으로 심볼 지속 기간보다 작음)될 때까지 유지되며, 그 후, 가장 최근의 채널 평가로 소거가 수행된다. 심볼율에서의 지연 정렬 제어(delay-alignment control)(축적기 출력이 유지됨)는 도면에 명확하게 도시되지 않았음을 알아야 한다.

검출기 D의 성능은 검출기 A의 성능과 유사하다.

B. 복수 단계의 후 소거(검출기 E)

검출기 D의 후 소거 방안은 그 자신이 이전의 파일럿 소거의 이점을 취하는 채널 평가를 이용하여 파일럿 신호를 소거하지 않는다. 검출기 E의 구조는 도 16에 도시된 바와 같다.

검출기 E는 온 타임 선택기(501 및 501'), CAL 회로(1401 및 1401'), 복조기(520 및 520'), 파일럿 검출기(1410 및 1410'), 가산기 회로(1420) 및 승산기(1402, 1403 및 1402', 1403')를 포함하는 것으로 도시되어 있으며, 그 동작은 전술된 바와 같다. 또한, 검출기 E는 CAL 회로(1601 및 1601')와, 파일럿 검출기(1410 및 1410')의 채널 평가만이 정제되는 제 1 소거 단계를 제공하는 승산기(1602 및 1602')를 포함한다. 그 후, 보다 나은 채널 평가를 이용하여 가산기 회로(1420)에서 실제 소거가 수행된다.

검출기 E의 타이밍도는 도 15에 도시된 검출기 D에 대한 타이밍도와 동일하다.

성능 - 검출기 E

파일럿 복원을 위해 또는 소거 이전에 사용된 모든 채널 평가는 가장 최근의 것이기 때문에, 검출기 E의 성능은 검출기 C의 성능과 유사할 것이다(약간 우수함).

보다 나은 채널 평가를 얻기 위해 소정의 수의 소거 단계를 가질 수 있음은 명백하다. 그러나, 약간 우수한 채널 평가를 가짐으로써 받는 혜택은 크지 아니므로, 송수화기 수신기(도 2 참조)에서 단지 하나는 구현할 가치가 없다.

E. 3 핑거 구조의 예

도 17은 버퍼 없이 이전의 채널 평가와 작용(즉, 도 10의 검출기 B)하는 재귀적 사전 소거를 이용하는 3 핑거(3 경로) 수신기의 예시적인 구성을 도시하고 있다.

두 개의 다른 핑거 1 및 2는 그들의 온 타임 샘플에 대해 서로 다른 타이밍을 가질 수 있으므로, RLP, 예를 들면, (601)은 두 개의 출력을 갖는다. 따라서, 예를 들면, 파일럿 0의 펄스 정형의 복원은 핑거 1 및 2에 대해 서로 다른 두 개의 부분적 지연 오프세트 δ₁, δ₂를 필요로 한다. 핑거 0(경로 0)에서, 두 개의 핑거 1 및 2(경로 1 및 2)로부터의 파일럿은 핑거 0에 입력된 신호로부터 소거된다. 마찬가지로, 핑거 1 및 2는 그들의 입력 신호로부터 소거된 다른 채널의 각각의 파일럿 신호를 갖는다. 이 수신기의 나머지 부분은 도 10의 검출기 B에 대해 전술한 바와 동일하게 동작한다.

복원 저역 통과 필터(RLP)

대부분의 시간에는 T_c(δ_l≠0)의 일부에서의 지연인 복수 경로 성분이 있을 것이다. 그 후, 펄스 정형이 고려된다.

A. 펄스 정형 복원의 필요성

도 18 내지 도 20은 복수 경로 성분의 타이밍 오프세트가 T_c의 복수배가 아닌 경우의 펄스 정형 복원 저역 통과 필터(RLP)의 필요성을 도시하고 있다. 복수 경로 성분 0의 샘플된 파일럿 신호(예를 들면, I 채널)의 일부가 도시되어 있다. 이러한 예에서는, 샘플링 시간 , i는 정수, I/Q 위상 시프트는 없으며, 신호는 온 타임 샘플에서 1로 정규화되는 것으로 더 가정한다.

정규화된 나이퀴스트 펄스 정형(Nyquist pulse shape)을 갖는다.

그리고, 롤 오프 계수(roll-off factor) α_off(IS-95: α_off≒0.); i는 서브칩 샘플 인덱스(sub-chip sample index).

도 18은 서브칩 인덱스를 갖는 신호 P[i]를 갖는 쇼트 코드 시퀀스를 도시하고 있다.

도 19는 4 사이드로브(sidelobes)까지의 나이퀴스트 상승형 코사인 필터(Nyquist-raised cosine filter)의 정규화된 시간 영역 임펄스 응답(normalized time domain impulse response)을 도시하고 있다.

도 20은 복수 경로 0에 대한 펄스 정형된 파일럿의 예를 도시하고 있다. 상기 파일럿 신호는 복수 경로 성분 0에 속할 수 있다. 그 후, 나이퀴스트 펄스 정형 필터가 송신에 사용되었기 때문에(온 타임 샘플에서 인접한 임펄스의 ISI는 없음), 칩율에서의 온 타임 샘플은 (이상적으로) +1 또는 -1이다(정규화됨). (실제로, 송신기에 스퀘어 루트(square root) 나이퀴스트 상승형 필터가 있다. 펄스 정형과 함께 수신기에서의 정형 정합된 필터(또한, 스퀘어 루트 나이퀴스트 상승형 필터)는 수신기의 기저 대역에서 나이퀴스트 상승형 코사인 펄스 정형을 취득한다.

다른 복수 경로 성분(핑거)―예를 들면, 성분 1―으로부터의 파일럿 신호를 소거하기 위해, 각각의 복수 경로 성분 1의 온 타임 샘플에서 파일럿 신호 0의 펄스 정형을 고려해야 한다. 다시 말하자면, 성분 1로부터의 복수 경로 성분 0의 파일럿 신호를 소거하기 위해, 신호 1(RLP 계수

a_j,δ1

)의 온 타임 샘플에서 파일럿 0의 펄스 정형을 복원해야 한다. T_c의 복수배의 지연을 더 이상 가정하지 않기 때문에, 성분 1의 온 타임 샘플은 '사이의(in between)' 어느 곳이 될 수 있으므로(이것은 δ₁≠0을 의미함), 수학식 1에 따라 파일럿 신호 0의 펄스 정형이 중요하다.

복원 저역 통과 필터의 FIR 구현은 매우 간단하다. 한정된 수의 N 탭(N은 짝수)에 의해 수학식 1에서 이산 콘볼루션 합(discrete convolution summation)에 접근한다.

도 21은 복원 저역 통과 필터(RLP)의 FIR 구현을 도시하고 있다. FIR 계수 이므로, 지연 τ = ρ△ + δ의 일부인 δ에 의존한다. δ = 0인 경우 단지 = ; 다른 계수들은 0이 된다. 이것은 T_c의 정수배의 지연인 경우에 참이다. 칩율에서의 펄스 정형 출력은 다음의 수학식과 같다.

칩 샘플 인덱스로서 i를, 쇼트 코드 시퀀스로서 p^I,Q[i]를 갖는다.

RLP를 구현하기 위한 다른 특징들

1. 매우 작은 수의 탭 N(4 또는 심지어 2)은 파일럿 펄스 정형의 충분한 접근에 충분한 것으로 판명된다.

2. 입력되는 PN 시퀀스는 단지 +1, -1로 구성되므로, 승산기들(계수들)은 단순히 전환된다.

3. 펄스 정형 h[i]는 값에 대한 참조표(lookup-table)로서 저장될 수 있다(대칭적임). 따라서, N=4 탭, ρ=8 및 4 비트 값에 대해 표의 크기는 64 비트이다.

4. 또한, 단일의 참조표로서 구현이 가능하다(따라서, 스위치 또는 가산기가 불필요함). 입력되는 PN 시퀀스의 N 이진값을 취하고, 부분적인 지연 δ=0..ρ-1에 따라 출력을 생성한다. 이 표의 크기는 대칭성을 이용함으로써 1/4로 감소될 수 있는 2N·ρ 값이 될 수 있다(그러나, 보다 복잡한 액세스 메카니즘이 필요함). 또한,―N=4 탭, ρ=8 및 4 비트값에 대해―표의 크기는 비대칭적일 경우 512 비트, 대칭적일 경우 128 비트이다. 아마도 3은 구현하기가 쉬울 것이다.

5. FIR 필터에 의해 도입된 칩 레벨에서의 처리 지연 칩이다. 이러한 지연을 보상하기 위해 RLP에 대한 PN 쇼트 코드의 입력은 복조 PN 시퀀스에 비해 D 칩 이전에(PN 주기에서) 수행되어야 한다. 이것은 탭 지연 라인(tapped delay line)의 중간으로부터 복조를 위해 PN 시퀀스를 취함으로써 쉽게 행해진다(도 21의 포인트 X를 참조).

6. 복원시 핑거당 하나 이상의 파일럿 신호가 있는 경우(예를 들면, 복수 경로 성분 1, 2에 대한 서로 다른 두 개의 부분적 지연 오프세트 δ₁, δ₂에서의 복원 파일럿 0), 각각의 지연 오프세트 δ₂에 따라 핑거 0에서 제 2의 RLP가 필요하다. RLP 필터의 탭 지연 라인은 둘다 동일하므로, 단지, 계수

a_j,δ2

의 새로운 세트를 존재하는 RLP

a_j,δ1

에 더하여, 탭 지연 라인을 공유하면 된다. 이것은 복잡도를 감소시킨다.

추가적인 구현

고속 페이딩 환경의 시뮬레이션시, 파일럿 간섭 소거는 파일럿 신호 복원을 위해 사용된 채널 평가가 소정의 전력 임계값을 초과하는 복수 경로 성분으로부터 취득될 경우 수행되어야 한다는 것이 판명되었다. 그렇지 않으면, 불량한 채널 평가를 사용함으로써 파일럿 소거의 BER 이점들을 불필요하게 감소시킬 수 있다.

이와 같은 목적으로, (짧고 깊은 페이드로 인해) 해당 성분의 수신된 신호 전력이 너무 작을 때 각각의 복수 경로 성분에 대해 파일럿 소거를 스위치 오프하는 본 설계의 각각의 핑거에 간단한 스위치를 추가한다. 각각의 복수 경로 성분의 신호 전력은 실제 구현시에 소거된다. 따라서, 스위치 및 임계값 검출기를 제외하고는, 추가적인 하드웨어가 필요하지 않다.

본 발명의 다른 특징에 따라, 스위치는 특정의 파일럿 신호에 대한 파일럿 간섭 소거가 발생되어야 하는지 여부를 제어한다. 이러한 스위치에 대한 결정은 MMSE(minimum mean-squared error) 기준에 따라 최적화되며, 선형 조합기 및 임계값 소자를 이용하여 구현될 수 있다. 그러므로, 간단한 결정 장치를 가지고, 소거를 하기 위한 파일럿의 최적의 세트를 결정하여, 이론적으로 본 발명의 파일럿 간섭 소거 시스템의 성능을 향상시킬 수 있다.

도 22는 향상된 PIC 검출기 또는 결정 유닛(2203)에 의해 제어되는 추가된 스위치 능력(2201, 2202)을 갖는 도 6의 수신기를 도시하고 있다. 을 심볼 간격 n 동안 l 번째 핑거에 대해 소거되는 파일럿의 세트라고 하자. 경로 l에 대한 채널을 평가하는데 파일럿 l이 필요하므로, 이것은 핑거 l로부터 소거될 수 있다. 그러므로, 은 세트 {0, 1,...,j,..., L-1; j≠l}의 서브세트이다. (예를 들어, L=3이면, 가능한 소거 세트의 그룹은 ={1, 2}, ={0, 2} 및 ={0}임.) 결정 유닛(2203)은 다음 부분으로부터 추론된 기준 및 채널 평가 및 을 이용하여 다음 심볼 간격에서 파일럿 소거를 위한 소거 세트 및 을 결정한다. ={0}이면, 상부 스위치는 온이고, 파일럿 0은 을 이용하여 복원되고, 다음 심볼 간격에서 핑거 1에 대한 입력으로부터 소거된다. 그렇지 않고, 이면, 스위치(2201)는 오프되고, 핑거 1에 대해 파일럿 0 신호 소거는 발생되지 않는다. 마찬가지로, ={1}이면, 하부 스위치는 온이고, 파일럿 1은 을 이용하여 복원되고, 다음 심볼 간격에서 핑거 1에 대한 입력으로부터 소거된다. 그렇지 않고, 이면, 스위치(2202)는 오프되고, 핑거 0에 대해 파일럿 1 신호 소거는 발생되지 않는다.

도 23은 L=3인 핑거 레이크 수신기의 구현을 도시하고 있다. 도 23은 본질적으로 결정 유닛(2301) 및 스위치(2302 및 2304)가 추가된 도 17이다. 분리된 복원 저역 통과 필터(RLPF)를 각각 이용하여, 파일럿 l의 L-1 버전을 복원하여, 파일럿을 소거하는 핑거의 복수 경로 지연을 정합시켜야 한다. 예를 들면, 경로 0에 대해 (가산기(2305)를 이용하여) 경로 0 신호로부터 감산되어야 할 경로 1 및 2에 대한 파일럿 신호를 (각각 (1710' 및 1710)에서) 형성한다. 마찬가지로, 파일럿 0 및 1은 (가산기(2307)를 이용하여) 경로 2 신호로부터 감산되며, 파일럿 0 및 2는 (가산기(2306)를 이용하여) 경로 1 신호로부터 감산된다.

스위치 메카니즘의 추론

이제, 파일럿 간섭 소거를 위한 MMSE 스위치 세트를 추론한다. 본 발명의 목적은 레이크 핑거 출력의 합의 평균 제곱 에러(mean-squared error)를 최소화하는 스위치 세트 ,..., 을 결정하는 것이다. 핑거 l의 출력은 스위치 세트 l의 함수이다. 즉, . 따라서, 본 발명의 목적은 다음의 수학식을 평가하는 것이다.

여기서, 이고, 랜덤 확산 코드(random spreading codes), 간섭의 데이터 비트 및 배경 열 잡음(background thermal noise)에 대한 기대값이 취해진다. 수학식 4의 우측 항을 평가하면 다음의 수학식과 같다.

그러므로, 합의 변이는 변이들의 합이며, 수학식 4에서의 본 발명의 원래의 결정 규칙은 다음과 같다.

MMSE 세트 은 다음의 수학식과 같다.

물론, 실제의 채널 파라미터

c_j ⁽ⁿ⁾

은 알려져 있지 않으므로, 결정시에 그 평가 을 이용해야 한다. 그러나, 이와 같이 대체할 경우 그 자신이 에 의존하게 될 것이다. 이러한 상황을 개선하기 위해, 심볼 사이의 채널 변이는 비교적 작다고 가정하면, 결과적으로, 소거 세트를 얻기 위해 대신에 을 이용할 수 있다.

파일럿 j를 소거하는 결정은 단지 대응하는 평가된 채널 전력 및 채널 평가의 변이에만 의존한다. 파일럿 신호 j의 전력이 그 평가의 변이보다 강한 경우,

c_j ⁽ⁿ⁾

을 기초로한 복원된 파일럿 간섭은 핑거 입력으로부터 그것을 제거하면 그 출력 MSE를 감소시키도록 충분히 신뢰할 수 있다. 그렇지 않고, 전력이 너무 약한 경우, 복원된 파일럿 간섭을 제거하면 출력 MSE를 실제로 증가시킬 것이다. j≠l인 경우를 제외하고, 이러한 결정은 핑거 l, 파일럿 간섭 소거를 위한 목표 핑거(target finger)에 의존하지 않는다. 물론, 핑거 l로부터 파일럿 1을 소거하도록 허용되지 않으므로 l은 의 구성원이 아니라는 것을 제외하고, 결과적으로, 세트 은 l의 함수가 아니다. 이러한 예외 사항을 가지고, ... 을 으로 나타낼 수 있다. 전술한 예에서 주어진 소거 세트들, ={1, 2}, ={0, 2} 및 ={0}은 파일럿 1이 핑거 2로부터가 아니라 핑거 0으로부터 소거되기 때문에 수학식 7 또는 수학식 8에 따라 허용되지 않는다. 유효한 소거 세트의 그룹은 ={2}, ={0, 2} 및 ={0}이 될 것이다. 이들 세트들은 ={0, 2}를 이용하여 표현되며, 는 다음의 수학식과 같이 표현될 수 있다.

여기서, N은 확산 계수(IS-95의 경우 N=64), K는 활성 데이터/싱크채널(active data/sync channels), 2σ²은 칩당 열 잡음 전력(thermal noise power), A₀은 파일럿 크기 및 A₁은 각각의 데이터/싱크 채널의 크기이다. 심볼 간격 n-1로부터의 실제 채널 파라미터 대신에 심볼 간격 n-2로부터의 채널 평가를 이용하여, 수학식 9는 다음의 수학식으로 된다.

따라서, 각각의 심볼 간격에서, 소거 세트 (l=0...L-1)은 다음의 단계를 이용하여 결정된다.

- 수학식 10을 이용하여 채널 평가 변이 (l=0...L-1)를 계산한다.

- 수학식 8을 이용하여 을 결정한다.

요약하면, 위에서 추론된 파일럿 간섭 소거 검출기에 대한 스위치 메카니즘은 최소 평균 제곱 에러 레이크 검출기 출력을 제공한다. 스위치에 대한 결정 규칙은 경로(l=0...L-1)에 대한 채널 평가의 전력이 높으면(즉, 이 평가의 변이보다 크면), 이 채널 평가를 이용하여 복원된 관련 파일럿 신호를 신뢰할 수 있으며, 다른 L-1 레이크 핑거 입력으로부터 소거되어야 한다. 그렇지 않고, 채널 평가의 전력이 낮으면, 복원된 파일럿 신호는 신뢰할 수가 없고, 이 파일럿을 이용한 소거는 발생되어서는 않된다.

본 발명의 CDMA 수신기는 코히어런트 동작을 제공하기 위해 월시 코드 파일럿 주파수 및 월시 부호화를 이용하여 순방향 링크에서 사용하는 것으로 기술되었지만, CDMA 송신기 및 CDMA 수신기 모두에서 코히어런트 동작을 유지하는 잘 알려진 여러 가지 다른 코드를 사용할 수 있음을 알 수 있을 것이다. 더욱이, 본 발명의 코히어런트 수신기는 코히어런트 순방향 링크에서 사용하는 것으로 기술되었지만, 이 수신기는 코히어런트 역방향 링크에서도 사용할 수 있다.

지금까지 기술된 것은 단지 본 발명을 예시한 것에 불과하다. 당업자라면 본 발명의 정신 및 영역을 벗어나지 않고서도 다른 구성을 구현할 수 있을 것이다.

본 발명에 따른 CDMA 수신기 및 그 동작 방법에 의하면, 수신된 신호로부터 파일럿 신호를 제거한다. 파일럿 신호는 자신의 복수 경로 파라미터(진폭, 위상 시프트 및 지연) 및 자신의 기호 시퀀스에 의해 정의된다. 이 정보는 사용자의 수신 단말기(즉, 송수화기)에 알려져 있으므로, 기저 대역 수신 신호의 간섭하는 복수 경로 성분의 파일럿 신호를 검출하여, 소망하는 복수 경로 성분의 복조 이전에 제거한다. 파일럿 신호는 데이터 축적 단계 이전 또는 이후에 소거될 수 있다. 파일럿 신호의 소거는 검출된 경로 신호 레벨에 따라 스위치 온 및 오프된다.

Claims

복수의 L(L 또는 = 2) 경로상에서 적어도 하나의 사용자 데이터 채널 및 분리된 파일럿 채널(pilot channel)을 포함하는 코히어런트(coherent) CDMA(Code Division Multiple Access) 신호를 수신 및 복조하며, 소망하는 데이터 채널이 주어진 경로에 대한 파일럿 채널과 직교하는 CDMA 수신기에 있어서,

L 경로 중 하나에서 수신된 CDMA 신호로부터 데이터 채널 및 파일럿 채널을 각각 평가하고, 특정의 감산기 수단(subtractor means)에 의해 각각 사용될 L-1 소거 신호(cancellation signals)를 생성하는 L 경로 복조기와,

상기 감산기 수단과 관련된 CDMA 신호로부터의 다른 L-1 경로 복조기들 중 서로 다른 것에 의해 생성되는 L-1 소거 신호를 각각 감산하는 L 감산기 수단

을 포함하는 CDMA 수신기.
제 1 항에 있어서,

상기 L-1 소거 신호는 복원된 파일럿 신호이고, 각각의 상기 감산기 수단은 자신과 관련된 복조기 이전에 위치하여 그 복조기에 입력된 신호로부터 복원된 파일럿 신호를 감산하는 CDMA 수신기.
제 1 항에 있어서,

각각의 상기 L-1 소거 신호는 한 쌍의 상관기 처리형(correlator-processed) 복원 파일럿 신호이고, 각각의 상기 감산기 수단은 파일럿, 및 그 복조기의 데이터 축적기(accumulator) 뒤에 위치하여, 그 데이터 및 파일럿 축적기로부터 출력되는 신호로부터 상관기 처리형 복원 파일럿 신호를 감산하는 CDMA 수신기.
제 2 항에 있어서,

소거를 위한 상기 파일럿 신호는 하나의 심볼상에서 수행된 제 1 채널 평가에 의해 취득된 이용가능한 가장 최근의 채널 평가를 갖는 채널 평가 알고리즘을 이용하여 복원되며,

상기 복조기 입력은 하나의 심볼에 대해 입력되는 칩율 신호(chip-rate signal)를 버퍼링(buffering)함으로써 취득되는 CDMA 수신기.
제 2 항에 있어서,

소거를 위한 상기 파일럿 신호는 이전의 심볼 간격 복조로부터 가장 최근의 채널 평가가 취해지는 채널 평가 알고리즘을 이용하여 복원되며, 이들 채널 평가는 파일럿 신호 복원 및 이전 심볼 간격의 복조를 위해 사용되는 CDMA 수신기.
제 4 항에 있어서,

하나의 심볼상의 제 1 채널 평가 이전의 상기 감산기 수단은 이전의 심볼 간격 복조로부터 가장 최근의 채널 평가가 취해지는 채널 평가 알고리즘을 이용하여 복원된 파일럿 신호를 소거하는 CDMA 수신기.
제 3 항에 있어서,

상기 소거를 위한 상관기 처리형 복원 파일럿 신호의 쌍은 이용가능한 가장 최근의 채널 평가를 갖는 채널 평가를 이용하여 취득되는 CDMA 수신기.
제 7 항에 있어서,

상기 상관기 처리형 파일럿 신호의 쌍을 복원하는데 그 출력이 사용되는, 채널 평가 알고리즘 이전의 감산기 수단은 파일럿 축적기 신호상에서 소거를 위해 사용되는 상관기 처리형 파일럿 신호쌍의 성분의 제 1 중간 결과를 소거하는 CDMA 수신기.
제 1 항에 있어서,

다른 L-1 복조기의 지연 시간에 대해 파일럿 소거 신호의 펄스 정형(pulse shape)을 복원하는 복원 저역 통과 필터(Reconstruction Low-Pass Filters)(RLP)를 포함하는 CDMA 수신기.
제 9 항에 있어서,

상기 RLP 필터는 FIR(Finite Impulse Response) 필터를 이용하여 구현되는 CDMA 수신기.
제 10 항에 있어서,

상기 FIR 필터는 계수에 대한 참조표(look-up table)를 이용하여 구현되는 CDMA 수신기.
제 9 항에 있어서,

상기 RLP 필터는 참조표를 이용하여 구현되는 CDMA 수신기.
제 1 항에 있어서,

그 표시된 복수 경로 성분의 신호 전력에 따라 L-1 소거 신호의 생성을 스위치 온/오프하는 각각의 복조기내의 스위치 수단(switch means)을 포함하는 CDMA 수신기.
제 1 항에 있어서,

상기 채널은 적어도 하나의 사용자 신호 채널과 직교하는 CDMA 수신기.
제 1 항에 있어서,

상기 파일럿 채널은 주어진 경로에 대해 소망하는 사용자 신호 채널과 비직교하고, 각각의 복조기는 L-1 소거 신호 및 그 복조기 이전의 자신의 복수 경로 성분의 비직교 파일럿 신호를 소거하는 추가적인 소거 신호를 생성하되, 상기 비직교 파일럿 신호의 소거는 각각의 L 감산 수단에서 추가적인 감산을 이용함으로써 발생되는 CDMA 수신기.
제 1 항에 있어서,

상기 복수의 신호 채널은 월시 코드(Walsh codes)를 이용하여 부호화되는 CDMA 수신기.
제 1 항에 있어서,

상기 적어도 하나의 사용자는 복수의 신호 채널을 이용하는 CDMA 수신기.
제 1 항에 있어서,

상기 코히어런트 CDMA 신호는 적어도 하나의 Q 및 I 신호 채널을 포함하는 CDMA 수신기.
제 1 항에 있어서,

상기 CDMA 시스템의 사용자국(user station)의 일부는 적어도 하나의 기지국 및 복수의 사용자국을 포함하는 CDMA 수신기.
제 1 항에 있어서,

상기 CDMA 시스템의 기지국의 일부는 적어도 하나의 기지국 및 복수의 사용자국을 포함하는 CDMA 수신기.
제 1 항에 있어서,

상기 감산기 수단의 출력을 가중하는(weighting) 채널을 위한 수단 및

가중된 출력을 조합하는 수단을 포함하는 CDMA 수신기.
복수의 L(L 또는 = 2) 경로상에서 적어도 하나의 사용자 데이터 채널 및 분리된 파일럿 채널을 포함하는 코히어런트 CDMA 신호를 수신 및 복조하며, 소망하는 데이터 채널이 주어진 경로에 대한 파일럿 채널과 직교하는, CDMA 수신기 동작 방법 있어서,

각각의 L 경로 복조기에서, L 경로들 중 하나에서 수신된 CDMA 신호로부터 데이터 채널 및 파일럿 채널을 평가하고, 특정의 감산기 수단에 의해 각각 사용될 L-1 소거 신호를 생성하는 단계와,

각각의 L 감산기 수단에서, 그 감산기와 관련된 CDMA 신호로부터 다른 L-1 경로 복조기들 중 서로 다른 것에 의해 생성된 L-1 소거 신호를 감산하는 단계

를 포함하는 CDMA 수신기 동작 방법.
제 1 항에 있어서,

하나 이상의 L-1 소거 신호의 감산을 제어하되, 각각의 L-1 소거 신호의 감산은 관련된 데이터 채널에서 수신된 파일럿 신호 및 그 변이를 기초로 하여 결정된 임계값 레벨의 함수로서 제어되는 스위치 수단을 더 포함하는 CDMA 수신기.
제 23 항에 있어서,

생성되어 감산될 상기 소거 신호의 세트는 수학식 8에 의해 주어지는 CDMA 수신기.