KR19980078230A - 데이터 지연을 이용한 셀 동기 장치 - Google Patents
데이터 지연을 이용한 셀 동기 장치 Download PDFInfo
- Publication number
- KR19980078230A KR19980078230A KR1019970015695A KR19970015695A KR19980078230A KR 19980078230 A KR19980078230 A KR 19980078230A KR 1019970015695 A KR1019970015695 A KR 1019970015695A KR 19970015695 A KR19970015695 A KR 19970015695A KR 19980078230 A KR19980078230 A KR 19980078230A
- Authority
- KR
- South Korea
- Prior art keywords
- cell
- clock
- delay
- input
- output
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/0033—Correction by delay
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 데이터 지연을 이용한 셀 동기 장치에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 다수의 입력단으로부터 시간에 따라 변하는 서로 위상이 다른 셀 클럭을 가지고 다수의 전달 경로를 통하여 입력되는 셀들을 기준 셀 클럭에 동기시키기 위한 셀 동기 장치를 제공하고자 함.
3. 발명의 해결방법의 요지
본 발명은, 외부로부터 셀 정보를 입력받아 선택 제어 신호에 따라 셀 정보의 지연 여부를 결정하는 셀 지연 선택 수단; 상기 셀 지연 선택 수단으로부터 입력되는 셀 데이터를 저장한 후에 외부로부터 입력되는 기준 셀 클럭과 기준 워드 클럭에 따라 외부로 출력하는 셀 동기 수단; 및 외부로부터 입력되는 셀 클럭의 위상과 기준 셀 클럭의 위상을 비교하고 상기 셀 지연 선택 수단으로부터 입력되는 지연된 셀 클럭의 위상과 기준 셀 클럭의 위상을 비교하여 상기 셀 지연 선택 수단으로 선택 제어 신호를 출력하는 셀 클럭 위상 비교 수단을 포함하여, 셀 지연 선택 수단에 메모리를 사용하는 경우보다 게이트를 절약할 수 있으며, 입력된 셀 데이터가 셀 동기 장치를 거치는데 필요한 시간을 단축할 수 있다.
4. 발명의 중요한 용도
초고속 셀 처리 장치의 셀 동기에 이용됨.
Description
본 발명은 다수의 입력단에서 서로 다른 셀 클럭 및 위상을 가지고 입력되는 셀들을 기준 셀 클럭에 동기시키는 셀 동기 장치에 관한 것이다.
비동기 전달모드용 셀 교환 시스템에서 다수의 입력단으로부터 입력되는 셀들은 동일한 주파수에 동기되어 있으나, 각기 다른 전달 경로를 거치는 관계로 각각 서로 다른 셀 클럭과 위상을 가진다.
그러나, 셀 교환 시스템은 내부적으로 동기 방식으로 동작하므로, 셀 교환 시스템에는 입력된 셀들의 서로 다른 셀 클럭을 기준 셀 클럭에 동기시키는 셀 동기 장치가 있어야 한다.
도 1 은 종래의 셀 위상 정렬 장치의 구성도로서, 다수의 입력단에 서로 다른 셀 클럭 및 위상을 가지고 입력되는 셀들을 기준 위상에 정렬시킨다.
도면에서 10은 원격지 셀 지연부, 20은 셀 정렬부, 30은 셀 위상 비교부를 각각 나타낸다.
종래의 셀 위상 정렬 장치는 원격지 셀 지연부(10)에서 원격지 셀의 워드 단위 데이터를 이중포트 메모리(114)에 저장한 후에, 원격지 셀 위상과 자체 셀 위상을 비교하여 발생된 선택 제어 신호에 따라 저장된 셀 데이터를 셀 주기의 반주기에 해당하는 지연값으로 가변하여 출력한다. 원격지 셀 지연부(10)로부터 입력된 원격지 셀 데이터는 셀 정렬부(20)의 이중포트 메모리(123)에 저장되어 자체 셀 클럭과 자체 워드 클럭에 의해 정렬되어 출력된다. 또한 셀 위상 비교부(30)에서는 원격지 셀 클럭과 확장된 자체 셀 클럭을 입력받아 입력된 두 신호의 일치 여부를 비교하여 원격지 셀 지연부(10)로 선택 제어 신호를 출력한다.
상기와 같은 종래의 셀 위상 정렬 장치는 원격지 셀 지연부(10)에서 원격지 셀의 워드단위 데이터를 지연시키기 위한 이중포트 메모리(114)와 셀 정렬부(20)에서 입력된 셀 데이터를 자체 셀 클럭과 자체 워드 클럭에 정렬시키기 위한 이중포트 메모리(123)를 사용하므로써, 원격지 셀 데이터가 입력되는 입력단의 수가 증가할 경우에 입력단마다 두 개의 이중포트 메모리와 메모리 제어 회로가 필요하게 되므로 많은 게이트가 증가되어 비용이 상승하는 문제점이 있었다.
또한, 셀 위상 비교부(30)에서 JK-플립플롭(132)의 입력 클럭을 논리 게이트의 조합으로 만들어 인가하는 것은 고집적화된 주문형 반도체(ASIC)로 구현하는 경우에 클럭에 대한 시험 및 확인이 불가능하므로 구현상의 위험이 따르고, 배치 및 배선에도 매우 민감한 영향을 미치는 문제점이 있었다.
따라서, 상기와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 본 발명은, 다수의 입력단으로부터 시간에 따라 변하는 서로 다른 셀 클럭 및 위상을 가지고 서로 다른 전달 경로를 통하여 입력되는 셀들을 지연시키기 위해 이중포트 메모리 대신 D-플립플롭으로 구성된 직렬 쉬프트 레지스터를 이용하며, 지연 유무를 결정하기 위한 위상 비교시 JK-플립플롭의 입력 클럭을 가변하는 대신 클럭은 안정화시키고 데이터를 가변시킴으로써 셀 데이터가 기준 클럭 위상에 동기되도록 하는 셀 동기 장치를 제공하는데 그 목적이 있다.
도 1 은 종래의 셀 위상 정렬 장치의 구성도,
도 2 는 본 발명에 따른 셀 동기 장치의 구성도,
도 3 은 본 발명에 따른 셀 동기클럭 리타이밍부의 상세 회로도,
도 4 는 본 발명에 따른 셀 동기 장치의 타이밍도.
* 도면의 주요 부분에 대한 부호의 설명
210 : 셀 지연 처리부 211 : 데이터 지연부
212 : 선택부 220 : 셀 동기부
221,222 : 계수기 223 : 이중포트 메모리
230 : 셀 클럭 위상 비교부 231,232 : 셀 동기클럭 리타이밍부
233,234 : 배타적 논리합 게이트 235 : JK-플립플롭
236 : 비교기
상기 목적을 달성하기 위한 본 발명은, 외부로부터 셀 정보를 입력받아 선택 제어 신호에 따라 셀 정보의 지연 여부를 결정하는 셀 지연 선택 수단; 상기 셀 지연 선택 수단으로부터 입력되는 셀 데이터를 저장한 후에 외부로부터 입력되는 기준 셀 클럭과 기준 워드 클럭에 따라 외부로 출력하는 셀 동기 수단; 및 외부로부터 입력되는 셀 클럭의 위상과 기준 셀 클럭의 위상을 비교하고 상기 셀 지연 선택 수단으로부터 입력되는 지연된 셀 클럭의 위상과 기준 셀 클럭의 위상을 비교하여 상기 셀 지연 선택 수단으로 선택 제어 신호를 출력하는 셀 클럭 위상 비교 수단을 포함한다.
이하, 첨부된 도 2 이하를 참조하여 본 발명에 따른 일실시예를 상세히 설명한다.
도 2 는 본 발명에 따른 셀 동기 장치의 구성도로서, 도면에서 210은 셀 지연 처리부, 220은 셀 동기부, 230은 셀 클럭 위상 비교부를 각각 나타낸다.
본 발명에 따른 셀 동기 장치는, 외부로부터 입력된 셀의 워드단위 정보를 D-플립플롭으로 구성된 직렬 쉬프트 레지스터를 이용하여 n번 지연시킨 셀 정보(ECDd, ECSd)와 지연되지 않은 셀 정보(ECD, ECS)중 하나를 셀 클럭 위상 비교부(30)로부터 입력된 선택 제어 신호(SE)에 의해 선택하여 출력하는 셀 지연 처리부(210), 상기 셀 지연 처리부(210)로부터 입력된 셀 데이터를 이중포트 메모리(223)에 저장한 후에 기준 셀 클럭(CS)과 기준 워드 클럭(CLK)에 따라 이중포트 메모리(223)에 저장된 셀 데이터를 외부로 출력하는 셀 동기부(220), 및 외부로부터 입력된 셀 클럭(ECS)과 셀 지연 처리부(210)로부터 출력된 지연된 셀 클럭(ECSd)을 외부로부터 입력된 기준 워드 클럭(CLK)과 워드 클럭(ECLK)을 이용하여 리타이밍한 후에, 기준 셀 클럭(CS)을 기준 워드 클럭(CLK)의 한 주기 만큼 전후로 확장시킨 신호(BCS)와 각각 배타적 논리합한 값을 JK-플립플롭에 인가하여 그 출력값을 선택 제어 신호(SE)로 하여 셀 지연 처리부(210)로 출력하는 셀 클럭 위상 비교부(230)를 구비한다.
다음으로, 각 구성요소에 대한 구체적인 구성 및 동작을 상세히 살펴보면 다음과 같다.
셀 지연 처리부(210)는, 외부로부터 셀 데이터(ECD), 셀 클럭(ECS), 및 워드 클럭(ECLK)을 입력받아 워드 클럭의 상승 천이에서 셀 정보(ECD, ECS)를 n번 리타이밍하는 데이터 지연부(211), 및 데이터 지연부(211)로부터 출력된 지연된 셀 정보(ECDd, ECSd)와 외부로부터 입력된 셀 정보(ECD, ECS)중 하나를 셀 클럭 위상 비교부(230)로부터 입력되는 선택 제어 신호(SE)에 따라 선택하여 셀 동기부(220)로 출력하는 선택부(212)를 구비한다. 이때, 데이터 지연부(211)로는 D-플립플롭으로 구성된 직렬 쉬프트 레지스터를 사용한다.
셀 동기부(220)는, 셀 지연 처리부(210)의 선택부(212)로부터 셀 클럭을 입력받고 외부로부터 워드 클럭(ECLK)을 입력받아 워드 클럭의 상승 천이를 계수하여 셀 지연 처리부(210)로부터 출력된 셀 데이터를 저장하기 위한 쓰기 어드레스(WA)를 이중포트 메모리(223)로 출력하는 제1 계수기(221), 외부로부터 기준 셀 클럭(CS)과 기준 워드 클럭(CLK)을 입력받아 기준 워드 클럭(CLK)의 상승 천이를 계수하여 저장된 셀 데이터를 읽기 위한 읽기 어드레스(RA)를 이중포트 메모리(223)로 출력하는 제2 계수기(222), 및 셀 지연 처리부(210)의 선택부(212)로부터 출력된 셀 데이터를 제1 계수기(221)로부터 출력된 쓰기 어드레스에 저장하고, 제2 계수기(212)로부터 출력된 읽기 어드레스에 의해 셀 데이터를 출력하는 이중포트 메모리(223)를 구비한다.
셀 클럭 위상 비교부(230)는, 셀 지연 처리부(210)의 데이터 지연부(211)로부터 출력된 지연된 셀 클럭(ECSd)을 외부로부터 입력되는 워드 클럭(ECLK)과 기준 워드 클럭(CLK)으로 리타이밍하는 제1 셀 동기클럭 리타이밍부(231), 외부로부터 입력된 셀 클럭(ECS)을 외부로부터 입력되는 워드 클럭(ECLK)과 기준 워드 클럭(CLK)으로 리타이밍하는 제2 셀 동기클럭 리타이밍부(232), 셀 동기부(220)의 제2 계수기(222)의 출력값을 입력받고 기준 셀 클럭(CS)을 기준 워드 클럭(CLK)의 한 주기 만큼 전후로 확장시킨 값을 입력받아 서로 일치하면 기준 셀 클럭(CS)을 기준 워드 클럭(CLK)의 한 주기 만큼 전후로 확장시킨 신호(BCS)를 출력하는 비교기(236), 비교기(236)의 출력을 제1 셀 동기클럭 리타이밍부(231)의 출력과 배타적 논리합하는 제1 배타적 논리합 게이트(233), 비교기(236)의 출력을 제2 셀 동기클럭 리타이밍부(232)의 출력과 배타적 논리합하는 제2 배타적 논리합 게이트(234), 및 제1 및 제2 배타적 논리합 게이트(233,234)의 출력을 입력받아 셀 지연 처리부(210)의 선택부(212)로 선택 제어 신호(SE)를 출력하는 JK-플립플롭(235)을 구비한다.
도 3 은 본 발명에 따른 셀 동기클럭 리타이밍부의 상세 회로도로서, 셀 클럭(ECS)과 지연된 셀 클럭(ECSd)은 먼저 워드 클럭(ECLK)의 상승 천이 시점에서 JK-플립플롭(245)에 의해 리타이밍된 후에 기준 워드 클럭(CLK)의 상승 천이 시점에서 D-플립플롭(246)에 의해 리타이밍되어 출력된다.
상기와 같이 구성된 본 발명의 동작을 첨부된 도 4 를 참조하여 설명하면 다음과 같다.
셀 동기 장치는 외부로부터 워드 클럭(ECLK), 셀 클럭(ECS), 셀의 워드 단위 데이터를 입력받아 외부로부터 입력된 기준 워드 클럭(CLK), 기준 셀 클럭(CS)에 셀 데이터를 동기시켜 외부로 출력한다.
여기서, 외부로부터 입력된 셀의 워드단위 데이터는 외부로부터 입력된 워드 클럭(ECLK)의 상승 천이 시점에 동기되어 워드 클럭의 한 주기 동안에 셀의 워드 단위 데이터(ECD)가 입력된다. 셀의 워드 단위 데이터(ECD)가 셀의 첫번째 워드인 경우에, 셀 클럭(ECS)은 워드 클럭(ECLK)의 하강 천이 시점에 기준하여 한 주기 동안 논리치 1을 가지며, 이외의 경우에는 논리치 0을 가진다.
셀 지연 처리부(210)는 외부로부터 셀의 워드 단위 데이터(ECD) 및 셀 클럭(ECS)을 입력받아 지연한 후에, 선택부(212)에서 워드 클럭(ECLK)의 nT만큼 지연된 것과 지연되지 않은 것중 하나를 선택 제어 신호에 따라 선택하여 출력한다. 이때, n은 셀 동기부(220)의 이중포트 메모리(223)에서 쓰기 어드레스(WA)와 읽기 어드레스(RA)가 같지 않도록 3이상이 되어야 한다.
셀 동기부(220)의 제1 계수기(221)는 클럭단(ck)에 입력되는 워드 클럭(ECLK)의 상승 천이를 계수하는 상승 계수기로서, 셀 지연 처리부(210)로부터 입력되는 셀 데이터가 저장될 쓰기 어드레스(WA)를 이중포트 메모리(223)로 제공하며, 계수 출력단(Q)은 셀 지연 처리부(210)로부터 입력된 셀 클럭의 논리치가 1인 경우에 리셋된다. 제2 계수기(222)는 클럭단(ck)에 외부로부터 입력되는 기준 워드 클럭(CLK)의 상승 천이를 계수하는 상승 계수기로서, 이중포트 메모리(223)에 저장된 셀 데이터를 외부로 출력하기 위한 읽기 어드레스(RA)를 이중포트 메모리(223)로 제공하며, 계수 출력단(Q)은 기준 셀 클럭(CS)의 논리치가 1인 경우에 리셋된다. 이때, 셀 동기부(220)에 셀 지연 처리부(210)로부터 입력된 셀 클럭과 외부로부터 입력된 기준 셀 클럭은 무작위한 위상 관계를 가지고 있으며, 만약 두 개의 타이밍이 일치하는 경우에 이중포트 메모리(223)는 동일한 어드레스를 좌우단 포트가 동시에 사용하게 되어 해당되는 시점에서 어드레스에 저장된 셀 데이터가 파괴될 수 있다.
따라서, 셀 클럭 위상 비교부(230)는 셀 동기부(220)의 제2 계수기(222)로부터 출력된 값(RA)을 비교기(236)에서 기준 값과 비교하여 기준 셀 클럭(CS)의 전후 한 주기만큼 확장된 파형을 만들며, 이 파형을 기준 워드 클럭(CLK)으로 리타이밍된 외부로부터의 셀 클럭(ECS) 및 셀 지연 처리부(210)로부터 입력되는 지연된 셀 클럭(ECSd)과 각각 배타적 논리합한 후에 JK-플립플롭(235)으로 입력시켜 그 출력값을 선택 제어 신호로 셀 지연 처리부(210)의 선택부(212)에 제공하여, 셀 데이터가 지연되어야 하는지를 결정하므로써 셀 동기부(220)에서 좌우 포트가 동일한 어드레스를 사용하지 않도록 한다.
상기와 같이 이루어지는 본 발명은 다음과 같은 특유한 효과를 갖는다.
첫째, 본 발명은 지연소자로서 D-플립플롭으로 구성된 직렬 쉬프트 레지스터를 사용하므로써, 메모리를 사용하는 경우보다 게이트를 절약할 수 있다.
둘째, 외부로부터 입력된 셀 정보를 기준 셀 클럭에 동기시켜 출력하는데 최소한의 지연을 사용하므로써, 입력된 셀 데이터가 셀 동기 장치를 거치는데 필요한 시간을 단축할 수 있다.
셋째, 외부로부터 입력된 셀 클럭의 타이밍과 기준 셀 클럭 타이밍의 위상 비교시 논리 게이트의 조합이 JK-플립플롭의 클럭으로 사용되므로써 고집적화된 주문형 반도체(ASIC)로 구현하기 어려운 점을 개선하였다.
Claims (5)
- 외부로부터 셀 정보를 입력받아 선택 제어 신호에 따라 셀 정보의 지연 여부를 결정하는 셀 지연 선택 수단;상기 셀 지연 선택 수단으로부터 입력되는 셀 데이터를 저장한 후에 외부로부터 입력되는 기준 셀 클럭과 기준 워드 클럭에 따라 외부로 출력하는 셀 동기 수단; 및외부로부터 입력되는 셀 클럭의 위상과 기준 셀 클럭의 위상을 비교하고 상기 셀 지연 선택 수단으로부터 입력되는 지연된 셀 클럭의 위상과 기준 셀 클럭의 위상을 비교하여 상기 셀 지연 선택 수단으로 선택 제어 신호를 출력하는 셀 클럭 위상 비교 수단을 포함하여 이루어진 셀 동기 장치.
- 제 1 항에 있어서,상기 셀 지연 선택 수단은,외부로부터 셀 데이터, 셀 클럭, 및 워드 클럭을 입력받아 워드 클럭의 상승 천이 시점에서 셀 정보를 리타이밍하는 지연 수단; 및상기 지연 수단으로부터 출력된 지연된 셀 정보와 외부로부터 입력된 셀 정보중 하나를 상기 셀 클럭 위상 비교 수단으로부터 입력되는 선택 제어 신호에 따라 선택하여 상기 셀 동기 수단으로 출력하는 선택 수단을 포함하는 것을 특징으로 하는 셀 동기 장치.
- 제 2 항에 있어서,상기 지연 수단은,D-플립플롭으로 구성된 직렬 쉬프트 레지스터를 포함하는 것을 특징으로 하는 셀 동기 장치.
- 제 1 항 내지 제 3 항중 어느 한 항에 있어서,상기 셀 클럭 위상 비교 수단은,상기 셀 지연 선택 수단으로부터 출력된 지연된 셀 클럭을 외부로부터 입력되는 워드 클럭과 기준 워드 클럭으로 리타이밍하는 제1 리타이밍 수단;외부로부터 입력되는 셀 클럭을 외부로부터 입력되는 워드 클럭과 기준 워드 클럭으로 리타이밍하는 제2 리타이밍 수단;상기 셀 동기 수단으로부터 쓰기 어드레스 값을 입력받고 기준 셀 클럭을 기준 워드 클럭의 한 주기 만큼 전후로 확장시킨 값을 입력받아 서로 비교하여 기준 셀 클럭을 기준 워드 클럭의 한 주기 만큼 전후로 확장시킨 신호를 출력하는 비교 수단;상기 비교 수단의 출력을 제1 리타이밍 수단의 출력 및 제2 리타이밍 수단의 출력과 각각 배타적 논리합하는 배타적 논리합 연산 수단; 및상기 배타적 논리합 연산 수단의 출력을 입력받아 상기 셀 지연 선택 수단으로 선택 제어 신호를 출력하는 JK-플립플롭을 포함하는 것을 특징으로 하는 셀 동기 장치.
- 제 4 항에 있어서,상기 셀 동기 수단은,상기 셀 지연 선택 수단으로부터 셀 클럭을 입력받고 외부로부터 워드 클럭을 입력받아 워드 클럭의 상승 천이를 계수하여 상기 셀 지연 선택 수단으로부터 출력된 셀 데이터를 저장하기 위한 쓰기 어드레스를 출력하는 제1 계수 수단;외부로부터 기준 셀 클럭과 기준 워드 클럭을 입력받아 기준 워드 클럭의 상승 천이를 계수하여 저장된 셀 데이터를 읽기 위한 읽기 어드레스를 상기 비교 수단으로 출력하는 제2 계수 수단; 및상기 셀 지연 선택 수단으로부터 출력된 셀 데이터를 상기 제1 계수 수단으로부터 출력된 쓰기 어드레스에 저장하고, 상기 제2 계수 수단으로부터 출력된 읽기 어드레스에 따라 셀 데이터를 출력하는 저장 수단을 포함하는 것을 특징으로 하는 셀 동기 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970015695A KR100236979B1 (ko) | 1997-04-25 | 1997-04-25 | 데이터 지연을 이용한 셀 동기 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970015695A KR100236979B1 (ko) | 1997-04-25 | 1997-04-25 | 데이터 지연을 이용한 셀 동기 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980078230A true KR19980078230A (ko) | 1998-11-16 |
KR100236979B1 KR100236979B1 (ko) | 2000-01-15 |
Family
ID=19503987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970015695A KR100236979B1 (ko) | 1997-04-25 | 1997-04-25 | 데이터 지연을 이용한 셀 동기 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100236979B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100426666B1 (ko) * | 1999-12-30 | 2004-04-13 | 엘지전자 주식회사 | 셀 단위 통신 시스템에서의 셀 전달 방법 및 장치 |
KR100882725B1 (ko) * | 2002-05-20 | 2009-02-06 | 엘지전자 주식회사 | 동기 데이터 변환장치 |
-
1997
- 1997-04-25 KR KR1019970015695A patent/KR100236979B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100426666B1 (ko) * | 1999-12-30 | 2004-04-13 | 엘지전자 주식회사 | 셀 단위 통신 시스템에서의 셀 전달 방법 및 장치 |
KR100882725B1 (ko) * | 2002-05-20 | 2009-02-06 | 엘지전자 주식회사 | 동기 데이터 변환장치 |
Also Published As
Publication number | Publication date |
---|---|
KR100236979B1 (ko) | 2000-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3856696B2 (ja) | 2倍データ速度同期式動的ランダムアクセスメモリのための構成可能同期装置 | |
US7198197B2 (en) | Method and apparatus for data acquisition | |
US6240523B1 (en) | Method and apparatus for automatically determining the phase relationship between two clocks generated from the same source | |
US10313099B1 (en) | Multi-lane coherent transceiver with synchronized lane reset signals | |
JP2002281007A (ja) | 信号発生回路、クロック復元回路、検証回路、データ同期回路およびデータ復元回路 | |
KR20020002526A (ko) | 링 딜레이와 카운터를 이용한 레지스터 제어 지연고정루프 | |
KR20200088650A (ko) | 클럭 신호에 동기되는 신호 생성 회로 및 이를 이용하는 반도체 장치 | |
US7242737B2 (en) | System and method for data phase realignment | |
KR20050061123A (ko) | Ddr sdram 콘트롤러의 데이터 제어회로 | |
US8284881B2 (en) | Data interface and method of seeking synchronization | |
KR19990078113A (ko) | 데이터 전송 장치 | |
Ono et al. | A modular synchronizing FIFO for NoCs | |
GB2409550A (en) | Data strobe generator synchronised with a data signal using a clock frequency different to the data signal clock frequency | |
EP1150450B1 (en) | Synchronizer | |
US7650523B2 (en) | Interface apparatus and method for synchronization of data | |
US6255870B1 (en) | Apparatus for compensating locking error in high speed memory device with delay locked loop | |
KR100236979B1 (ko) | 데이터 지연을 이용한 셀 동기 장치 | |
KR100673678B1 (ko) | 데이터 입력 도메인 크로싱 마진을 보장하는 반도체 메모리장치의 데이터 입력 회로 및 그 데이터 입력 동작 방법 | |
US7965582B2 (en) | Circuit and method for recovering clock data in highly integrated semiconductor memory apparatus | |
US10256800B1 (en) | Delay-locked loop circuit and selection method of unit coarse delay thereof | |
KR20010093214A (ko) | 메모리 장치 내의 데이터 캡처를 위한 방법 및 장치 | |
KR20180020048A (ko) | 클락 검출기 및 클락 검출 방법 | |
KR20050058918A (ko) | 위상 보간 스텝의 크기를 선택적으로 변경시키는 dll | |
US6792061B1 (en) | High-speed bit-pattern detector | |
KR100303996B1 (ko) | 멀티위상 검출장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20091001 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |