KR19980071065A - 물리량 분포 검지 반도체 장치 및 그 구동방법 - Google Patents

물리량 분포 검지 반도체 장치 및 그 구동방법 Download PDF

Info

Publication number
KR19980071065A
KR19980071065A KR1019980003043A KR19980003043A KR19980071065A KR 19980071065 A KR19980071065 A KR 19980071065A KR 1019980003043 A KR1019980003043 A KR 1019980003043A KR 19980003043 A KR19980003043 A KR 19980003043A KR 19980071065 A KR19980071065 A KR 19980071065A
Authority
KR
South Korea
Prior art keywords
unit
output
column
reset
potential
Prior art date
Application number
KR1019980003043A
Other languages
English (en)
Other versions
KR100463859B1 (ko
Inventor
구로다다카오
마스야마마사유키
Original Assignee
모리가즈히로
마쯔시다덴시고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리가즈히로, 마쯔시다덴시고교가부시키가이샤 filed Critical 모리가즈히로
Publication of KR19980071065A publication Critical patent/KR19980071065A/ko
Application granted granted Critical
Publication of KR100463859B1 publication Critical patent/KR100463859B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/677—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Measuring Fluid Pressure (AREA)

Abstract

본 발명은 물리량 분포 검지 반도체 장치 및 그 구동방법에 관한 것으로, 화소 내의 구동소자의 특성 편차에 기인하는 노이즈를 정밀도가 높은 피드백에 의해 해소하는 것을 목적으로 한다.
복수의 화소영역(23)을 구비하고, 각 화소영역(23)이 물리적 자극에 응답하여 제 1 전위상태로부터 물리적 자극의 물리량에 따른 제 2 전위상태로 천이할 수 있는 정보 축적부(24)와, 정보 축적부(24)의 전위상태에 따른 전위를 출력단자로 출력하는 구동소자(25)와, 화소영역(23)의 선택을 수행하는 스위칭 소자(22)를 갖는다. 스위칭 소자(22)가 도통상태에 있을 때 선택된 구동소자(25)의 출력이 참조전위(Vref)와 실질적으로 같아지도록 정보 축적부(24)의 제 1 전위상태를 조절하는 출력 조정부(43)를 추가로 구비한다.

Description

물리량 분포 검지 반도체 장치 및 그 구동방법
본 발명은 물리량 분포 검지 반도체 장치 및 그 구동방법에 관한 것이다.
최근, 각종 물리량의 1차원적/2차원적 분포를 검지하는 장치의 필요성이 높아지고 있다. 물리량으로서 광량을 검지하는 고체 촬상장치의 분야에서는 소위 증폭형 고체 촬상장치가 주목받고 있다. 증폭형 고체 촬상장치의 각 화소는 광의 조사를 받아 광전변환에 의하여 신호전하를 생성하는 광전 변환부와, 그 신호전하를 축적하는 축적부와, 신호전하의 양에 따른 신호를 출력하기 위한 전계효과 트랜지스터(이하, 「FET」라 함) 등의 구동소자를 구비한다. 축적부는 구동소자의 동작 제어부(예를 들면, FET의 게이트부나 바이폴라 트랜지스터의 베이스부 등)와 접속되고, 신호 전하량에 따라 변화되는 축적부의 전위에 의하여 구동소자의 출력값이 제어된다. 축적부가 상기 구동소자의 동작 제어부를 겸하는 장치도 있다.
이러한 증폭형 고체 촬상장치는 구동소자로서 기능하는 증폭용의 트랜지스터 (이하, 「Tr」이라 함)를 화소마다 구비하지만, 증폭용 Tr의 특성은 같지 않다. 신호전하가 없는 상태에서의 Tr 특성, 예를 들면 FET의 임계값 전압(이하 Vt라 함)이 편차가 발생하면 광량이 균일한 광이 광전 변환부에 입사하고, 그것에 의하여 동작 제어부의 전위가 같아진 상태에서도 Tr의 출력값이 변동된다. 그 결과, 공간적으로 고정된 노이즈(이하「FPN」이라 함)가 발생하고, 그것은 화질을 심하게 손상시킨다.
이러한 FPN의 발생을 방지하는 증폭형 고체 촬상장치가 일본국 특개평 5-252445호 공보에 개시되어 있다. 이 장치를 도 8을 참조하여 설명하기로 한다. 도 8의 장치는 센서전위(Vs)를 증폭하는 증폭용 트랜지스터(M1)를 화소마다 갖고, 차동 증폭기(2)를 포함하는 피드백 회로로 증폭용 트랜지스터(M1)의 채널전위를 감시하고, 그 채널 전위를 리세트 동작시에 기준전위(VR')로 고정한다. 리세트 동작은 리세트용 트랜지스터(M3)가 도통할 때 차동 증폭기(2)의 출력에 의하여 센서전위(Vs)를 조정함으로써 실행된다. 이와 같이 도 8의 장치는 증폭용 트랜지스터(M1)의 Vth의 편차를 회로적으로 저감시킨다.
그러나 상기 종래의 장치에서는 각 화소의 증폭용 트랜지스터(Ml)의 채널전위를 감시할 때 스위칭 트랜지스터(M2)를 비도통(OFF)상태로 하고, 증폭용 트랜지스터(M1)와 스위칭 트랜지스터(M2) 사이의 전위를 차동 증폭기(2)의 입력부에 부여한다. 이것은, 상기 장치가 증폭용 트랜지스터(M1)를 흐르는 전류의 크기를 출력 (Is)으로서 판독하는 구성을 채용하고, 스위칭 트랜지스터(M2)가 도통상태에 있으면 증폭용 트랜지스터(M1)의 채널 전위를 검지할 수 없기 때문이라고 생각할 수 있다. 도 8의 장치에 의하면, 증폭용 트랜지스터(M1)와 스위칭 트랜지스터(M2) 사이의 전위(V0)를 차동 증폭기(2)에 입력할 필요가 있기 때문에, 각 화소로부터 차동 증폭기(2)에 이르는 배선을 특별히 설치할 필요가 있다. 또, 하나의 차동 증폭기(2)에 의하여 모든 화소에 대해서의 피드백을 실행하는데는 화소선택을 위한 스위칭 트랜지스터와는 별도로 새롭게 트랜지스터를 각 화소에 설치할 필요가 있다. 따라서, 다수의 화소가 2차원적으로 배열된 에어리어 센서인 경우, 상기 구성을 채용하는 것은 실용적이지 않다.
또, 상기 차동 증폭기(2)에 의한 피드백은 포토센서(1)에 축적되어 있는 신호전하가 트랜지스터(M1 및 M2)를 통해 판독될 때 실행되는 것은 아니고, 스위칭 트랜지스터(M2)가 비도통 상태일 때 실행된다. 이와 같이, 상기 종래 기술에 의하면, 실제의 출력 동작시와 같은 상태에서의 출력에 기초를 둔 피드백이 행해지는 것은 아니기 때문에 피드백의 정밀도 향상이 불충분하게 된다.
본 발명의 목적은 화소 내의 구동소자의 특성 편차에 기인하는 노이즈를 정밀도가 높은 피드백에 의해 해소할 수 있는 물리량 분포 검지 반도체 장치 및 그 구동방법을 제공하기 위한 것이다.
도 1은 본 발명에 의한 물리량 분포 검지 반도체 장치의 제 1 실시예의 주요부를 도시한 도면.
도 2는 본 발명에 의한 물리량 분포 검지 반도체 장치의 제 2 실시예를 도시한 회로도.
도 3은 본 발명에 의한 구동방법의 실시예를 도시한 타이밍도.
도 4는 본 발명에 의한 물리량 분포 검지 반도체 장치의 제 3 실시예를 도시한 회로도.
도 5는 본 발명에 의한 구동방법의 다른 실시예를 도시한 타이밍도.
도 6은 본 발명에 의한 물리량 분포 검지 반도체 장치의 제 4 실시예를 도시한 회로도.
도 7은 본 발명에 의한 물리량 분포 검지 반도체 장치의 제 5 실시예를 도시한 회로도.
도 8은 종래의 물리량 분포 검지 반도체 장치의 주요부를 도시한 회로도.
* 도면의 주요 부분에 대한 부호의 설명 *
21 : 행선택 시프트 레지스터(V-S/R)
22 : 화소선택 트랜지스터 23 : 화소
24 : 광전 변환 축적부(정보 축적부) 25 : 구동 트랜지스터(D-Tr)
26 : 구동 트랜지스터(25)의 게이트부 27 : 로드 트랜지스터(L-Tr)
28 : 제 1 전원전압(Vdd) 단자 29 : 제 2 전원전압(Vss) 단자
30 : 로드 게이트 전압(V1) 단자 31 : SFC의 출력노드
32 : 선택행 구동부 33 : 선택행 구동전압 입력부
34 : 선택행 구동 트랜지스터 35 : 리세트 전압 입력부
36 : 선택행 리세트 구동 트랜지스터 37 : 화소 리세트 트랜지스터
38 : 열선택 시프트 레지스터(H-S/R) 39 : 열선택 트랜지스터
40 : 출력 버퍼 41 : 출력부
42 : 참조신호 입력부 43 : 연산 증폭기
44 : ＋측 입력부 45 : －측 입력부
47 : 행 선택수단 출력부 48 : 열 선택수단 출력부
49 : 열선택 구동부 50 : 물리량 검지 축적영역
51 : n행이 선택된 기간 52 : (n+1)행이 선택된 기간
53 : 선택행 구동전압 54 : 53의 전압 기준점(0V)
55 : 제 n행의 행 선택전압 56 : 제 (n+1)행의 행 선택전압
62 : 참조신호 63 : 62의 기준전압(0V)
64 : (m-1)열의 열 선택전압 65 : m열의 열 선택전압
66 : (m+1)열의 열 선택전압 68 : 리세트 펄스
70 : 선택열 리세트 구동 트랜지스터 71 : 연산 증폭기
72 : 참조신호 입력부 74 : 귀환행 선택 트랜지스터
75 : 화소 리세트 트랜지스터 76 : 리세트 행선택 트랜지스터
77 : 리세트 전압 입력부 78 : 샘플링 펄스 입력부
79 : 샘플링 트랜지스터 80 : 샘플링 출력부
81 : 출력부(41)의 출력전압 82 : 리세트 펄스
83 : 샘플링 펄스 84 : 샘플링 출력전압
85 : 참조신호 86 : 85의 기준전압(0V)
87 : 제 n행 제 (m-1)열의 화소로부터의 출력
88 : 제 n행 제 (m-1)열의 화소가 리세트된 상태에서의 출력
91 : 리세트열 선택 트랜지스터 92 : 화소 리세트 트랜지스터
93 : 인버터 94 : 접지용 트랜지스터
본 발명에 의한 제 1의 물리량 분포 검지 반도체 장치는 복수의 단위영역을 구비하고, 상기 복수의 단위영역 각각은 물리적 자극에 응답하여 제 1 전위상태로부터 상기 물리적 자극의 물리량에 따른 제 2 전위상태로 천이할 수 있는 정보 축적부와, 상기 정보 축적부의 전위상태에 따른 전위를 출력단자로 출력하는 구동소자와, 상기 단위영역의 선택을 수행하는 스위칭 소자를 갖는 물리량 분포 검지 반도체 장치로서, 상기 스위칭 소자가 도통상태에 있을 때 상기 스위칭 소자에 의하여 선택된 구동소자의 출력을 접수하고, 상기 정보 축적부의 전위상태에 따른 신호를 출력하는 출력부와, 상기 스위칭 소자가 도통상태에 있을 때 상기 선택된 구동소자의 출력을 접수하여 상기 구동소자의 상기 출력이 참조전위와 실질적으로 같아지도록 상기 정보 축적부분의 상기 제 1 전위상태를 조절하는 출력 조정부와, 상기 복수의 단위영역 중 어느 하나의 단위영역에 속하는 상기 정보 축적부의 전위상태에 따른 신호를 얻기 위하여, 상기 어느 하나의 단위영역에 속하는 상기 스위칭 소자를 도통상태로 하는 영역 선택부를 추가로 구비한다.
본 발명에 의한 제 2의 물리량 분포 검지 반도체 장치는, 복수의 단위영역을 구비하고, 상기 복수의 단위영역 각각이 물리적 자극에 응답하여 제 1 전위상태로부터 상기 물리적 자극의 물리량에 따른 제 2 전위상태로 천이할 수 있는 정보 축적부와, 상기 정보 축적부의 전위상태에 따라 전위를 출력단자로 출력하는 구동소자와, 상기 단위영역의 선택을 수행하는 스위칭 소자를 갖는 물리량 분포 검지 반도체 장치로서, 상기 스위칭 소자가 도통상태에 있을 때 상기 스위칭 소자에 의하여 선택된 구동소자의 출력을 접수하고, 상기 정보 축적부의 전위상태에 따른 신호를 출력하는 출력부와, 상기 출력부에서 출력된 상기 신호를 접수하여 상기 신호의 전위레벨이 참조전위와 실질적으로 같아지도록 상기 정보 축적부분의 상기 제 1 전위상태를 조절하는 출력 조정부와, 상기 복수의 단위영역 중 어느 하나의 단위영역에 속하는 상기 정보 축적부의 전위상태에 따른 신호를 얻기 위하여, 상기 어느 하나의 단위 영역에 속하는 상기 스위칭 소자를 도통상태로 하는 영역 선택부를 추가로 구비한다.
상기 구동소자는 상기 정보 축적부에 접속된 게이트와, 상기 출력부에 접속되어 상기 출력단자로서 기능하는 소스와, 전원전위를 접수하는 드레인을 갖는 M0S 트랜지스터이어도 된다.
상기 구동소자의 상기 소스에 접속된 부하소자를 구비하고, 상기 구동소자 및 상기 부하소자에 의하여 소스 폴로어 회로가 형성되는 것이 바람직하다.
상기 스위칭 소자는 상기 영역 선택부로부터의 신호를 접수하는 게이트와, 상기 구동소자의 상기 소스에 접속된 드레인과, 상기 출력부에 접속된 소스를 갖는 MOS 트랜지스터이어도 된다.
상기 정보 축적부는 상기 물리적 자극을 전하로 변화하는 검지부와, 상기 전하를 축적하는 축적부를 갖고 있어도 된다.
상기 검지부는 PN 접합형의 광전 변환소자이어도 된다.
상기 축적부는 PN 접합형의 용량소자이어도 된다.
상기 각 단위영역은 리세트 펄스에 응답하여 상기 정보 축적부의 전위상태를 강제적으로 상기 제 1 전위상태에 리세트하는 리세트 소자를 구비하는 것이 바람직하다.
상기 리세트 소자는 상기 리세트 펄스를 게이트부에서 접수하는 M0S 트랜지스터이어도 된다.
상기 리세트 소자는 상기 출력 조정부의 출력을 게이트부에서 접수하는 M0S 트랜지스터이어도 된다.
상기 출력 조정부의 출력은 상기 리세트 소자가 상기 정보 축적부의 전위상태를 리세트할 때 상기 리세트 소자를 통하여 상기 정보 축적부에 공급되어도 된다.
상기 출력 조정부의 출력은 상기 리세트 소자가 상기 정보 축적부의 전위상태를 리세트할 때 상기 리세트 소자의 게이트 부분에 공급되어도 된다.
상기 복수의 단위영역은 복수의 그룹으로 분할되고, 또, 상기 출력 조정부는 동일한 기능을 갖는 복수의 조정기를 포함하고, 상기 복수의 그룹 각각에 상기 복수의 조정기 중 어느 하나가 할당되어도 된다.
상기 복수의 조정기 각각은 연산 증폭기, 반전 차동 증폭기 또는 비교기로 구성되어도 된다.
상기 복수의 조정기에는 공통선을 통하여 상기 참조전위가 부여되어도 된다.
상기 출력 조정부는 단일의 조정기를 포함하고, 상기 복수의 단위영역 각각에 상기 단일의 조정기가 할당되어도 된다.
상기 복수의 단위영역은 행 및 열 형상으로 배열되고, 상기 영역 선택부는 행 방향을 따라 배열된 복수의 단위영역을 선택하는 행 선택회로를 구비하고, 상기 행 선택회로의 출력은 선택된 행에 속하는 복수의 단위영역 내의 상기 스위칭 소자를 도통시키는 동시에, 상기 선택된 행에 속하는 복수의 단위영역 내의 상기 리세트 소자에 대하여 상기 펄스가 전달되도록 하여도 된다.
상기 출력부에 접속된 샘플링 홀드회로를 추가로 구비하여도 된다.
상기 복수의 단위영역은 행 및 열 형상으로 배열되고, 상기 영역 선택부는 열 방향을 따라 배열된 복수의 단위영역을 선택하는 열 선택회로와, 각 열의 단위영역과 상기 출력부 사이에 접속된 열 선택소자를 구비하고, 상기 열 선택소자는 상기 열 선택회로의 출력에 응답하여 선택된 열에 속하는 단위영역 내의 상기 구동소자의 출력을 상기 출력부에 부여하도록 하여도 된다.
상기 복수의 단위영역은 행 및 열 형상으로 배열되고, 상기 영역 선택부는 열 방향을 따라 배열된 복수의 단위영역을 선택하는 열 선택회로와, 각 열의 단위영역과 상기 출력부와 사이에 접속된 열 선택소자와, 각 열의 단위영역과 상기 리세트 펄스의 입력부 사이에 접속된 선택열 리세트 소자를 구비하고, 상기 열 선택소자는 상기 열 선택회로의 출력에 응답하여 선택된 열에 속하는 단위영역 내의 상기 구동소자의 출력을 상기 출력부에 부여하고, 상기 선택열 리세트 소자는 상기 열 선택회로의 출력에 응답하여 선택된 열에 속하는 상기 리세트 소자에 상기 리세트 펄스를 부여하도록 하여도 된다.
각 행의 단위영역과 상기 출력 조정부 사이에 접속된 귀환행 선택소자를 구비하고, 상기 귀환행 선택소자는 선택된 행에 속하는 단위영역 내의 상기 리세트 소자에 상기 출력 조정부의 출력을 전달하게 된다.
본 발명에 의한 제 1의 물리량 분포 검지 반도체 장치의 구동방법은, 복수의 단위영역을 구비하고, 상기 복수의 단위영역 각각은 물리적 자극에 응답하여 제 1 전위상태로부터 상기 물리적 자극의 물리량에 따른 제 2 전위상태로 천이할 수 있는 정보 축적부와, 상기 정보 축적부의 전위상태에 따른 전위를 출력단자로 출력하는 구동소자와, 상기 단위영역의 선택을 행하는 스위칭 소자를 갖는 물리량 분포 검지 반도체 장치의 구동방법으로서, 상기 스위칭 소자가 도통상태에 있을 때 상기 스위칭 소자에 의하여 선택된 구동소자에 따라 상기 정보 축적부의 전위상태에 따른 신호를 출력하는 공정과, 상기 스위칭 소자가 도통상태에 있을 때 상기 구동소자의 상기 출력이 참조전위와 실질적으로 같아지도록 상기 정보 축적부분의 상기 제 1 전위상태를 조절하는 공정을 포함한다.
본 발명에 의한 제 2의 물리량 분포 검지 반도체 장치의 구동방법은, 복수의 단위영역을 구비하고, 상기 복수의 단위영역 각각이 물리적 자극에 응답하여 제 1 전위상태로부터 상기 물리적 자극의 물리량에 따른 제 2 전위상태로 천이할 수 있는 정보 축적부와, 상기 정보 축적부의 전위상태에 따른 전위를 출력단자로 출력하는 구동소자와, 상기 단위영역의 선택을 행하는 스위칭 소자를 갖는 물리량 분포 검지 반도체 장치의 구동방법으로서, 상기 스위칭 소자가 도통상태에 있을 때 상기 스위칭 소자에 의하여 선택된 구동소자에 따라 상기 정보 축적부의 전위상태에 따른 신호를 출력하는 공정과, 상기 스위칭 소자가 도통상태에 있을 때 상기 신호의 전위레벨이 참조전위와 실질적으로 같아지도록 상기 정보 축적부분의 상기 제 1 전위상태를 조절하는 공정을 포함한다.
상기 조정공정은 귀환회로에 의하여 실행되도록 하는 것이 바람직하다.
상기 조정공정은 상기 정보 축적부의 전위상태를 상기 제 1 전위상태에 리세트할 때 실행되는 것이 바람직하다.
상기 복수의 단위영역이 행 및 열 형상으로 배열되고, 상기 조정공정은 각 행에 속하는 모든 단위영역에 대하여 상기 정보 축적부의 전위상태에 따른 신호를 출력하는 공정을 종료한 후, 상기 선택된 행에 속하는 모든 단위영역에 대하여 실행되도록 하여도 된다.
상기 복수의 단위영역이 행 및 열 형상으로 배열되고, 상기 조정공정은 선택된 행에 속하는 하나의 단위영역에 대하여 상기 정보 축적부의 전위상태에 따른 신호를 출력하는 공정을 종료한 후, 상기 단위영역에 대하여 실행되도록 하여도 된다.
상기 선택된 행에 속하는 각 단위영역에 대하여 상기 정보 축적부의 전위상태에 따른 신호를 출력하는 공정을 실행하는 동안 상기 출력된 신호를 샘플링하여도 된다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.
( 실 시 예 )
( 제 1 실시예 )
이하, 첨부도면을 참조하여 본 발명에 의한 물리량 분포 검지 반도체 장치의 제 l 실시예를 설명하기로 한다.
도 1은 본 장치의 주요부 구성도이다. 본 장치는 증폭형 고체 촬상장치로서, 실제로는 반도체 기판 상에 1차원/2차원적으로 배열된 복수의 단위영역을 구비한다. 도 1에서는 간단화를 위하여 복수의 단위영역 중 하나에 대하여 다른 요소와의 관계를 기재한다.
도 1에 도시된 단위영역은 화소(23)이다. 상기 화소(23)는 광에 응답하여 제 1 전위상태(초기상태)로부터 광량에 따른 제 2 전위상태로 천이할 수 있는 광전 변환 축적부(정보 축적부)(24)와, 광전 변환 축적부(24)의 전위상태에 따라 증폭동작을 수행하는 구동 Tr(구동소자: 이하「D-Tr」이라 함)(25)와, D-Tr(25)의 선택을 수행하는 화소선택 Tr(스위칭 소자)(22)와, 광전 변환 축적부(24)의 전위상태를 강제적으로 초기 상태로 리세트하기 위한 화소 리세트 Tr(37)을 갖는다.
본 실시예의 광전 변환 축적부(24)는 광의 조사를 받아 광전변환에 의하여 신호전하를 생성하는 광전 변환부와, 생성된 신호전하를 축적하는 축적부를 겸한 PN 접합형 포토다이오드로 구성된다. 그러나, 광전 변환 축적부(24)로서는 광전변환에 의하여 신호전하를 생성하는 광전 변환부와는 별도로, 생성된 신호전하를 축적하는 축적부를 갖는 구성을 채용하여도 된다. 그 경우, 축적부는 PN 접합형의 용량소자이어도 되고, 스택형의 용량소자이어도 된다.
선택된 화소(23) 내의 D-Tr(구동소자)(25)의 출력은 화소선택 Tr(22) 및 후술하는 열 선택 Tr(39)을 통하여 출력버퍼(40)에 부여될 때 후술하는 연산 증폭기(43)의 마이너스(－)측 입력부(45)에도 부여된다. 또, 본원 명세서에 있어서, 구동소자의「출력」이란, 구동소자의 일단자(출력단자)에 나타나는 전위의 레벨을 의미한다. 본 실시예에서의 구동소자인 D-Tr(25)의 출력은, 후술하는 바와 같이 D-Tr(25)의 게이트부(26) 전위와 D-Tr(25)의 임계값(Vt)에 의하여 정해진다. D-Tr(25)을 흐르는 전류의 양은 부하소자로서 기능하는 로드 Tr(이하「L-Tr」이라 함)(27)에 의하여 정해진다.
이하, 도 1의 장치의 구성을 보다 상세히 설명하기로 한다.
도 1의 장치는 선택행 구동과 선택행 리세트 구동을 제어하는 행 선택 시프트 레지스터(이하 V-S/R 이라 함)(21)를 갖는다. V-S/R(21)의 출력부(47)는 선택행 구동부(32)를 버퍼부로서 선택행 구동 Tr(34)과 선택행 리세트 구동 Tr(36) 각각의 게이트부에 접속된다. 선택행 구동 Tr(34)의 드레인은 선택행 구동전압 입력부(33)에 접속된다. 선택행 구동 Tr(34)이 도통상태에 있을 때 선택행 구동전압 입력부(33)에 부여되는 신호(Vls)가 화소 선택 Tr(22)의 게이트부에 공급된다. 선택행 리세트 구동 Tr(36)의 드레인은 리세트 전압 입력부(35)에 접속된다. 선택행 리세트 구동 Tr(36)이 도통상태에 있을 때 리세트 전압 입력부(35)에 부여되는 리세트 전압(øR)이 화소 리세트 Tr(37)의 게이트부에 공급된다.
V-S/R(21)에 의하여 선택된 행에 속하는 화소 선택 Tr(22)에 대하여, 선택행 구동부(32) 내의 선택행 구동 Tr(34)을 통하여 선택행 구동전압 입력부(33)의 전압 (V1s)이 전달된다. 열 선택 시프트 레지스터(이하 H-S/R 이라 함)(38)의 출력부(48)는 열 선택 Tr(39)의 게이트부에 접속되고, H-S/R(38)에 의하여 선택된 열에 속하는 열 선택 구동부(49) 내의 열 선택 Tr(39)이 도통상태로 된다. 그 결과, 선택된 행 및 열에 속하는 화소(23) 내의 광전 변환 축적부(24)에 축적되는 신호 전하량에 의하여 D-Tr(25)의 게이트부(26) 전위가 변화된다.
D-Tr(25)의 드레인은 제 1 전원전압 단자(28)에 접속되고, 소스는 화소선택 Tr(22)을 통해 L-Tr(27)의 드레인에 접속된다. L-Tr(27)의 소스는 제 2 전원전압단자(29)에 접속되고, 게이트부는 로드 게이트 전압(V1)단자(30)에 접속된다. 이렇게 하여 D-Tr(25) 및 L-Tr(27)은 D-Tr(25)의 게이트부(26)를 입력부로 하고, 노드(31)를 출력부로 하는 소스 폴로어 회로(SFC)를 형성한다. 이 SFC는 D-Tr(25)의 게이트부(26)의 전위변화를 출력노드(31)의 전위변화로서 출력하고, 버퍼(제 1 버퍼)로서 기능한다. 이 SFC 에서는 L-Tr(27)이 정전류원으로서 기능하고, D-Tr(25)의 소스(출력단자) 전위는 게이트부(26)에 인가되는 전압으로부터 「임계값(Vt)」 을 뺀 값이 된다.
SFC의 출력노드(31)는 열 선택 Tr(39)을 통해 출력버퍼(40)의 입력부에 접속되는 동시에, 연산 증폭기(43)의 －측 입력부(45)에도 접속된다. 연산 증폭기(43)의 ＋측 입력부(44)에는 참조신호(참조전위)(Vref)가 인가되는 참조신호 입력부(42)가 접속된다. 연산 증폭기(43)의 출력부(46)는 대응하는 화소(23) 내의 화소 리세트 Tr(37)을 통해 그 화소(23) 내의 광전 변환 축적부(24) 및 구동 Tr(25)의 게이트부(26)에 접속된다.
광전 변환 축적부(24)에 축적된 신호전하에 따른 신호가 출력버퍼(40)로부터 출력된 후, 광전 변환 축적부(24)에 축적된 신호전하가 리세트된다. 이 리세트가 행해질 때 리세트 전압 입력부(35)에 인가된 리세트 전압(øR)이 선택행 구동부(32)의 선택행 리세트 구동 Tr(36)을 통해 화소 리세트 Tr(37)의 게이트부로 전달된다. 연산 증폭기(43)의 출력은 그 출력부(46)에 접속된 화소 리세트 Tr(37)을 통해 광전 변환 축적부(24)에 부여된다. 상기 구성은 귀환회로를 형성하고, 연산 증폭기(43)의 특성으로부터 그 ＋측 입력부(44)와 －측 입력부(45)가 같은 전위가 되도록 출력부(46)로부터 출력된다. 그 결과, 리세트 동작 중에 출력노드(31)의 전위가 참조전위(Vref)와 같아지도록 광전 변환 축적부(24)의 전위상태가 조정된다. 이와 같이, 상기 조정은 행 선택이 행해지는 상태에서 SFC가 동작하고, 통상의 신호출력 발생시와 동등한 상태에서 실행된다. 또, 참조신호의 전위는 Vdd보다도 구동 Tr(25)의 임계값 전압(Vt) 상당값 이상 낮게 설정함으로써 안정된 동작이 달성된다.
본 실시예에 의하면, 증폭 연산기(43)에 의한 피드백이 통상의 신호출력 발생시와 동등한 상태에서 실행되기 때문에, 높은 정밀도로 광전 변환 축적부(24)의 초기상태를 조정할 수 있다. 또, D-Tr(구동소자)(25)와 화소선택 Tr(스위칭 소자) (22) 사이에 위치하는 노드의 전위가 아니라, 화소선택 Tr(22)과 출력버퍼(40) 사이에 위치하는 노드의 전위에 따라 광전 변환 축적부(24)의 초기 상태를 조정하기 때문에 화소(23)가 복수개 배열되어도 각 화소(23)와 대응하는 증폭 연산기(43)를 연결하는 추가적인 배선이나 추가적인 스위칭 소자가 불필요하다. 그 때문에, 화소수가 많은 경우에도 장치의 사이즈 증가를 억제할 수 있다.
또, 도 1에 도시된 화소를 1차원적으로 배열함으로써 리니어 센서를 구성할 수 있고, 2차원적으로 배열함으로써 에어리어 센서를 구성할 수 있다.
( 제 2 실시예 )
도 2는 본 발명에 의한 물리량 분포 검지 반도체 장치의 제 2 실시예를 나타낸다. 본 실시예의 장치는 기본적으로는 제 1 실시예에 있어서의 물리량 분포 검지 반도체 장치와 같은 구성을 갖는다. 단, 본 실시예의 장치에서는 물리량 검지 축적영역(50) 내에서 복수의 화소(23)가 행(row) 및 열(column)로 배열된다. 도 2에서는 n, m을 정수로 하여 제 (n-1)행, 제 n행, 제 (n+1)행, 제 (m-1)열, 제 m열, 제 (m+1)열의 화소(23)가 기재되어 있다. 도 2의 구성요소 중 도 1에 도시된 구성요소에 대응하는 구성요소에 대해서는 도 1에 도시된 참조부호와 동일한 참조부호를 할당한다.
본 실시예에서는 동일 열 내에 포함되는 복수의 D-Tr(25) 각각은 그 열에 대하여 할당된 하나의 L-Tr(27)과 함께 SFC를 형성한다. 보다 상세하게는 각 L-Tr(27)의 드레인은 대응하는 열 내에 포함되는 복수의 화소 내의 화소선택 Tr(22)의 소스에 접속된 공통배선에 접속된다.
본 실시예의 연산 증폭기(43)는 열마다 설정되고, 그 －측 입력부(45)는 대응하는 열의 SFC 출력노드(31)에 접속된다. 각 연산 증폭기(43)의 출력부는 대응하는 열의 화소 리세트 Tr(37)을 통해 광전 변환 축적부(24)에 접속된다. 복수의 연산 증폭기(43)의 ＋측 입력부(44)는 참조신호 입력부(42)에 공통으로 접속된다.
도 2에 추가하여 도 3을 참조하여 상기 장치의 구동방법을 설명하기로 한다.
도 3에 도시된 바와 같이, 전압의 기준점(0V)(54)에 대하여「하이(High)」의 상태에 있는 선택행 구동전압(V1s)(53)이 선택행 구동전압 입력부(33)에 인가된다. 그 동안, V-S/R(21)의 출력부(47)는 각 행의 선택행 구동 Tr(34)을 차례로 도통상태로 한다. 그 결과, 각 행의 선택행 구동 Tr(34)로부터 차례로 행선택 전압이 출력된다. 행선택 전압은 선택행 구동전압 입력부(33)에 인가된 선택행 구동전압(Vls)이 각 행의 선택행 구동 Tr(34)을 통하여 각 행에 속하는 복수의 화소 선택 Tr(22)의 게이트부에 부여되는 전압이고, 선택된 행에 속하는 복수의 화소 선택 Tr(22)을 일제히 도통상태로 한다. 도 3에서는 기간(51)에서 제 n행의 행선택 전압(55)이 출력된 후, 기간(52)에서 제 (n+1)행의 행선택 전압(56)이 출력된다.
각 행이 선택되는 동안, 각 열의 H-S/R의 출력부(48)로부터 열선택 전압이 차례로 출력된다. 도 3에서는 제 (m-1)열의 열선택 전압(64), 제 m 열의 열선택 전압(65) 및 제 (m+1)열의 열선택 전압(66)이 차례로 출력된다. 열선택 전압(64 ∼66)은 대응하는 열의 열선택 Tr(39)을 도통시킴으로써 제 (m-1)열, 제 m열 및 제 (m+1)열이 차례로 선택된다. 그 결과, 선택된 행에 속하는 각 화소로부터의 출력이 출력버퍼(40)에 차례로 부여된다. 이와 같이, 제 n행이 선택된 기간(51)내에 H-S/R(38)에 선택된 열의 열선택 구동부(49)의 열선택 Tr(39)이 도통상태로 됨으로써 각 열이 차례로 선택되고, 제 n행에 속하는 각 화소로부터 출력(60)이 출력버퍼를 통하여 출력된다.
각 열이 선택되는 동안, 리세트 전압 입력부(35)에 인가되는 리세트 전압(6l)은「로우(Low)」상태에 있지만, 각 행의 선택기간이 종료되기 전, 리세트 전압 입력부(35)에 리세트 펄스(68)가 입력된다. 이와 같이, 제 n행의 각 열로부터의 신호를 출력한 후에 인가되는 리세트 펄스(68)에 의하여, 제 1 실시예에 대하여 설명한 연산 증폭기(43)를 이용한 귀환회로가 동작하고, 제 n행에 포함되는 모든 광전 변환 축적부(24)의 전위가 리세트시의 각 열의 SFC 출력이 참조신호(62)와 같아지도록 설정된다. 제 n행이 선택되는 기간(51)내에 제 n행 내의 각 화소로부터의 출력과, 광전 변환 축적부(24)의 전위 조정 및 리세트가 종료한다. 그 후, 기간(52)에서 제 (n+1)행이 선택되어 같은 구동이 행해진다. 또, 참조신호 입력부(42)에는 참조신호(62)가 인가된다.
본 실시예에 의하면, 각 연산 증폭기(43)가 대응하는 1열 내의 복수의 화소에 대하여 동시에 초기 상태의 조정을 행한다. 그 때문에, 화소마다 연산 증폭기를 설치하는 것보다도 적은 개수의 연산 증폭기에 의하여 모든 화소의 조정을 실행할 수 있다.
( 제 3 실시예 )
도 4는 본 발명에 의한 물리량 분포 검지 반도체 장치의 제 3 실시예를 나타낸다. 본 실시예가 제 2 실시예와 다른 점은 하나의 장치에 단일의 연산 증폭기(71)가 설정되고, 각 화소에 공유되는 점이다. 이 연산 증폭기(71)의 ＋측 입력부(44)에는 ＋측 입력부(44)에 접속된 참조신호 입력부(72)를 통해 참조신호(ref)가 입력된다. 다른 쪽 연산 증폭기(71)의 －측 입력부(45)에는 출력버퍼(40)를 통하여 출력부(41)로부터 출력되는 출력(1)이 입력된다.
연산 증폭기(71)의 출력부는 리세트 기간만 도통하는 단일의 Tr(73)을 통하여 각 열에 할당된 귀환행 선택 Tr(74)의 드레인에 접속된다. 각 귀환행 선택 Tr(74)의 소스는 대응하는 열 내의 각 화소 리세트 Tr(75)의 드레인에 접속된다. 화소 리세트 Tr(75)의 소스는 그 화소 리세트 Tr(75)이 포함되는 화소 내의 광전변환 축적부(24)에 접속되고, 화소 리세트 Tr(75)의 게이트부는 그 화소 내의 리세트 행선택 Tr(76)의 소스에 접속된다. 리세트 행선택 Tr(76)의 드레인은 각 열에 할당된 선택열 리세트 구동 Tr(70)을 통해 리세트 전압 입력부(77)에 접속된다. H-S/R(38)에 의하여, 어느 열이 선택되어 그 열에 속하는 선택열 리세트 구동 Tr(70)이 도통하면, 선택된 행에 속하는 리세트 행선택 Tr(76)을 통하여 리세트 전압이 화소 리세트 Tr(75)의 게이트부에 부여되어 화소 리세트 Tr(75)이 도통한다. 그 때, 그 도통하는 화소 리세트 Tr(75)을 통하여 연산 증폭기(71)부터의 출력전압이 광전 변환 축적부(24)에 부여된다. 그 결과, 선택된 행 및 선택된 열에 속하는 단일의 화소에 포함되는 광전 변환 축적부(24)에 대하여 리세트 기간만 연산 증폭기(71)의 출력이 주어지게 된다.
또, H-S/R(38)의 출력부는 선택열 구동부(49)를 제 3 버퍼부로 하여 열선택 Tr(39)과 선택열 리세트 구동 Tr(70) 각각의 게이트부에 접속되고, 선택열 구동과 선택열 리세트 구동을 제어한다.
출력버퍼(40)의 출력부는 게이트부가 샘플링 펄스 입력부(78)에 접속된 샘플링 Tr(79)을 통해 커패시터에 접속된다. 샘플링 Tr(79)과 커패시터 사이에 샘플링출력부(80)가 접속되고, 샘플링 홀드회로가 형성된다.
다음으로, 도 4에 부가하여 도 5를 참조하여 본 실시예의 구동방법을 설명하기로 한다. 도 5에 있어서, 81은 출력부(41)의 출력전압, 82는 리세트 전압 입력부(77)에 인가되는 리세트 펄스, 83은 출력을 샘플링하기 위하여 샘플링 펄스 입력부(78)에 인가되는 샘플링 펄스, 84는 샘플링 출력부(80)로 출력되는 출력전압, 85는 연산 증폭기(71)의 ＋측 입력부와 접속된 참조신호 입력부(72)에 인가되는 참조신호, 86은 그 기준전압(0V), 87은 제 n행 제 (m-1)열의 화소로부터의 출력, 88은 그 화소가 리세트된 상태에서의 출력을 나타낸다.
어떤 행이 선택된 상태에서 각 열이 선택될 때, SFC의 출력이 출력버퍼(40)를 통하여 출력되는 점에서는 본 실시예 장치의 동작도 제 2 실시예 장치의 동작과 동일하다. 구동방법으로서 다른 것은, 열을 선택하는 기간 중에 복수의 리세트 펄스(82)를 인가하여 각 화소로부터의 출력동작을 행할 때마다 리세트 동작을 실행하는 점에 있다. 보다 상세하게는, V-S/R(21)에 의하여 제 n행이 선택된 기간(51)에 H-S/R(38)에 의하여 제 (m-1)열이 선택되었을 때, 제 n행 제 (m-1)열의 화소에 축적되어 있던 정보가 열선택 Tr(39) 및 출력버퍼(40)를 통하여 출력된다. H-S/R(38)이 제 (m-1)열을 선택하는 기간 중에 리세트 펄스(82)를 인가함으로써, 리세트행 선택 Tr(76)을 통하여 화소 리세트 Tr(75)의 게이트에 리세트 전압을 인가한다.
한편, 출력버퍼(40)를 통하여 출력부(41)로부터 출력되는 출력(81)과 참조신호(85)는 각각 연산 증폭기(71)의 －측 입력부(45)와 ＋측 입력부(44)에 접속된 참조신호 입력부(72)에 입력되기 때문에, 연산 증폭기(71)의 출력전압은 리세트 기간만 도통하는 Tr(73)과 귀환행 선택 Tr(74)을 통하여 리세트 Tr(75)의 전원으로서 공급된다.
그 결과, 리세트시의 SFC 출력이 참조신호(85)와 같아지도록 광전변환 축적부(24)의 전위가 설정된다. 이러한 동작이 모든 화소에 대하여 실행된다.
본 실시예에 이러한 장치의 출력은 출력(81)으로서 표시되는 바와 같이 화소로부터의 출력(87)과 리세트 동작 중의 출력(88)이 교대로 연속하여 나타난다. 그러나, 화소로부터의 출력(87)만을 장치로부터 인출하는 것이 바람직하다. 그 때문에 화소로부터의 출력동작 중에 샘플링 Tr(79)의 게이트부에 접속된 샘플링 펄스 입력부(78)에 샘플링 펄스(83)를 인가함으로써 출력(87)을 샘플링 Tr(79)에 접속된 용량부에 기억하고, 샘플링 출력부(80)로부터 출력한다. 이렇게 함으로써, 화소로부터의 출력(87)만을 장치로부터 인출할 수 있다.
본 실시예에 의하면, 소자 전체에서 공통의 연산 증폭기를 하나 설치하면 되고, 열마다 연산 증폭기를 설치할 필요가 없으므로 소자 면적을 작게 할 수 있다. 단, 제 2 실시예에 비교하여 본 실시예의 연산 증폭기는 그 동작속도가 빠를 필요가 있다.
( 제 4 실시예 )
도 6은 본 발명에 의한 물리량 분포 검지 반도체 장치의 제 4 실시예를 나타낸다. 도 6에 있어서, 91은 리세트 열선택 Tr, 92는 화소 리세트 Tr, 93은 인버터, 94는 접지용 Tr 이다.
본 실시예에서도 제 3 실시예와 마찬가지로 각 화소 출력후, 열선택 중에 리세트 동작을 수행한다. 제 3 실시예에서는 연산 증폭기(71)의 출력전압이 공급되는 장소가 화소 리세트 Tr(75)의 전원 입력부인 데 대하여, 본 실시예에서는 연산 증폭기(71)의 출력전압이 귀환행 선택 Tr(74)을 통하여 화소 리세트 Tr(92)의 게이트부에 공급된다. 그 때문에, 열선택 펄스가 게이트부에 공급되는 리세트열 선택 Tr(91)이 설정되어 화소 리세트 Tr의 게이트부로의 전압공급을 제어한다.
본 실시예에 의하면, 연산 증폭기(71)의 출력이 화소 리세트 Tr(92)의 게이트부에 입력되므로, 보다 안정한 구동으로 하기 위하여 리세트 기간 이외는 화소 리세트 Tr(92)이 완전히 열린 상태인 것이 바람직하다. 즉, 리세트 기간 이외는 화소 리세트 Tr(92)의 게이트부에 인가되는 전압은 완전히 0V 인 것이 바람직하다. 그 때문에, 리세트 펄스(82)를 반전시키는 인버터(93)의 출력을 게이트부에 접속한 접지용 Tr(94)을 설치한다.
또, 본 실시예에 이러한 장치의 각 부의 전위파형은 도 5에 도시된 것과 같다.
( 제 5 실시예 )
도 7은 본 발명에 의한 물리량 분포 검지 반도체 장치의 제 5 실시예를 나타낸다. 본 실시예에서는 제 4 실시예와 마찬가지로, 연산 증폭기(71)의 출력전압이 화소 리세트 Tr(92)의 게이트부에 인가된다. 그러나, 본 실시예의 리세트열 선택 Tr(91)이 광전변환 축적부(24)와 화소 리세트 Tr(92) 사이의 도통/비도통을 제어하는 점에서 제 4 실시예와 다르다. 도 7의 구성에 의해서도 제 4 실시예의 구동과 같은 구동을 행할 수 있다.
또, 여기에 설명한 실시예는 간단화를 위하여 광전 변환부와 신호전하 축적부를 겸한 광전변환 축적부를 구비한 경우를 설명하였으나, 광전 변환부와 신호전하 축적부가 개별로 형성된 경우도 물론 유효하다.
또한, 출력버퍼를 통하여 출력을 인출하는 경우를 예로 들어 설명하였으나, 출력버퍼가 반드시 필요한 것은 아니다. 출력은 배선 또는 단자에 의하여 장치 외부로 인출되도록 하여도 된다. 본원 명세서에서의 「출력부」는 출력버퍼의 유무에 관계없이 정보 축적부의 전위상태에 따른 신호를 장치 외부로 출력하기 위하여 기능하는 부분을 광범위하게 포함하는 것으로 한다. 또한, 출력 조정수단으로서 연산 증폭기를 이용한 귀환회로를 갖는 실시예에 대하여 본 발명을 설명하였으나, 연산 증폭기 이외에 출력 조정수단으로서 차동반전 증폭기 또는 비교기를 이용하는 것도 가능하다.
고체 촬상장치를 예로 들어 본 발명을 설명하였으나, 예를 들면 X선, 적외선, 온도, 자장, 전장, 압력 등 그 밖의 물리량을 검지하는 검지부를 설치하고, 받은 물리량에 의하여 변화된 전위를 구동 Tr의 게이트부로 전달하면, 광 이외의 물리량 분포 검지 반도체 장치 일반에 물론 유효하다. 광 이외의 물리량, 예를 들면 온도의 분포를 검지하는 경우, 온도에 따라 전위 또는 전압이 변화되는 소자를 광전변화 축적부 대신에 사용하면 된다. 압력의 분포를 검지하는 경우, 압전소자를 광전 변화 축적부 대신에 사용하면 된다.
상술한 바와 같이 본 발명에 의하면, 구동소자에 접속된 스위칭 소자가 도통상태에 있을 때, 선택된 구동소자의 출력을 접수하고, 구동소자의 출력이 참조전위에 실질적으로 같아지도록 정보 축적부의 전위상태를 조절하는 출력 조정부를 구비하기 때문에, 실제의 출력 동작시와 같은 상태에서의 출력에 기초한 피드백이 행해져 피드백의 정밀도가 향상된다. 또, 출력 조정부의 동작을 위하여, 단위영역을 선택하는 스위칭 소자와는 별도로 각 단위영역에 새롭게 트랜지스터를 설치할 필요가 없다.
본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 첨부된 특허청구범위에 개시된 본 발명의 사상과 범위를 통해 각종 수정, 변경, 대체 및 부가가 가능할 것이다.

Claims (45)

  1. 복수의 단위영역을 구비하고,
    상기 복수의 단위영역 각각은,
    물리적 자극에 응답하여 제 1 전위상태로부터 상기 물리적 자극의 물리량에 따른 제 2 전위상태로 천이할 수 있는 정보 축적부와,
    상기 정보 축적부의 전위상태에 따른 전위를 출력단자로 출력하는 구동소자와,
    상기 단위영역의 선택을 행하는 스위칭 소자를 갖는 물리량 분포 검지 반도체 장치에 있어서,
    상기 스위칭 소자가 도통상태에 있을 때 상기 스위칭 소자에 의하여 선택된 구동소자의 출력을 접수하고, 상기 정보 축적부의 전위상태에 따른 신호를 출력하는 출력부와,
    상기 스위칭 소자가 도통상태에 있을 때 상기 선택된 구동소자의 출력을 접수하여 상기 구동소자의 상기 출력이 참조전위와 실질적으로 같아지도록 상기 정보 축적부의 상기 제 1 전위상태를 조절하는 출력 조정부와,
    상기 복수의 단위영역 중 어느 하나의 단위영역에 속하는 상기 정보 축적부의 전위상태에 따른 신호를 얻기 위하여, 상기 어느 하나의 단위영역에 속하는 상기 스위칭 소자를 도통상태로 하는 영역 선택부를 추가로 포함하는 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  2. 복수의 단위영역을 구비하고,
    상기 복수의 단위영역 각각은,
    물리적 자극에 응답하여 제 1 전위상태로부터 상기 물리적 자극의 물리량에 따른 제 2 전위상태로 천이할 수 있는 정보 축적부와,
    상기 정보 축적부의 전위상태에 따라 전위를 출력단자로 출력하는 구동소자와,
    상기 단위영역의 선택을 수행하는 스위칭 소자를 갖는 물리량 분포 검지 반도체 장치에 있어서,
    상기 스위칭 소자가 도통상태에 있을 때 상기 스위칭 소자에 의하여 선택된 구동소자의 출력을 접수하고, 상기 정보 축적부의 전위상태에 따른 신호를 출력하는 출력부와,
    상기 출력부로부터 출력된 상기 신호를 접수하여 상기 신호의 전위레벨이 참조전위와 실질적으로 같아지도록 상기 정보 축적부분의 상기 제 1 전위상태를 조절하는 출력 조정부와,
    상기 복수의 단위영역 중 어느 하나의 단위영역에 속하는 상기 정보 축적부의 전위상태에 따른 신호를 얻기 위하여, 상기 어느 하나의 단위영역에 속하는 상기 스위칭 소자를 도통상태로 하는 영역 선택부를 추가로 구비하는 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  3. 제 1 항에 있어서,
    상기 구동소자는,
    상기 정보 축적부에 접속된 게이트와,
    상기 출력부에 접속되어 상기 출력단자로서 기능하는 소스와,
    전원전위를 접수하는 드레인을 갖는 MOS 트랜지스터인 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  4. 제 2 항에 있어서,
    상기 구동소자는,
    상기 정보 축적부에 접속된 게이트와,
    상기 출력부에 접속되어 상기 출력단자로서 기능하는 소스와,
    전원전위를 접수하는 드레인을 갖는 MOS 트랜지스터인 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  5. 제 3 항에 있어서,
    상기 구동소자의 상기 소스에 접속된 부하소자를 구비하고,
    상기 구동소자 및 상기 부하소자에 의하여 소스 폴로어 회로가 형성되는 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  6. 제 4 항에 있어서,
    상기 구동소자의 상기 소스에 접속된 부하소자를 구비하고,
    상기 구동소자 및 상기 부하소자에 의하여 소스 폴로어 회로가 형성되는 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  7. 제 3 항에 있어서,
    상기 스위칭 소자는,
    상기 영역 선택부로부터 신호를 접수하는 게이트와,
    상기 구동소자의 상기 소스에 접속된 드레인과,
    상기 출력부에 접속된 소스를 갖는 MOS 트랜지스터인 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  8. 제 4 항에 있어서,
    상기 스위칭 소자는,
    상기 영역 선택부로부터 신호를 접수하는 게이트와,
    상기 구동소자의 상기 소스에 접속된 드레인과,
    상기 출력부에 접속된 소스를 갖는 MOS 트랜지스터인 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  9. 제 1 항에 있어서,
    상기 정보 축적부는 상기 물리적 자극을 전하로 변화하는 검지부와, 상기 전하를 축적하는 축적부를 갖는 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  10. 제 2 항에 있어서,
    상기 정보 축적부는 상기 물리적 자극을 전하로 변화하는 검지부와, 상기 전하를 축적하는 축적부를 갖는 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  11. 제 9 항에 있어서,
    상기 검지부는 PN 접합형의 광전 변환소자인 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  12. 제 10 항에 있어서,
    상기 검지부는 PN 접합형의 광전 변환소자인 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  13. 제 11 항에 있어서,
    상기 축적부는 PN 접합형의 용량소자인 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  14. 제 12 항에 있어서,
    상기 축적부는 PN 접합형의 용량소자인 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  15. 제 1 항에 있어서,
    상기 각 단위영역은 리세트 펄스에 응답하여 상기 정보 축적부의 전위상태를 강제적으로 상기 제 1 전위상태로 리세트하는 리세트 소자를 포함하는 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  16. 제 2 항에 있어서,
    상기 각 단위영역은 리세트 펄스에 응답하여 상기 정보 축적부의 전위상태를 강제적으로 상기 제 1 전위상태로 리세트하는 리세트 소자를 포함하는 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  17. 제 15 항에 있어서,
    상기 리세트 소자는 상기 리세트 펄스를 게이트부에서 접수하는 MOS 트랜지스터인 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  18. 제 16 항에 있어서,
    상기 리세트 소자는 상기 리세트 펄스를 게이트부에서 접수하는 MOS 트랜지스터인 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  19. 제 15 항에 있어서,
    상기 리세트 소자는 상기 출력 조정부의 출력을 게이트부에서 접수하는 MOS 트랜지스터인 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  20. 제 16 항에 있어서,
    상기 리세트 소자는 상기 출력 조정부의 출력을 게이트부에서 접수하는 MOS 트랜지스터인 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  21. 제 15 항에 있어서,
    상기 출력 조정부의 출력은 상기 리세트 소자가 상기 정보 축적부의 전위상태를 리세트할 때, 상기 리세트 소자를 통하여 상기 정보 축적부에 공급되는 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  22. 제 16 항에 있어서,
    상기 출력 조정부의 출력은 상기 리세트 소자가 상기 정보 축적부의 전위상태를 리세트할 때, 상기 리세트 소자를 통하여 상기 정보 축적부에 공급되는 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  23. 제 19 항에 있어서,
    상기 출력 조정부의 출력은 상기 리세트 소자가 상기 정보 축적부의 전위상태를 리세트할 때, 상기 리세트 소자의 게이트 부분에 공급되는 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  24. 제 20 항에 있어서,
    상기 출력 조정부의 출력은 상기 리세트 소자가 상기 정보 축적부의 전위상태를 리세트할 때, 상기 리세트 소자의 게이트 부분에 공급되는 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  25. 제 1 항에 있어서,
    상기 복수의 단위영역은 복수의 그룹으로 분할되고, 또한, 상기 출력 조정부는 동일한 기능을 갖는 복수의 조정기를 포함하며,
    상기 복수의 그룹 각각에 상기 복수의 조정기 중 어느 하나가 할당되는 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  26. 제 25 항에 있어서,
    상기 복수의 조정기 각각은 연산 증폭기, 반전 차동 증폭기 또는 비교기로 구성되는 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  27. 제 26 항에 있어서,
    상기 복수의 조정기에는 공통선을 통하여 상기 참조전위가 부여되는 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  28. 제 15 항에 있어서,
    상기 출력 조정부는 단일의 조정기를 포함하고,
    상기 복수의 단위영역 각각에 상기 단일의 조정기가 할당되는 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  29. 제 16 항에 있어서,
    상기 출력 조정부는 단일의 조정기를 포함하고,
    상기 복수의 단위영역 각각에 상기 단일의 조정기가 할당되는 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  30. 제 15 항에 있어서,
    상기 복수의 단위영역은 행 및 열 형상으로 배열되고,
    상기 영역 선택부는 행 방향을 따라 배열된 복수의 단위영역을 선택하는 행 선택회로를 구비하며,
    상기 행 선택회로의 출력은,
    선택된 행에 속하는 복수의 단위영역 내의 상기 스위칭 소자를 도통시키는 동시에,
    상기 선택된 행에 속하는 복수의 단위영역 내의 상기 리세트 소자에 대하여 상기 펄스가 전달되도록 하는 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  31. 제 16 항에 있어서,
    상기 복수의 단위영역은 행 및 열 형상으로 배열되고,
    상기 영역 선택부는 행 방향을 따라 배열된 복수의 단위영역을 선택하는 행 선택회로를 구비하며,
    상기 행 선택회로의 출력은,
    선택된 행에 속하는 복수의 단위영역 내의 상기 스위칭 소자를 도통시키는 동시에,
    상기 선택된 행에 속하는 복수의 단위영역 내의 상기 리세트 소자에 대하여 상기 펄스가 전달되도록 하는 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  32. 제 2 항에 있어서,
    상기 출력부에 접속된 샘플링 홀드회로를 추가로 포함하는 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  33. 제 1 항에 있어서,
    상기 복수의 단위영역은 행 및 열 형상으로 배열되고,
    상기 영역 선택부는 열 방향을 따라 배열된 복수의 단위영역을 선택하는 열 선택회로와,
    각 열의 단위영역과 상기 출력부 사이에 접속된 열 선택소자를 구비하고,
    상기 열 선택소자는 상기 열 선택회로의 출력에 응답하여, 선택된 열에 속하는 단위영역 내의 상기 구동소자의 출력을 상기 출력부에 부여하는 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  34. 제 15 항에 있어서,
    상기 복수의 단위영역은 행 및 열 형상으로 배열되고,
    상기 영역 선택부는 열 방향을 따라 배열된 복수의 단위영역을 선택하는 열 선택회로와,
    각 열의 단위영역과 상기 출력부 사이에 접속된 열 선택소자와,
    각 열의 단위영역과 상기 리세트 펄스의 입력부 사이에 접속된 선택열 리세트 소자를 구비하고,
    상기 열 선택소자는 상기 열 선택회로의 출력에 응답하여, 선택된 열에 속하는 단위영역 내의 상기 구동소자의 출력을 상기 출력부에 부여하고,
    상기 선택열 리세트 소자는 상기 열 선택회로의 출력에 응답하여, 선택된 열에 속하는 상기 리세트 소자에 상기 리세트 펄스를 부여하는 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  35. 제 16 항에 있어서,
    상기 복수의 단위영역은 행 및 열 형상으로 배열되고,
    상기 영역 선택부는 열 방향을 따라 배열된 복수의 단위영역을 선택하는 열 선택회로와,
    각 열의 단위영역과 상기 출력부 사이에 접속된 열 선택소자와,
    각 열의 단위영역과 상기 리세트 펄스의 입력부 사이에 접속된 선택열 리세트 소자를 구비하고,
    상기 열 선택소자는 상기 열 선택회로의 출력에 응답하여, 선택된 열에 속하는 단위영역 내의 상기 구동소자의 출력을 상기 출력부에 부여하고,
    상기 선택열 리세트 소자는 상기 열 선택회로의 출력에 응답하여, 선택된 열에 속하는 상기 리세트 소자에 상기 리세트 펄스를 부여하는 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  36. 제 32 항에 있어서,
    각 행의 단위영역과 상기 출력 조정부 사이에 접속된 귀환행 선택소자를 구비하고,
    상기 귀환행 선택소자는 선택된 행에 속하는 단위영역 내의 상기 리세트 소자에 상기 출력 조정부의 출력을 전달하는 것을 특징으로 하는 물리량 분포 검지 반도체 장치.
  37. 복수의 단위영역을 구비하고, 상기 복수의 단위영역 각각은,
    물리적 자극에 응답하여 제 l 전위상태로부터 상기 물리적 자극의 물리량에 따른 제 2 전위상태로 천이할 수 있는 정보 축적부와,
    상기 정보 축적부의 전위상태에 따른 전위를 출력단자로 출력하는 구동소자와,
    상기 단위영역의 선택을 행하는 스위칭 소자를 갖는 물리량 분포 검지 반도체 장치의 구동방법에 있어서,
    상기 스위칭 소자가 도통상태에 있을 때 상기 스위칭 소자에 의하여 선택된 구동소자에 따라 상기 정보 축적부의 전위상태에 따른 신호를 출력하는 공정과,
    상기 스위칭 소자가 도통상태에 있을 때 상기 구동소자의 상기 출력이 참조전위와 실질적으로 같아지도록, 상기 정보 축적부분의 상기 제 1 전위상태를 조절하는 공정을 포함하는 것을 특징으로 하는 물리량 분포 검지 반도체 장치의 구동방법.
  38. 복수의 단위영역을 구비하고, 상기 복수의 단위영역 각각은,
    물리적 자극에 응답하여 제 1 전위상태로부터 상기 물리적 자극의 물리량에 따른 제 2 전위상태로 천이할 수 있는 정보 축적부와,
    상기 정보 축적부의 전위상태에 따른 전위를 출력단자에 출력하는 구동소자와,
    상기 단위영역의 선택을 하는 스위칭 소자를 갖는 물리량 분포 검지 반도체 장치의 구동방법에 있어서,
    상기 스위칭 소자가 도통상태에 있을 때 상기 스위칭 소자에 의하여 선택된 구동소자에 따라 상기 정보 축적부의 전위상태에 따른 신호를 출력하는 공정과,
    상기 스위칭 소자가 도통상태에 있을 때 상기 신호의 전위레벨이 참조전위와 실질적으로 같아지도록 상기 정보 축적부분의 상기 제 1 전위상태를 조절하는 공정을 포함하는 것을 특징으로 하는 물리량 분포 검지 반도체 장치의 구동방법.
  39. 제 37 항에 있어서,
    상기 조정공정은 귀환회로에 의하여 실행되는 것을 특징으로 하는 물리량 분포 검지 반도체 장치의 구동방법.
  40. 제 38 항에 있어서,
    상기 조정공정은 귀환회로에 의하여 실행되는 것을 특징으로 하는 물리량 분포 검지 반도체 장치의 구동방법.
  41. 제 37 항에 있어서,
    상기 조정공정은 상기 정보 축적부의 전위상태를 상기 제 1 전위상태에 리세트할 때 실행되는 것을 특징으로 하는 물리량 분포 검지 반도체 장치의 구동방법.
  42. 제 38 항에 있어서,
    상기 조정공정은 상기 정보 축적부의 전위상태를 상기 제 1 전위상태에 리세트할 때 실행되는 것을 특징으로 하는 물리량 분포 검지 반도체 장치의 구동방법.
  43. 제 37 항에 있어서,
    상기 복수의 단위영역이 행 및 열 형상으로 배열되고,
    상기 조정공정은 각 행에 속하는 모든 단위영역에 대하여 상기 정보 축적부의 전위상태에 따른 신호를 출력하는 공정을 종료한 후, 상기 선택된 행에 속하는 모든 단위영역에 대하여 실행되는 것을 특징으로 하는 물리량 분포 검지 반도체 장치의 구동방법.
  44. 제 38 항에 있어서,
    상기 복수의 단위영역이 행 및 열 형상으로 배열되고,
    상기 조정공정은 선택된 행에 속하는 하나의 단위영역에 대하여 상기 정보 축적부의 전위상태에 따른 신호를 출력하는 공정을 종료한 후, 상기 단위영역에 대하여 실행되는 것을 특징으로 하는 물리량 분포 검지 반도체 장치의 구동방법.
  45. 제 44 항에 있어서,
    상기 선택된 행에 속하는 각 단위영역에 대하여 상기 정보 축적부의 전위상태에 따른 신호를 출력하는 공정을 실행하는 동안, 상기 출력된 신호를 샘플링하는 것을 특징으로 하는 물리량 분포 검지 반도체 장치의 구동방법.
KR10-1998-0003043A 1997-02-04 1998-02-04 물리량 분포 검지 반도체 장치 및 그 구동방법 KR100463859B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2117297 1997-02-04
JP???9-021172 1997-02-04
JP97-021172 1997-02-04

Publications (2)

Publication Number Publication Date
KR19980071065A true KR19980071065A (ko) 1998-10-26
KR100463859B1 KR100463859B1 (ko) 2005-06-29

Family

ID=12047512

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0003043A KR100463859B1 (ko) 1997-02-04 1998-02-04 물리량 분포 검지 반도체 장치 및 그 구동방법

Country Status (4)

Country Link
US (1) US6469740B1 (ko)
EP (1) EP0856989A3 (ko)
KR (1) KR100463859B1 (ko)
TW (1) TW390096B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101107168B1 (ko) * 2010-01-04 2012-01-25 삼성모바일디스플레이주식회사 엑스레이 검출장치 및 이의 구동방법
US8681940B2 (en) 2010-01-05 2014-03-25 Samsung Display Co., Ltd. Apparatus and method for X-ray detecting

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10257392A (ja) * 1997-03-14 1998-09-25 Matsushita Electron Corp 物理量分布検知半導体装置およびその駆動方法ならびにその製造方法
EP1711002A3 (en) * 1997-08-15 2011-06-08 Sony Corporation Solid-state image sensor and method of driving same
EP0928101A3 (en) * 1997-12-31 2001-05-02 Texas Instruments Incorporated CMOS area array sensors
WO1999035521A1 (fr) * 1998-01-09 1999-07-15 Hitachi, Ltd. Affichage a cristaux liquides
KR100352757B1 (ko) * 1998-06-02 2002-09-16 가부시끼가이샤 도시바 고속도 동작 고체 촬상 장치
KR100265364B1 (ko) * 1998-06-27 2000-09-15 김영환 넓은 동적 범위를 갖는 씨모스 이미지 센서
US6665012B1 (en) 1998-09-22 2003-12-16 Pixim, Inc. Process-scalable high spatial resolution and low bit resolution CMOS area image sensor
JP3512152B2 (ja) * 1998-10-14 2004-03-29 松下電器産業株式会社 増幅型固体撮像装置およびその駆動方法
JP3578648B2 (ja) * 1998-11-16 2004-10-20 松下電器産業株式会社 増幅型固体撮像装置およびその駆動方法
US6677995B1 (en) * 1999-02-04 2004-01-13 Agere Systems Inc. Array readout system
JP2001218113A (ja) * 2000-02-02 2001-08-10 Minolta Co Ltd 固体撮像装置
US7053945B1 (en) * 2000-07-26 2006-05-30 Micron Technolopgy, Inc. Image sensor having boosted reset
US6888572B1 (en) * 2000-10-26 2005-05-03 Rockwell Science Center, Llc Compact active pixel with low-noise image formation
EP1362475B1 (en) * 2000-11-16 2008-12-10 California Institute Of Technology Photodiode cmos imager with column-feedback soft-reset
US6653992B1 (en) * 2001-02-28 2003-11-25 Varian Medical Systems, Inc. Method and circuit for reduction of correlated noise
DE10123853A1 (de) * 2001-05-16 2002-11-28 Bosch Gmbh Robert Schaltungsanordnung, Bildsensorvorrichtung und Verfahren
US7298406B2 (en) * 2002-01-16 2007-11-20 Micron Technology, Inc. Ground referenced pixel reset
US7317484B2 (en) * 2003-02-26 2008-01-08 Digital Imaging Systems Gmbh CMOS APS readout scheme that combines reset drain current and the source follower output
US7215369B2 (en) * 2003-04-02 2007-05-08 Micron Technology, Inc. Compact pixel reset circuits using reversed current readout
US7274397B2 (en) * 2003-08-11 2007-09-25 Micron Technology, Inc. Image sensor with active reset and randomly addressable pixels
KR100559451B1 (ko) * 2003-09-17 2006-03-10 한국과학기술원 Ｃｍｏｓ 이미지센서
US7589326B2 (en) 2003-10-15 2009-09-15 Varian Medical Systems Technologies, Inc. Systems and methods for image acquisition
US7095028B2 (en) * 2003-10-15 2006-08-22 Varian Medical Systems Multi-slice flat panel computed tomography
US7573519B2 (en) * 2005-10-26 2009-08-11 Eastman Kodak Company Method for correcting eclipse or darkle
WO2007066762A1 (ja) * 2005-12-09 2007-06-14 Omron Corporation 固体撮像装置
US8130298B2 (en) * 2008-02-07 2012-03-06 International Business Machines Corporation Wide dynamic range image sensor utilizing switch current source at pre-determined switch voltage per pixel
JP5530277B2 (ja) 2010-07-09 2014-06-25 パナソニック株式会社 固体撮像装置およびその駆動方法
JP5470181B2 (ja) 2010-07-09 2014-04-16 パナソニック株式会社 固体撮像装置
JP5530839B2 (ja) 2010-07-09 2014-06-25 パナソニック株式会社 固体撮像装置
WO2012105259A1 (ja) 2011-02-04 2012-08-09 パナソニック株式会社 固体撮像装置およびその駆動方法
CN103703760B (zh) 2011-08-04 2017-08-25 松下知识产权经营株式会社 固体摄像装置以及开关电路
CN107888853B (zh) 2012-06-27 2020-09-01 松下知识产权经营株式会社 固体摄像装置
CN105144699B (zh) * 2013-03-15 2019-03-15 拉姆伯斯公司 阈值监测的有条件重置的图像传感器及其操作方法
KR20180060308A (ko) 2016-11-28 2018-06-07 삼성전자주식회사 이미지 센서
IT201700066147A1 (it) 2017-06-14 2018-12-14 Eye Tech S R L Circuito per il controllo della carica dei pixels in dispositivi di acquisizione di immagini digitali

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4556851A (en) * 1983-08-22 1985-12-03 Rca Corporation Reduction of noise in signal from charge transfer devices
JPS60169282A (ja) 1984-02-13 1985-09-02 Seiko Epson Corp 固体撮像素子の出力信号処理回路
JPS63296478A (ja) * 1987-05-28 1988-12-02 Nippon Hoso Kyokai <Nhk> 固体撮像装置
US4942474A (en) * 1987-12-11 1990-07-17 Hitachi, Ltd. Solid-state imaging device having photo-electric conversion elements and other circuit elements arranged to provide improved photo-sensitivity
FR2625593B1 (fr) * 1988-01-05 1990-05-04 Thomson Csf Procede et circuit de lecture a faible bruit pour matrice photosensible a transfert de ligne
US5162912A (en) * 1989-04-10 1992-11-10 Canon Kabushiki Kaisha Photoelectric conversion apparatus eliminating noise in an output signal
US5382975A (en) * 1991-08-30 1995-01-17 Fuji Xerox Co., Ltd. Image reading apparatus
JP3008657B2 (ja) 1992-03-04 2000-02-14 ソニー株式会社 増幅型固体撮像装置
US5335015A (en) * 1992-10-30 1994-08-02 Texas Instruments Incorporated Method for improved dynamic range of BCMD image sensors
US5493423A (en) * 1994-10-28 1996-02-20 Xerox Corporation Resettable pixel amplifier for an image sensor array
EP0773669B1 (en) * 1995-10-31 2000-01-12 Interuniversitair Micro-Elektronica Centrum Vzw Circuit, pixel, device and method for reducing fixed pattern noise in solid state imaging devices
US5892540A (en) * 1996-06-13 1999-04-06 Rockwell International Corporation Low noise amplifier for passive pixel CMOS imager
GB2317522B (en) * 1996-09-12 2000-09-27 Vsli Vision Limited Low noise operation of an image sensor
US6031570A (en) * 1997-03-19 2000-02-29 Omnivision Technologies, Inc. Image acquisition and processing system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101107168B1 (ko) * 2010-01-04 2012-01-25 삼성모바일디스플레이주식회사 엑스레이 검출장치 및 이의 구동방법
US8410450B2 (en) 2010-01-04 2013-04-02 Samsung Display Co., Ltd. Apparatus for detecting X-rays and method of operating the same
US8681940B2 (en) 2010-01-05 2014-03-25 Samsung Display Co., Ltd. Apparatus and method for X-ray detecting

Also Published As

Publication number Publication date
US6469740B1 (en) 2002-10-22
KR100463859B1 (ko) 2005-06-29
EP0856989A3 (en) 2001-04-18
TW390096B (en) 2000-05-11
EP0856989A2 (en) 1998-08-05

Similar Documents

Publication Publication Date Title
KR100463859B1 (ko) 물리량 분포 검지 반도체 장치 및 그 구동방법
JP5224942B2 (ja) 固体撮像装置
US8174422B2 (en) Power-supply-noise cancelling circuit and solid-state imaging device
US8605182B2 (en) Driving method of solid-state imaging apparatus with successive clamping
EP3076663B1 (en) Photoelectric conversion apparatus and photoelectric conversion system
US9490291B2 (en) Solid state imaging device and camera system
US8648949B2 (en) Solid-state imaging apparatus and driving method, in which pseudosignals from an amplifier are suppressed, and in which fixed pattern noises and shading are reduced
US9172951B2 (en) Test circuit for testing signal receiving unit, image pickup apparatus, method of testing signal receiving unit, and method of testing image pickup apparatus
US6903771B2 (en) Image pickup apparatus
US20030137594A1 (en) Image sensing apparatus, signal detection apparatus, and signal accumulation apparatus
US9549138B2 (en) Imaging device, imaging system, and driving method of imaging device using comparator in analog-to-digital converter
EP0951178A2 (en) A CMOS imager with a CDS circuit
US11863896B2 (en) Image sensor and photodetector with transistor diode-connected via a resistance element
KR100265364B1 (ko) 넓은 동적 범위를 갖는 씨모스 이미지 센서
EP3886430A1 (en) Slew rate control circuit for an image sensor
US6498332B2 (en) Solid-state image sensing device
JPH10281870A (ja) 物理量分布検知半導体装置およびその駆動方法
US6781627B1 (en) Solid state imaging device and electric charge detecting apparatus used for the same
JP6305818B2 (ja) 半導体装置
US5831675A (en) Solid state imaging device
KR100610581B1 (ko) 증폭 기능을 갖는 화소가 복수 배열된 증폭형 고체 촬상장치
JP2007166449A (ja) 固体撮像素子のｃｄｓ回路
US7030915B2 (en) Signal processing apparatus
JP3548244B2 (ja) 光電変換装置
US6677997B1 (en) Amplifying solid-state imaging device, and method for driving the same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121119

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131119

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141117

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20171114

Year of fee payment: 14

EXPY Expiration of term