KR19980069428A - 영상데이터의 저장 장치 - Google Patents

영상데이터의 저장 장치 Download PDF

Info

Publication number
KR19980069428A
KR19980069428A KR1019970006489A KR19970006489A KR19980069428A KR 19980069428 A KR19980069428 A KR 19980069428A KR 1019970006489 A KR1019970006489 A KR 1019970006489A KR 19970006489 A KR19970006489 A KR 19970006489A KR 19980069428 A KR19980069428 A KR 19980069428A
Authority
KR
South Korea
Prior art keywords
signal
address
image data
unit
output
Prior art date
Application number
KR1019970006489A
Other languages
English (en)
Other versions
KR100233533B1 (ko
Inventor
김서규
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019970006489A priority Critical patent/KR100233533B1/ko
Publication of KR19980069428A publication Critical patent/KR19980069428A/ko
Application granted granted Critical
Publication of KR100233533B1 publication Critical patent/KR100233533B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • H04N5/77—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)
  • Image Input (AREA)

Abstract

개시된 내용은 영상데이터를 저장하는 장치에 관한 것이다.
이 장치는 카메라로부터 영상데이터를 입력받아 디코딩하는 디코더(Decoder), 디코더로부터 PCLK(Pixel Clock)신호와 FLD(Field)신호를 입력받아 Y/C선택신호와 Y/C신호 각각에 대한 어드레스(Address)를 발생하여 출력하는 어드레스발생부(Generator), 디코더로부터 휘도(Y)신호와 색(C)신호를 입력받고, 어드레스발생부로부터 Y/C선택신호를 입력받아 Y/C선택신호에 따라 교번적으로 Y/C신호를 출력하는 제 1먹스(Mux)부 및 제 1먹스부로부터 Y/C신호를 입력받고, 어드레스발생부로부터 제 1먹스부에서 출력되는 Y/C신호에 대응하는 어드레스를 입력받아 Y/C신호를 저장하는 메모리부를 구비하고 있다. 이와 같은 장치를 이용하면 Y/C신호가 어드레스를 부여받아 구분된 영역에 각각 저장되므로 비데오코덱(Video Codec)이 저장된 Y/C신호를 사용함에 있어 영상데이터들을 재정렬해야하는 번거로움이 필요없게 된다.

Description

영상데이터의 저장 장치
본 발명은 영상데이터를 저장하는 장치에 관한 것이다.
TV화면 등의 주사선에 포함되는 휘도신호 Y와 색차신호 Cr, Cb의 비가 4:1:1인 경우, 카메라 등으로부터 입력되는 영상신호를 캡쳐보드(Capture Board)의 메모리부에서는 Y, Cr, Cb에 대한 데이터를 도 1에 도시한 것과 같은 형식으로 저장한다. 즉, 4개의 Y, 1개의 Cr, 그리고 1개의 Cb에 대한 데이터가 저장된 후 이 과정이 반복되어 데이터들이 저장된다. 그리고, H.263/H.260, MPEG 등의 화상 압축 알고리즘(Algorithm)에서도 상술한 형식으로 영상데이터를 저장한다.
그러나, 이 때 화상 압축 알고리즘의 비데오코덱(Video Codec)은 Y, Cr, Cb의 데이터들을 각각 따로 사용하므로 도시한 도 1과 같은 형식으로 저장된 데이터들을 비데오코덱이 코딩시 효과적으로 처리하기위해 재정렬해야하는 번거로움이 있었다. 즉, 도 2에 도시한 메모리맵(Map)에서 보듯이 입력되는 영상데이터에 대해 저장될 메모리영역을 세 개의 영역으로 분할하여 각 영역에 Y, Cr, Cb데이터를 재정렬해야 한다. 이 메모리맵의 Y, Cr, Cb의 영역은 일반적으로 2m:2l:2l의 비를 이룬다. 여기서 m:l의 관계는 Y, Cr, Cb의 포맷에 근거하여 4:2:2인 경우 4:2의 관계가, 그리고 4:1:1인 경우 4:1의 관계가 있다. 또한, l과 m, n의 관계는 l＜m＜n의 관계가 있다.
따라서, 이와 같은 불편함을 해결하기위한 본 발명의 목적은 캡쳐보드에 저장된 영상데이터들이 재정렬없이 곧바로 사용될 수 있도록 영상데이터를 저장하는 장치를 제공하고자 한다.
도 1은 기존 영상데이터의 저장된 형식을 나나낸 구조도,
도 2는 재배열된 영상데이터의 저장된 형식을 나타낸 구조도,
도 3은 본 발명에 따른 영상데이터의 저장장치를 나타낸 구성블록도,
도 4는 입/출력되는 신호에 대한 타이밍도.
도면의 주요부분에 대한 설명
31 : 카메라 32 : 디코더
33 : 어드레스발생부 34, 39 : 먹스부
35 : 메모리부 36 : 제어부
37 : 인버터 38 : 카운터
40 : 어드레스버퍼
이와 같은 목적을 달성하기위한 본 발명의 특징은 영상데이터의 저장 장치에 있어서, 카메라로부터 영상데이터를 입력받아 디코딩하는 디코더(Decoder), 디코더로부터 PCLK(Pixel Clock)신호와 FLD(Field)신호를 입력받아 Y/C선택신호와 Y/C신호 각각에 대한 어드레스(Address)를 발생하여 출력하는 어드레스발생부, 디코더로부터 휘도(Y)신호와 색(C)신호를 입력받고, 어드레스발생부(Generator)로부터 Y/C선택신호를 입력받아 Y/C선택신호에 따라 교번적으로 Y/C신호를 출력하는 제 1먹스(Mux)부 및 제 1먹스부로부터 Y/C신호를 입력받고, 어드레스발생부로부터 제 1먹스부에서 출력되는 Y/C신호에 대응하는 어드레스를 입력받아 Y/C신호를 저장하는 메모리부를 포함하는 영상데이터의 저장장치에 있다.
첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로한다.
도 3은 본 발명에 따른 영상데이터의 저장장치를 나타낸 구성블록도이다. 도시한 도 3의 장치는 피사체를 촬영하는 카메라(31)에 복합 아날로그 영상신호를 입력받아 디코딩(Decoding)하는 디코더(32)가 연결되어 있다. 디코더(32)의 출력단에는 영상데이터의 어드레스를 발생하는 어드레스발생부(33)와 디코더(32)로부터 출력되는 Y/C신호(휘도/색차신호)를 Y/C선택신호에 따라 선택하여 출력하는 제 1먹스부(34)가 있다. 어드레스발생부(33)와 제 1먹스부(34)에는 메모리부(35)가 연결되어 영상데이터를 저장한다.
어드레스발생부(33)는 영상데이터에 대한 어드레스를 지정하기위해 다수의 기능부를 포함하여 한 시스템을 이루고 있는 데 먼저, 디코더(32)로부터 PCLK신호와 FLD신호를 입력받아 출력하고 그 신호에 따라 제어기능을 갖는 제어부(36)가 있다. 그리고, 제어부(36)의 출력단에는 제어부(36)로부터 Y/C선택신호를 입력받아 역변환하는 인버터(Inverter)(37)와 Y/C선택신호를 입력받아 그 신호에 따라 어드레스를 선택하여 출력하는 제 2먹스부(39)가 있다. 또한, 제어부(36)의 출력단에는 제어부(36)의 제어하에 클리어(Clear; CLR)신호와 어드레스클럭(ACLK)신호를 입력받고, 제 2먹스부(39)로 ACLK신호를 출력하는 카운터(38)가 연결되어 있다. 카운터(38)에는 카운터(38)로부터 출력되는 ACLK신호에 대한 어드레스비트를 그대로 입력받는 제 2먹스부(39)의 A단자와 ACLK신호에 대한 어드레스비트를 재배열하여 재배열된 어드레스비트를 제 2먹스부(39)의 B단자로 출력하는 어드레스재배열부(41)가 연결되어 있다. 인버터(37)와 제 2먹스부(39)에는 어드레스버퍼(Buffer) (40)가 연결되어 있어 입력되는 어드레스를 조합하여 메모리부(35)로 출력한다. 어드레스발생부(33)가 이와 같이 형성됨으로써 영상데이터 저장장치가 구성된다.
이제, 이와 같은 구성을 이루는 영상데이터 저장장치의 동작에 대해 알아보도록 한다. 카메라(31)로부터 촬영된 피사체에 대한 복합 아날로그 영상신호는 디코더(32)로 입력된다. 그러면 디코더(32)는 입력받은 영상신호를 디코딩하고 Y/C신호(도 4(a), (b)에 도시함)를 제 1먹스부(34)로 출력한다. 또한, 제 1먹스부(34)는 어드레스발생부(33)의 제어부(36)로부터 Y/C선택신호(도 4(c)에 도시함)를 입력받는다. 그래서, 제 1먹스부(34)는 Y/C선택신호에 따라 Y신호와 C신호를 선택하여 메모리부(35)로 출력한다. 즉, 제 1먹스부(34)는 입력되는 Y/C선택신호가 하이레벨(High Level)이면 입력되는 신호 중에 Y신호를 선택하여 메모리부(35)로 출력하고, Y/C선택신호가 로(Low)레벨이면 입력되는 신호 중에 C신호를 선택하여 메모리부(35)로 출력한다. 이 과정은 반복되어 수행되고, 두 개의 Y신호가 출력되어 저장될 동안 Cr, Cb는 각각 하나씩 교대로 출력되어 저장된다. 즉, Y/C신호가 도 4(d)에 도시된 것처럼 Y0, Cr0, Y1, Cb0, Y2, Cr2 신호 순으로 선택출력되어 메모리부(35)로 출력된다. 이 때, 메모리부(35)는 입력받은 Y/C신호를 필드(Field)단위로 저장하게 되는 데 어드레스발생부(33)로부터 각 신호에 대한 어드레스를 부여받아 도시한 도 2와 같은 형태로 신호를 저장한다. 좀 더 자세하게 어드레스발생부(33)가 어떻게 동작하여 메모리부(35)에 영상데이터들이 저장되는 지 알아보도록 한다.
어드레스발생부(33)의 제어부(36)에는 디코더(32)로부터 PCLK신호와 FLD신호가 입력된다. 제어부(36)는 먼저 PCLK신호와 FLD신호를 연산하여 Y/C선택신호를 생성하여 제 1, 2먹스부(34, 39)와 인버터(37)로 출력하고, ACLK신호(도 4(e)에 도시함)를 생성하여 카운터(38)로 출력한다.
먼저, 인버터(37)는 어드레스 최상위 비트로써 제 1먹스부(34)에서 출력되는 Y신호와 C신호의 메모리부(35)에서의 저장영역을 구분하기위하여 입력된 Y/C선택신호를 역변환하여 변환된 신호(도 4(f)에 도시함)를 어드레스버퍼(40)로 출력한다. 이 인버터(37)를 거친 역변환된 신호의 Y/C신호에 대한 최상위 비트의 어드레스가 1개의 비트로써 지정된다. 그리고, 카운터(38)는 입력받은 ACLK신호를 카운트하여 제 2먹스부(39)로 출력하는 데, 제 2먹스부(39)의 A단자에는 ACLK신호가 m비트로써 그대로 입력되고, 제 2먹스부(39)의 B단자에는 ACLK신호가 어드레스재배열부(41)를 거쳐서 어드레스비트가 재배열되어 m비트로써 입력된다. 어드레스재배열부(41)에서 어드레스비트를 재배열하는 것은 제 1먹스부(34)로부터 두 개의 Y신호가 출력되어 저장될 동안 저장되는 1개의 C신호를 구분하여 Cr과 Cb신호가 각각 하나씩 교대로 출력되어 Cr영역과 Cb영역에 저장되도록하기 위해서다. 그래서, 어드레스재배열부(41)는 배열된 어드레스비트에서 최하위 어드레스 비트를 최상위 비트로 이동시키고 나머지 것들을 하나씩 아래로 내림으로써 어드레스비트를 재배열한다.
제 2먹스부(39)에 입력된 Y/C선택신호가 하이레벨이면 제 2먹스부(39)는 A단자를 선택하게 되고, 선택된 A단자의 어드레스는 m비트로써 어드레스버퍼(40)로 출력된다. 그리고, 제 2먹스부(39)에 입력된 Y/C선택신호가 로레벨이면 제 2먹스부(39)는 B단자를 선택하게 되고, 선택된 B단자의 어드레스는 m비트로써 어드레스버퍼(40)로 출력된다. 결국 A단자로부터는 Y신호에 대한 어드레스를, B단자로부터는 C신호에 대한 어드레스를 지정받는 것이고, B단자로는 어드레스비트가 재배열되어 어드레스가 입력되므로 교번적으로 Cr과 Cb에 대한 어드레스가 지정되어 m비트로써 어드레스버퍼(40)로 출력되는 것이다. 그래서, 어드레스버퍼(40)는 인버터(37)로부터 입력되는 최상위 어드레스와 제 2먹스부(39)로부터 입력받는 어드레스를 조합하여 m+1비트로써 메모리부(35)로 출력하고, 메모리부(35)에 입력된 Y신호와 C신호는 차례로 어드레스를 지정받아 필드단위로 저장된다.
이렇게 카운터(38)가 ACLK신호를 제 2먹스부(39)와 어드레스재배열부(41)로 출력하고 한 필드에 대한 영상데이터가 메모리부(35)에 저장되는 동작이 수행되는 동안 제어부(36)는 디코더(32)로부터 입력되는 FLD신호를 체크하여 한 필드의 주기가 되었으면 카운터(38)로 CLR신호를 입력한다. 그러면 카운터(38)는 CLR신호를 입력받아 초기화되어 상술한 동작과정을 다음 필드에 대해 반복한다.
이러한 과정을 통하여 메모리부(35)에는 도시한 도 2와 같은 형식으로 필드단위로써 영상데이터들이 저장된다.
상술한 바와 같이, 영상데이터에 어드레스를 부여하여 각 데이터에 대한 각 영역별로 데이터를 저장하므로 차후 저장된 데이터를 불러들여 사용함에 있어 데이터의 재정렬이 필요없고, 재정렬이 필요없음으로 인해 프로세싱 파워(Processing Power)를 절약할 수 있는 잇점이 있다.

Claims (13)

  1. 영상데이터의 저장 장치에 있어서,
    카메라로부터 영상데이터를 입력받아 디코딩하는 디코더(Decoder);
    상기 디코더로부터 PCLK(Pixel Clock)신호와 FLD(Field)신호를 입력받아 Y/C선택신호와 Y/C신호 각각에 대한 어드레스(Address)를 발생하여 출력하는 어드레스발생부(Generator);
    상기 디코더로부터 휘도(Y)신호와 색(C)신호를 입력받고, 상기 어드레스발생부로부터 Y/C선택신호를 입력받아 Y/C선택신호에 따라 교번적으로 Y/C신호를 출력하는 제 1먹스(Mux)부; 및
    상기 제 1먹스부로부터 Y/C신호를 입력받고, 상기 어드레스발생부로부터 상기 제 1먹스부에서 출력되는 Y/C신호에 대응하는 어드레스를 입력받아 Y/C신호를 저장하는 메모리부를 포함하는 영상데이터의 저장장치.
  2. 제 1항에 있어서, 상기 어드레스발생부는
    상기 디코더로부터 입력받는 상기 PCLK신호와 FLD신호를 연산하여 Y/C선택신호와 클리어(Clear;CLR)신호, 그리고 어드레스클럭(ACLK)신호를 생성하여 출력하는 제어부;
    상기 제어부로부터 Y/C선택신호를 인가받아 역변환하여 최상위 어드레스비트를 출력하는 인버터(Inverter);
    상기 제어부로부터 CLR신호를 입력받아 초기화되고, ACLK신호를 입력받아 카운트하여 ACLK신호를 출력하는 카운터(Counter);
    상기 카운터로부터 ACLK신호를 입력받아 어드레스비트를 재배열하여 출력하는 어드레스재배열부;
    상기 제어부로부터 Y/C선택신호를 입력받고, 상기 카운터로부터 출력되는 ACLK신호에 대한 제 1어드레스를 입력받으며, 상기 어드레스재배열부로부터 출력되는 ACLK신호에 대해 재배열된 제 2어드레스를 입력받아서, Y/C선택신호에 따라 상기 제 1, 2어드레스를 교번적으로 선택하여 출력하는 제 2먹스부; 및
    상기 인버터로부터 출력되는 최상위 어드레스비트와 상기 제 2먹스부로부터 출력되는 어드레스비트를 입력받아 조합하여 어드레스를 상기 메모리부로 출력하는 어드레스버퍼(Buffer)로 구성되는 것을 특징으로하는 영상데이터의 저장장치.
  3. 제 1항에 있어서, 상기 Y/C선택신호의 하이레벨(High Level)구간에서는 Y신호를 선택하는 구간이고, 로(Low)레벨구간에서는 C신호를 선택하는 구간인 것을 특징으로 하는 영상데이터의 저장장치.
  4. 제 1항에 있어서, 상기 메모리부는 필드(Field)단위로 영상데이터를 저장하는 것을 특징으로 하는 영상데이터의 저장장치.
  5. 제 1항에 있어서, 상기 메모리부는 메모리영역을 Y신호와 C신호영역으로 구분하여 저장하는 것을 특징으로 하는 영상데이터의 저장장치.
  6. 제 5항에 있어서, 상기 C신호영역은 색차신호 Cr과 Cb의 영역으로 구분되는 것을 특징으로 하는 영상데이터의 저장장치.
  7. 제 2항에 있어서, 상기 제어부는 상기 FLD신호를 체크하여 한 필드에 대한 주기가 되면 상기 카운터로 상기 CLR신호를 인가하는 것을 특징으로 하는 영상데이터의 저장장치.
  8. 제 2항에 있어서, 상기 인버터는 상기 메모리부에 저장되는 Y신호와 C신호의 영역을 구분하기위해 상기 Y/C선택신호를 역변환하는 것을 특징으로 하는 영상데이터의 저장장치.
  9. 제 2항에 있어서, 상기 어드레스재배열부는 상기 메모리부에 저장되는 C신호에서 Cr과 Cb의 저장영역을 구분하기 위하여 어드레스비트를 재배열하는 것을 특징으로 하는 영상데이터의 저장장치.
  10. 제 9항에 있어서, 상기 어드레스재배열부는 상기 ACLK신호에 대한 어드레스비트에서 최하위 어드레스비트를 최상위 어드레스비트로 이동시키고 나머지 어드레스비트를 하나씩 아래로 내리는 방법으로써 어드레스비트를 재배열하는 것을 특징으로 하는 영상데이터의 저장장치.
  11. 제 2항에 있어서, 상기 제 2먹스부는 입력받는 상기 Y/C선택신호가 하이레벨이면 상기 제 1어드레스를 선택하여 상기 어드레스버퍼로 출력하고, 상기 Y/C선택신호가 로레벨이면 상기 제 2어드레스를 선택하여 상기 어드레스버퍼로 출력하는 것을 특징으로 하는 영상데이터의 저장장치.
  12. 제 11항에 있어서, 상기 제 1어드레스는 Y신호에 대한 어드레스이고, 상기 제 2어드레스는 Cr과 Cb의 어드레스가 교번적인 것을 특징으로 하는 영상데이터의 저장장치.
  13. 제 1항에 있어서, 상기 Y/C신호는 상기 Y/C선택신호와 ACLK신호 그리고 역변환된 ACLK신호와 동기되어 출력되는 것을 특징으로 하는 영상데이터의 저장장치.
KR1019970006489A 1997-02-28 1997-02-28 영상데이터의 저장 장치 KR100233533B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970006489A KR100233533B1 (ko) 1997-02-28 1997-02-28 영상데이터의 저장 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970006489A KR100233533B1 (ko) 1997-02-28 1997-02-28 영상데이터의 저장 장치

Publications (2)

Publication Number Publication Date
KR19980069428A true KR19980069428A (ko) 1998-10-26
KR100233533B1 KR100233533B1 (ko) 1999-12-01

Family

ID=19498315

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970006489A KR100233533B1 (ko) 1997-02-28 1997-02-28 영상데이터의 저장 장치

Country Status (1)

Country Link
KR (1) KR100233533B1 (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0678335A (ja) * 1991-05-17 1994-03-18 Teac Corp 画像記録再生装置

Also Published As

Publication number Publication date
KR100233533B1 (ko) 1999-12-01

Similar Documents

Publication Publication Date Title
US7397944B2 (en) Processing pipeline of pixel data of a color image acquired by a digital sensor
KR100287728B1 (ko) 영상프레임동기화장치및그방법
KR100233533B1 (ko) 영상데이터의 저장 장치
US20060187340A1 (en) Method and apparatus for displaying frame rate altered video on interlaced display device
JP2006109114A (ja) 映像データ圧縮装置
EP1111918A1 (en) Image conversion device and method
JP4489760B2 (ja) ３ｄビデオ信号を生成する装置
US6266101B1 (en) Y/C separator
JP2001339722A (ja) マルチチャネル画像符号化装置、復号化表示装置、符号化方法および復号化表示方法
JP2817409B2 (ja) カラー画像信号復号化装置
KR100378788B1 (ko) 다중-표준형2화면영상신호처리회로
JPH0515349B2 (ko)
US7864865B2 (en) Line address computer for calculating the line addresses of decoded video data
US20050046742A1 (en) Image signal processing circuit
JP3255323B2 (ja) 画像処理装置
US20050190297A1 (en) Video signal processor and video display device
JP4109328B2 (ja) ビデオ信号符号化装置
KR100224622B1 (ko) 화면 구성을 위한 어드레스 발생장치
JPH1023330A (ja) 画像処理装置
JPS61192185A (ja) ２画面テレビ受信機
JPH11220731A (ja) 画像処理装置
JPH06311426A (ja) 画像処理装置
JP2001186524A (ja) ビデオ信号復号装置
JPH04145494A (ja) 画像信号処理装置
JPH0515348B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19970228

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19970228

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19990421

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19990806

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990913

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990914

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020830

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030829

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040830

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050830

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20060830

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20070830

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20080829

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20080829

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20100810