KR19980068065A - 소자분리막 형성방법 - Google Patents
소자분리막 형성방법 Download PDFInfo
- Publication number
- KR19980068065A KR19980068065A KR1019970004497A KR19970004497A KR19980068065A KR 19980068065 A KR19980068065 A KR 19980068065A KR 1019970004497 A KR1019970004497 A KR 1019970004497A KR 19970004497 A KR19970004497 A KR 19970004497A KR 19980068065 A KR19980068065 A KR 19980068065A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- film
- forming
- oxide film
- channel stop
- Prior art date
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
채널스톱용 불순물층에 의한 누설전류의 증가를 억제할 수 있는 소자분리막 형성방법에 대해 기재되어 있다. 이 방법은, 반도체기판 상에 패드산화막을 형성하는 단계와, 패드산화막 상에 활성영역을 한정하는 마스크층을 형성하는 단계와, 마스크층을 마스크로 사용하여 반도체기판을 산화시켜 비활성영역에 소자분리막을 형성하는 단계와, 반도체기판에 채널스톱용 불순물을 이온주입하는 단계 및 마스크층을 제거하는 단계를 구비하는 것을 특징으로하여 이루어진다.
Description
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 누설전류를 최소화한 소자분리막의 형성방법에 관한 것이다.
디램(DRAM)은 단위 셀이 하나의 트랜지스터와 하나의 캐패시터로 이루어진다. 트랜지스터는 캐피시터에 데이터를 입출력시키는 문(gate)의 역할을 하며, 캐패시터는 데이터(data)를 저장하는 창고와 같다. 캐패시터에 저장된 데이터는 일정 시간이 경과하면 다시 재충전해야 하는데, 이를 리프래쉬(refresh)라고 한다. 이러한 리프래쉬 특성은 디램의 제조에 있어서 가장 중요한 요소중의 하나로서, 리프래쉬 특성을 개선하고자 하는 많은 연구가 계속되어 왔다. 리프래쉬 특성을 개선하는 항목은 캐패시턴스를 증대시킴으로써 누설전류가 있어도 데이터를 유지하도록 하는 방법과, 누설전류를 감소시키는 방법으로 크게 나눌 수 있다.
도 1 내지 도 4는 리프래쉬 특성을 개선하기 위한 종래의 일 방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 반도체기판(100)에 열산화막을 160Å 정도 성장시켜 패드산화막(11)을 형성하고, 그 위에 폴리실리콘을 700Å 정도 증착하여 완충막(12)을 형성한 다음, 상기 완충막 위에 질화막(13)을 1,500Å 정도 증착한다. 다음에, 통상의 사진식각 공정을 적용하여 비활성영역의 상기 질화막(13)을 식각하여 활성영역과 비활성영역으로 구분하기 위한 마스크층을 형성한다.
도 2를 참조하면, 상기 질화막(13)을 산화 마스크로 사용하여 상기 결과물에 대해 고온산화 공정을 실시함으로써 상기 반도체기판(100)의 비활성영역에 3,500Å 정도의 필드산화막(14)을 형성한다. 이 때, 비활성영역에 형성된 완충막도 모두 산화되어 산화막이 된다.
도 3을 참조하면, 상기 질화막, 완충막 및 패드산화막을 제거한 후 결과물의 표면에 후속되는 이온주입시 완충역할을 하는 절연막(15)을 160Å 정도 형성한 후 상기 반도체기판에 채널이 형성되는 것을 방지하기 위한 채널스톱(channel stop)용 불순물이온 및 문턱전압을 조절하기 위한 불순물이온을 주입한다. 이 때, 채널스톱용 이온주입의 경우에는 비활성영역인 필드산화막(14)의 아래에만 이온이 주입되어야 하지만 공정상 활성영역 아래부분에도 채널스톱용 불순물층(16)이 형성된다.
도 4를 참조하면, 상기 반도체기판 상에 100Å 정도의 얇은 열산화막을 성장시켜 게이트절연막(17)을 형성한 후 전면에 폴리실리콘을 증착하여 게이트도전층을 형성한다. 이어서, 상기 게이트도전층을 부분적으로 식각하여 게이트전극(18)을 형성한 후, 상기 반도체기판에 불순물 이온을 주입하여 소오스/ 드레인영역(19)을 형성한다.
상기한 종래의 방법에서는 채널스톱용 이온주입시 필드산화막 아래의 비활성영역에만 불순물층이 형성되어야 하나, 반도체기판 전면에 이온주입을 실시하기 때문에 활성영역에도 불순물층이 형성된다. 또한, 게이트전극 형성후 소오스/ 드레인을 형성하기 위한 이온주입 공정이 진행되는데, 이 때 상기 소오스/ 드레인영역의 아래쪽에 채널스톱용 불순물층이 존재하기 때문에 그 부위의 웰(well) 농도가 증가되는데, 이는 전계를 강화시켜 누설전류를 증가시키는 요인으로 작용한다. 이러한 현상은 필드산화막(14)의 가장자리 부위에서는 더욱 심각하게 나타난다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 활성영역에 채널스톱용 불순물층이 형성되지 않도록 함으로써 전계의 증가에 의한 누설전류의 생성을 억제할 수 있는 소자분리막 형성방법을 제공하는 것이다.
도 1 내지 도 4는 리프래쉬 특성을 개선하기 위한 종래의 소자분리막 형성방법을 설명하기 위한 단면도들이다.
도 5 내지 도 8은 본 발명에 의한 소자분리막 형성방법을 설명하기 위하여 공정순서에 따라 도시한 단면도들이다.
상기 과제를 이루기 위하여 본 발명에 의한 소자분리막 형성방법은, 반도체기판 상에 패드산화막을 형성하는 단계; 상기 패드산화막 상에 활성영역을 한정하는 마스크층을 형성하는 단계; 상기 마스크층을 마스크로 사용하여 상기 반도체기판을 산화시켜 비활성영역에 소자분리막을 형성하는 단계; 상기 반도체기판에 채널스톱용 불순물을 이온주입하는 단계; 및 상기 마스크층을 제거하는 단계를 구비하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세히 설명하기로 한다.
도 5 내지 도 8은 본 발명에 의한 소자분리막 형성방법을 설명하기 위하여 공정순서에 따라 도시한 단면도들이다.
도 5는 활성영역을 한정하기 위한 패턴을 형성하는 단계를 도시한 것으로서, 반도체기판(200)에 열산화막을 160Å 정도 성장시켜 패드산화막(21)을 형성하고 그 위에 폴리실리콘을 700Å 정도 증착하여 완충막(22)을 형성한 다음, 상기 완충막 위에 질화막(23)을 2,500Å 정도 증착한다. 이 때, 상기 질화막은 필드산화시 산화방지막 역할을 하는 것으로, 그 두께는 채널스톱용 이온주입시 불순물이온이 패드산화막(21) 아래에 도달하지 않도록 하는 두께로 결정한다. 다음에, 통상의 사진식각 공정을 적용하여 비활성영역의 상기 질화막(23)을 식각하여 활성영역과 비활성영역으로 구분하기 위한 마스크층을 형성한다.
도 6은 활성영역과 비활성영역을 구분하는 필드산화막과 채널스톱용 이온주입 단계를 도시한 것으로서, 상기 질화막(23)을 산화 마스크로 사용하여 상기 결과물에 대해 고온산화 공정을 실시함으로써 상기 반도체기판(200)의 비활성영역에 3,500Å 정도의 필드산화막(14)을 형성한다. 이 때, 비활성영역에 형성된 완충막도 모두 산화되어 산화막이 된다. 다음에, 상기 반도체기판(200)에 채널스톱용 불순물이온을 주입하여 채널스톱용 불순물층(25)을 형성한다. 이 때, 활성영역의 반도체기판 상에는 질화막(23), 완충막(22) 및 패드산화막(21)이 형성되어 있고, 상기 질화막은 상기 채널스톱용 이온이 반도체기판에 도달하지 못할 정도로 충분히 두껍게 형성되어 있으므로, 채널스톱용 불순물이온이 활성영역에 도달하지 못한다.
도 7은 이온주입 단계를 도시한 것으로서, 상기 질화막, 완충막 및 패드산화막을 제거한 후 결과물의 표면에 후속되는 이온주입시 완충역할을 하는 절연막(26)을 160Å 정도 형성한 후, 상기 반도체기판에 웰 형성 및 문턱전압을 조절하기 위한 불순물이온을 주입한다.
도 8은 게이트전극 및 소오스/ 드레인영역을 형성하는 단계를 도시한 것으로서, 상기 결과물의 전면에 얇은 열산화막을 성장시켜 게이트절연막(27)을 형성하고, 그 결과물의 전면에 도우프된 폴리실리콘을 증착한 후 이를 패터닝하여 게이트전극(28)을 형성한다. 다음에, 상기 반도체기판에 불순물이온을 주입하여 소오스/ 드레인영역(29)을 형성한다. 도시된 바와 같이, 채널스톱용 불순물층은 필드산화막의 아래에만 형성되고, 활성영역인 소오스/ 드레인영역 아래부분에는 형성되지 않음을 할 수 있다.
상술한 본 발명에 의한 소자분리막 형성방법에 따르면, 종래의 방법에서 채널스톱용 이온주입시 활성영역의 아래에 채널스톱 불순물층이 형성되어 전계강화에 의한 누설전류가 소자의 리프래쉬 특성을 열화시키던 것과는 달리, 채널스톱용 이온주입을 필드산화막 형성직후에 실시함으로써 반도체기판 상에 적층되어 있는 마스크층들에 의해 활성영역에 채널스톱 불순물이온이 주입되는 것을 방지할 수 있으므로, 누설전류 증가 문제를 해소할 수 있다.
Claims (1)
- 반도체기판 상에 패드산화막을 형성하는 단계;상기 패드산화막 상에 활성영역을 한정하는 마스크층을 형성하는 단계;상기 마스크층을 마스크로 사용하여 상기 반도체기판을 산화시켜 비활성영역에 소자분리막을 형성하는 단계;상기 반도체기판에 채널스톱용 불순물을 이온주입하는 단계; 및상기 마스크층을 제거하는 단계를 구비하는 것을 특징으로 하는 소자분리막 형성방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970004497A KR19980068065A (ko) | 1997-02-14 | 1997-02-14 | 소자분리막 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970004497A KR19980068065A (ko) | 1997-02-14 | 1997-02-14 | 소자분리막 형성방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19980068065A true KR19980068065A (ko) | 1998-10-15 |
Family
ID=66031313
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970004497A KR19980068065A (ko) | 1997-02-14 | 1997-02-14 | 소자분리막 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19980068065A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8564749B2 (en) | 2010-09-13 | 2013-10-22 | Samsung Display Co., Ltd. | Liquid crystal display device |
-
1997
- 1997-02-14 KR KR1019970004497A patent/KR19980068065A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8564749B2 (en) | 2010-09-13 | 2013-10-22 | Samsung Display Co., Ltd. | Liquid crystal display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6887763B2 (en) | Method for using thin spacers and oxidation in gate oxides | |
KR100335579B1 (ko) | 복수의전계효과형트랜지스터를구비하는반도체장치및그의제조방법 | |
KR100248506B1 (ko) | 트랜지스터의 특성 개선을 위한 반도체 장치 제조 방법 | |
KR0172116B1 (ko) | 반도체 장치의 제조방법 | |
KR20000011692A (ko) | 반도체장치의제조방법 | |
US20030119334A1 (en) | Method of manufacturing a flash memory cell | |
KR19990004657A (ko) | 반도체 소자의 제조방법 | |
KR19980068065A (ko) | 소자분리막 형성방법 | |
KR20020066966A (ko) | 강유전성 메모리 트랜지스터의 작성방법 | |
KR100427441B1 (ko) | 반도체소자의 제조방법 | |
KR960011179B1 (ko) | 디램 셀의 구조 및 제조방법 | |
KR960011472B1 (ko) | 반도체 기억장치 제조방법 | |
KR100300057B1 (ko) | 반도체메모리제조방법 | |
KR100466209B1 (ko) | 반도체 소자의 제조 방법 | |
KR20010065789A (ko) | 반도체소자의 듀얼게이트산화막 형성방법 | |
KR930008074B1 (ko) | 메모리 셀 제조방법 | |
KR20010066382A (ko) | 듀얼 게이트절연막을 갖는 반도체장치의 제조방법 | |
KR100801723B1 (ko) | 게이트 전극의 제조방법 | |
KR0129586B1 (ko) | 박막트랜지스터 및 그 제조 방법 | |
KR0170338B1 (ko) | 반도체 장치의 게이트 패턴 형성방법 | |
KR950005466B1 (ko) | 디램셀 제조방법 | |
KR100307540B1 (ko) | 반도체소자의 제조방법 | |
KR100261148B1 (ko) | 디램 셀 스택 커패시터 제조방법 | |
KR20060010964A (ko) | 반도체 소자의 게이트 전극 및 그의 형성방법 | |
KR20040042546A (ko) | 반도체 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |