KR19980065711A - 금속배선의 형성방법 - Google Patents

금속배선의 형성방법 Download PDF

Info

Publication number
KR19980065711A
KR19980065711A KR1019970000824A KR19970000824A KR19980065711A KR 19980065711 A KR19980065711 A KR 19980065711A KR 1019970000824 A KR1019970000824 A KR 1019970000824A KR 19970000824 A KR19970000824 A KR 19970000824A KR 19980065711 A KR19980065711 A KR 19980065711A
Authority
KR
South Korea
Prior art keywords
forming
layer
contact hole
diffusion barrier
aluminum
Prior art date
Application number
KR1019970000824A
Other languages
English (en)
Inventor
이주원
박창수
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019970000824A priority Critical patent/KR19980065711A/ko
Priority to KR2019980013057U priority patent/KR200226234Y1/ko
Publication of KR19980065711A publication Critical patent/KR19980065711A/ko

Links

Classifications

    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16BDEVICES FOR FASTENING OR SECURING CONSTRUCTIONAL ELEMENTS OR MACHINE PARTS TOGETHER, e.g. NAILS, BOLTS, CIRCLIPS, CLAMPS, CLIPS OR WEDGES; JOINTS OR JOINTING
    • F16B7/00Connections of rods or tubes, e.g. of non-circular section, mutually, including resilient connections
    • F16B7/18Connections of rods or tubes, e.g. of non-circular section, mutually, including resilient connections using screw-thread elements
    • F16B7/185Connections of rods or tubes, e.g. of non-circular section, mutually, including resilient connections using screw-thread elements with a node element

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Joining Of Building Structures In Genera (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

금속배선의 형성방법에 대해 개시된다. 본 발명의 방법은, 하부배선층이 형성된 반도체기판상에 절연막을 형성하는 단계와, 상기 절연막에 소정 크기의 콘택 홀을 형성하는 단계와, 상기 콘택 홀이 형성된 결과물 전면에 확산방지막을 형성하는 단계와, 상기 확산방지막위에 시드층으로 단결정층을 형성하는 단계와, 상기 시드층위에 상부배선층을 형성하는 단계를 구비하여 이루어진 것을 특징으로 한다. 이에 따라, 보이드나 핀홀이 없이 콘택 홀을 채울 수 있는 알루미늄 배선을 형성할 수 있다.

Description

금속배선의 형성방법
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 특히 스텝 커버리지(step coverage) 향상을 위해 CVD(Chemical Vapor Deposition) 공정을 이용한 금속배선의 형성방법에 관한 것이다.
금속배선층 특히 알루미늄(Al) 배선층을 형성하는 기존의 PVD(Physical Vapor Deposition) 공정으로는 단차가 크고, 콘택 홀(contact hole)의 크기가 작아지는 고집적 회로에 적용하기가 어렵다는 단점이 있다. 이를 극복하기 위하여 우수한 스텝 커버리지 특성을 나타내는 CVD 공정으로 콘택 홀을 메우고 배선을 형성하는 방법에 대한 연구가 많이 진행되고 있다. 그러나, 종래의 CVD 공정으로 알루미늄을 증착할 경우에는 보이드(viod)나 핀홀(pinhole)이 존재하지 않는 콘택 홀 구조를 얻기가 상당히 어렵다. 그 원인중의 하나는 CVD 알루미늄의 증착속도가 콘택 홀 내부에서 보다 콘택 홀 밖의 상부에서 월등히 빠르게 때문에, 콘택 홀이 완전히 채워지기 전에 입구가 막히는 현상이 발생한다.
또 다른 원인으로는 상부에서 보다 콘택 홀 내부에서 균일한 조성과 두께를 갖는 하지막을 형성하기가 어렵다는 것이다. 예를들어, 하지막으로 티타늄(Ti)/질화티타늄(TiN)을 확산방지막으로 사용할 경우 현재의 방법으로는 스퍼터링(sputtering) 공정으로 이를 증착하게 된다. 그러나, 스퍼터링 공정은 단차가 크고 콘택 홀의 크기가 작아질수록 더 낮은 스텝 커버리지 특성을 보이며, 결과적으로 콘택 홀 내부로 갈수록 확산방지막의 특성이 저하된다. 이런 경우에 후속의 CVD 알루미늄 공정을 진행할 경우 확산방지막의 성능이 저하된 콘택 홀 내부에서는 알루미늄 박막의 형성이 어려워진다.
본 발명이 이루고자 하는 기술적과제는, 먼저 콘택 홀내에 우수한 스텝 커버리지와 조성을 갖는 하지막을 형성한 후, CVD 알루미늄을 증착하여 보이드나 핀홀이 없는 콘택 홀을 형성하고 알루미늄 배선을 형성할 수 있는 방법을 제공하는 것이다.
도 1 내지 도 4는 본 발명에 따른 금속배선의 형성방법을 설명하기 위한 단면도들이다.
도면의 주요 부분에 대한 부호의 설명
10...반도체기판 1...절연막
3 ...확산방지막 5...시드층
7 ...금속배선층 CH...콘택 홀
상기 과제를 이루기 위하여 본 발명에 의한 방법은, 하부배선층이 형성된 반도체기판상에 절연막을 형성하는 단계와, 상기 절연막에 소정 크기의 콘택 홀을 형성하는 단계와, 상기 콘택 홀이 형성된 결과물 전면에 확산방지막을 형성하는 단계와, 상기 확산방지막위에 시드층으로 단결정층을 형성하는 단계와, 상기 시드층위에 상부배선층을 형성하는 단계를 구비하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 설명하기로 한다.
본 발명은 일반적인 증착공정으로 금속배선을 형성할 때 발생되는 불량한 콘택 홀의 필링(filling) 특성과 표면 상태(morphology) 특성을 개선하는 방법에 관한 것이다. 예를들어 CVD 공정을 이용한 알루미늄 배선 형성공정으로 본 발명을 설명하겠다. CVD 알루미늄 공정에서 증착된 알루미늄 박막의 표면 상태 및 콘택 홀의 필링 특성을 좌우하는 가장 큰 요인은 알루미늄이 증착되어지는 하부막의 상태이다. 특히, 하부막의 산화상태, 조성 및 두께의 국부적인 차이는 알루미늄의 증착 특성에 상당한 변화를 준다. 따라서, 이러한 하부막의 부분적인 차이를 없애거나 줄이기 위해서, 알루미늄을 증착하기 전에 인-시튜(in-situ)로 하부막을 증착하거나 신선한 표면 상태를 만들거나 또는 기존에 증착된 하부막의 표면에 존재하는 산화막등을 프리클리닝(precleaning)하여 표면 상태를 균일하게 만드는 공정을 사용한다.
본 발명에서는 박막의 전영역에 걸쳐 표면 상태가 우수하고 조성이 균일한 특성을 가지는 하부막을 형성하기 위하여 에피탁시(epitaxy) 기술을 이용하였다. 에피탁시의 어원은 온 어레인지먼트(on arrangement), 즉 하부의 구조를 따라서 성장함을 의미하며, 예를들어 하부의 막질이 비정질일 경우 상부에서 얻어지는 박막은 비정질의 특성을 가지며, 막질이 일정한 격자를 가질 경우 동일한 격자를 가진 박막을 형성할 수 있는 기술이다. 즉, 에피탁시가 이루어질 하부의 박막을 단결정(single-crystal) 구조로 조성하고 에피탁시 기술을 이용할 경우 단결정으로 이루어진 박막을 만드는 것이 가능하다. 상기의 단결정층을 증착공정에서 시드층(seeding layer)으로 사용하여 금속을 증착하면 상태가 우수한 표면을 만들 수 있으며, 콘택 홀에 적용할 경우에는 보이드나 핀홀이 없는 플러그(plug)를 만들 수 있다는 장점이 있다.
도 1 내지 도 4를 참조하여 본 발명을 자세하게 설명하기로 한다.
도 1은 콘택 홀(CH)의 형성공정을 도시한 것으로, 먼저 하부 배선이 형성된 반도체기판(10)상에 절연막(1)을 소정두께 형성한 후, 이 절연막(1)위에 포토레지스트 도포, 마스크노광 및 현상등의 공정을 거쳐 소정 크기의 포토레지스트 패턴(도시하지 않음)을 형성하다. 이어서, 이 포토레지스트 패턴을 식각마스크로 적용하여 상기 절연막(1)을 식각함으로써 도시된 바와 같은 콘택 홀(CH)을 형성한다.
도 2는 확산방지막(3)의 형성공정을 도시한 것으로, 먼저 상기 포토레지스트 패턴을 제거한 후 결과물 전면에 확산방지막(3)을 소정두께 형성한다.
도 3은 시드층(5)의 형성공정을 도시한 것으로, 먼저 상기 확산방지막(3)의 표면을 클리닝(cleaning)하여 신선한 표면 상태를 만든 다음, 에피탁시 공정으로 단결정층 예컨대 알루미늄(Al), 혹은 구리(Cu), 혹은 텅스텐(W), 혹은 티타늄(Ti), 혹은 티타늄나이트라이드(TiN), 혹은 탄탈륨(Ta), 혹은 탄탈륨나이트라이드(TaN), 혹은 이리듐(Ir), 혹은 산화이리듐(IrO), 혹은 루테늄(Ru), 혹은 산화루테늄(RuO), 혹은 백금(Pt)을 만들어 시드층(5)을 형성한다. 여기서, 상기 단결정층들은 ALE(Atomic Layer Epitaxy), MBE(Molecular Beam Epitaxy), CBE(Chemical Beam Epitaxy), ICBD(Ion Cluster Beam Deposition), CVD, PVD 등의 공정을 통해 형성된다. 또한, 상기 단결정층을 형성하기 전에 단결정층 아래의 박막 즉 확산방지막을 인-시튜로 증착할 수도 있다.
도 4는 금속배선층(7)의 형성공정을 도시한 것으로, 상기 시드층(5)이 형성후 인-시튜로 상부 금속배선층(7) 예컨대 알루미늄을 소정두께 증착한다. 또한, 상기 시드층(5)으로 구리를 사용할 경우, 알루미늄 배선형성 후 어닐링(annealing) 공정을 진행하여 알루미늄 박막속으로 구리를 확산시킴으로써 금속배선의 신뢰성을 향상시킬 수 있다.
이상 설명한 바와 같이 본 발명에 따른 금속배선의 형성방법에 의하면, 콘택 홀내에 우수한 스텝 커버리지와 조성을 갖는 하지막으로 단결정층을 형성한 후, 금속배선층을 증착하여 콘택 홀을 채움으로써 보이드나 핀홀이 없는 상부배선을 형성할 수 있다.

Claims (2)

  1. 하부배선층이 형성된 반도체기판상에 절연막을 형성하는 단계; 상기 절연막에 소정 크기의 콘택 홀을 형성하는 단계; 상기 콘택 홀이 형성된 결과물 전면에 확산방지막을 형성하는 단계; 상기 확산방지막위에 시드층으로 단결정층을 형성하는 단계; 및 상기 시드층위에 상부배선층을 형성하는 단계를 구비하여 이루어진 것을 특징으로 하는 금속배선의 형성방법.
  2. 제1항에 있어서, 상기 시드층은, 알루미늄, 구리, 텅스텐, 티타늄, 티타늄나이트라이드, 탄탈륨, 탄탈륨나이트라이드, 이리듐, 산화이리듐, 루테늄, 산화루테늄 및 백금으로 이루어진 그룹에서 선택된 어느 하나인 것을 특징으로 하는 금속배선의 형성방법.
KR1019970000824A 1997-01-14 1997-01-14 금속배선의 형성방법 KR19980065711A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970000824A KR19980065711A (ko) 1997-01-14 1997-01-14 금속배선의 형성방법
KR2019980013057U KR200226234Y1 (ko) 1997-01-14 1998-07-15 C형강연결구

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970000824A KR19980065711A (ko) 1997-01-14 1997-01-14 금속배선의 형성방법

Publications (1)

Publication Number Publication Date
KR19980065711A true KR19980065711A (ko) 1998-10-15

Family

ID=65952830

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019970000824A KR19980065711A (ko) 1997-01-14 1997-01-14 금속배선의 형성방법
KR2019980013057U KR200226234Y1 (ko) 1997-01-14 1998-07-15 C형강연결구

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR2019980013057U KR200226234Y1 (ko) 1997-01-14 1998-07-15 C형강연결구

Country Status (1)

Country Link
KR (2) KR19980065711A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100559030B1 (ko) * 1998-12-30 2006-06-16 주식회사 하이닉스반도체 반도체 소자의 구리 금속 배선 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100559030B1 (ko) * 1998-12-30 2006-06-16 주식회사 하이닉스반도체 반도체 소자의 구리 금속 배선 형성 방법

Also Published As

Publication number Publication date
KR200226234Y1 (ko) 2001-09-17
KR19980059443U (ko) 1998-10-26

Similar Documents

Publication Publication Date Title
US7449409B2 (en) Barrier layer for conductive features
US6426289B1 (en) Method of fabricating a barrier layer associated with a conductor layer in damascene structures
US6458684B1 (en) Single step process for blanket-selective CVD aluminum deposition
US7341946B2 (en) Methods for the electrochemical deposition of copper onto a barrier layer of a work piece
US6537905B1 (en) Fully planarized dual damascene metallization using copper line interconnect and selective CVD aluminum plug
US6174811B1 (en) Integrated deposition process for copper metallization
US20020135071A1 (en) Integrated circuit device contact plugs having a liner layer that exerts compressive stress thereon and methods of manufacturing same
CN105321873A (zh) 导电结构及其形成方法
US6815339B2 (en) Method for forming copper metal line in semiconductor device
JP2001237311A (ja) 半導体素子の配線形成方法
JPH08213462A (ja) 半導体素子の配線層形成方法
US20090166867A1 (en) Metal interconnect structures for semiconductor devices
JP2002033323A (ja) 銅相互接続部を有する半導体デバイスの製造方法
US7955971B2 (en) Hybrid metallic wire and methods of fabricating same
US20050206000A1 (en) Barrier for copper integrated circuits
KR970003717B1 (ko) 반도체 장치의 금속배선 형성방법
KR100559030B1 (ko) 반도체 소자의 구리 금속 배선 형성 방법
KR100344836B1 (ko) 반도체 소자의 금속 박막 및 그의 형성 방법
KR19980065711A (ko) 금속배선의 형성방법
KR20070066426A (ko) 반도체 소자의 금속배선 형성방법
KR100749367B1 (ko) 반도체 소자의 금속배선 및 그의 제조방법
KR100924556B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
CN110957261B (zh) 一种半导体器件互连结构阻挡层的制备方法
KR100190064B1 (ko) 금속 배선 형성 방법
JPH1064844A (ja) 半導体素子のプラグ形成方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination