KR19980064449A - 캡슐화된 조립체 및 그 조립 방법 - Google Patents

캡슐화된 조립체 및 그 조립 방법 Download PDF

Info

Publication number
KR19980064449A
KR19980064449A KR1019970071342A KR19970071342A KR19980064449A KR 19980064449 A KR19980064449 A KR 19980064449A KR 1019970071342 A KR1019970071342 A KR 1019970071342A KR 19970071342 A KR19970071342 A KR 19970071342A KR 19980064449 A KR19980064449 A KR 19980064449A
Authority
KR
South Korea
Prior art keywords
vent holes
substrate
epoxy
component package
package
Prior art date
Application number
KR1019970071342A
Other languages
English (en)
Inventor
피치크마르크디.
질스트랩글렌엘.
Original Assignee
조나단피.메이어
모토롤라,인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조나단피.메이어, 모토롤라,인크 filed Critical 조나단피.메이어
Publication of KR19980064449A publication Critical patent/KR19980064449A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

1단계 패스 공정으로 전기 부품 패키지(108)를 캡슐화시키는데 복수의 벤트 홀(212-214)을 채용하는 기판(110)을 사용한다. 벤트 홀(212-214)들은 기판(110)을 통하여 연장되어 기판(110)의 접착 사이트(201)내의 중앙에 위치된다. 접착 사이트(201)는 부품 패키지(108)상에 실장된 대응 컨택트(304)들과 결합하는 복수의 패드(202)를 포함한다. 일단 결합되면, 부품 패키지(108) 주변에 에폭시(112)를 완전하게 도포한다. 열을 가하면, 부품 패키지(108)와 기판(110) 사이의 갭(604) 내로 에폭시(112)가 유입된다. 벤트 홀(212- 214)은 갭(604)내로 부터의 공기를 배출시키고 에폭시(112)가 빠르고 완전하게 갭(604)을 충진되게 함으로써, 부품 패키지(108)를 캡슐화시킨다.

Description

캡슐화된 조립체 및 그 조립 방법
본 발명은 기판에 관한 것으로, 더 상세하게는 기판상에 장착된 전기 부품 패키지를 캡슐화시키기에 적합한 기판에 관한 것이다.
직접 칩 접착(DCA) 패키지와 같은 전기 부품 패키지들은 전자 산업을 통하여 광범위하게 수용되어 왔다. DCA 패키지들은 패키지의 일면상에 실장된 복수의 전기 컨택트들을 포함한다. 컨택트들은 어레이 또는 다른 패턴 형태로 배열되고 주로 솔더 범프(solder bumps)들로 구성된다. 패키지는 인쇄 회로 기판과 같은 기판에 직접 조립된다. 기판은 실장된 복수의 패드를 포함한다. 패드들은 컨택트들과 결합시키기 위해 기판상에 장치된다. 조립체는 패키지의 컨택트들을 기판의 패드들에 납땜함으로써 만들어진다. 범프 및 패드들은 패키지와 기판 사이에 갭을 발생시킨다.
조립체를 보강하고 신뢰성을 갖게 하기 위해, 패키지와 기판의 조립체를 캡슐화시킨다. 캡슐화는 패키지와 기판 사이에 갭을 충진시키는 것을 포함한다. 캡슐화는 2단계 패스(two-pass) 공정이다. 제1 패스 공정에서, 패키지의 양 근접 면을 따라 에폭시 비드(epoxy bead)를 분배하고, 에폭시를 녹여 모세관 동작(capillary action)을 유도하기 위해 조립체를 가열하여, 조립체는 모세관 동작하에서 녹은 에폭시가 갭내로 흘러들어가는 대기 기간을 겪게 된다. 대기 기간의 끝에서, 조립체는 다른 양 근접면들을 따라 에폭시를 분배하는 제2 패스 공정을 받게 된다. 불행하게도, 2단계 패스 공정은 사이클 타임을 증가시키고, 인-라인(in-line) 제조용 이중 장비, 높은 수준의 공정 질의 제어를 요구한다. 예를 들어, 만약 패스 공정들 간의 대기 시간이 불충분하면, 공기 버블이 패키지 아래 갇히게(trap)될 수 있어, 이는 조립체의 불완전한 캡슐화를 야기시키고 조급한 실패를 나타내는 기계적 장애를 유발시킨다.
그러므로, 1단계 패스(one-pass) 공정을 통한 부품 패키지 및 기판의 조립체를 캡슐화시키는 장치 및 그에 따른 방법이 요구된다.
복수의 벤트 홀을 채용하는 기판은 1단계 패스 공정에서 전기 부품 패키지를 캡슐화시키는데 사용된다. 벤트 홀들은 기판을 통하여 연장되어 기판의 접착 사이트의 중앙에 위치한다. 접착 사이트는 전기 부품 패키지상에 실장된 대응하는 컨택트들과 결합하는 복수의 패드들을 포함한다. 전기 부품 패키지는 에폭시로 완전히 둘러싸인다. 열을 가하면, 컨택트들과 패드들로 구성된 전기 부품 패키지와 기판 사이의 갭내로 에폭시가 유입된다. 벤트 홀들은 갭으로 부터 공기를 배출하고 에폭시로 하여금 빠르고 완전하게 갭을 충진시킬 수 있게 함으로써 1단계 패스 공정에서 부품 패키지를 캡슐화시킬 수 있게 한다.
도 1은 벤트 홀 장치 및 전기 부품 패키지를 갖는 기판을 포함하는 캡슐화된 조립체를 사용하는 휴대용 전자 장치를 포함하는 통신 시스템.
도 2는 조립체의 캡슐화 이전의 도 1의 조립체의 확대된 전개 사시도.
도 3은 도 1의 전기 부품 패키지의 하부 사시도.
도 4는 도 1의 벤트 홀 장치의 확대된 상부 평면도.
도 5는 조립체의 캡슐화 이전의 그리고 도 2의 절단선 5-5를 따라 기판과 전기 부품 패키지를 접착시키기 이전의 도 1의 조립체의 단면도.
도 6은 기판에 접착된 전기 부품 패키지를 갖는 도 5의 단면도.
도 7은 전기 부품 패키지에 대해 제공된 캡슐화 재료를 갖는 도 1의 조립체의 상부 평면도.
도 8은 캡슐화되는 조립체를 갖는 도 5의 단면도.
도 9는 캡슐화된 조립체를 갖는 도 5의 단면도.
도 10은 캡슐화되는 또 다른 대체 조립체를 갖는 도 5의 단면도.
도 11은 또 다른 벤트 홀 장치를 갖는 도 1의 기판의 상부 평면도.
도면의 주요 부분에 대한 부호의 설명
108: 부품 패키지
110: 기판
112: 에폭시
202: 패드
212-214: 벤트 홀
604: 갭
도 1은 전자 장치(101)와 기지국(102)을 포함하는 통신 시스템(100)을 도시한다. 전자 장치(101)는 무선 주파(RF) 신호(103)를 통하여 기지국(102)과 통신한다. 휴대용 무선 전화기로 도시된 전자 장치(101)는 안테나(104)(절단선(105)을 통해 보여질수 있음)와 기판 조립체(106)(절단선(107)을 통하여 보여질 수 있음)를 포함한다. 전자 장치(101)가 동작할 때, 기판 조립체(106)는 안테나(104)에서 수신된 RF 신호(103)들로 부터 파생된 신호들을 처리한 다음, 안테나(104)로 전달되어 RF 신호(103)로서 방출될 신호들을 발생한다. 기판 조립체(106)는 전기 부품 패키지(108)와 기판(110)을 포함한다. 패키지(108)는 기판(110)(절단선(109)을 통하여 보여질 수 있음)의 바닥면(111)에 접착되고 에폭시(112)에 의해 캡슐화된다. 패키지(108)의 풋 프린트(114)가 기판(110)의 상부면(113)상에 점선으로 묘사된다. 기판(110)은 풋 프린트(114)내의 중앙에 위치한 벤트 홀 장치(116)를 포함한다. 벤트 홀 장치(116)은 기판 조립체(106)의 제조 동안 패키지(108)의 캡슐화를 돕는다.
도 2 및 3에 도시된 바와 같이 패키지(108)는 다이(200)를 포함한다. 도시된 실시예에서, 패키지(108)는 대략의 치수 7.5 mm x 5 mm x 1 mm를 갖는 직접 칩 접착(DCA) 패키지(또는 플립 칩)이고 다이(200)는 실리콘을 필수적으로 포함한다. 경계면(302)는 패키지(108)를 기판(110)에 접속하기 위해 다이(200)의 하부면(300)상에 실장된다. 경계면(302)는 복수의 컨택트(304)들을 포함한다. 도시된 실시예에서, 각 컨택트(304)들은 에칭된 패드(306)와 범프(308)로 구성되며 이는 도 5 및 6에서 좀더 분명하게 도시된다. 패드(306)는 다이(200)상에 직접 실장되고 바람직하게는 고급 납 합금(high lead alloy) 또는 솔더에 접착시키기 적합한 다른 재료들로 피착된다. 범프(308)는 진공 증착 공정 또는 다른 적합한 공정을 통하여 패드(306)상에 형성된다. 범프(308)는 바람직하게는 97% 납과 3% 주석과 같은 주석-납 솔더이거나 또는 다른 적합한 솔더를 포함한다.
도 2를 참조하면, 기판(110)은 바람직하게는 폴리이미드, 에폭시를 기초로 한 난연성 공업 섬유 유리(G10-FR4), 또는 다른 적합한 재료로 이루어진 인쇄 회로 기판(PCB)이다. 기판(110)의 표면(111)은 패키지(108)를 장착하기 위한 접착 사이트(201)를 포함한다. 접착 사이트(201)는 기판(110)의 표면(111)상에 실장된 복수의 패드(202)를 포함한다. 복수의 패드들(202)은 기판(110)의 패키지(108)의 경계면(302)와 도 2의 접착 사이트(201)가 나란히 놓일때 도 3의 복수의 컨택트(304)들중 대응하는 컨택트들이 아래에 놓여지도록 배열된다. 복수의 패드(202)들 외측의 것들은 도시된 실시예에서 장방형이고 대략 7.5 mm x 5 mm의 둘레로 정의되도록 배열된다. 복수의 패드(202)중 나머지 것들은 그 둘레 내에 위치한다. 복수의 패드(202)들 각각은 구리선(204)과 같은 금속선에 전기적으로 접속되어 기판(110)내에 배치된다. 금속선은 처리를 위하여 복수의 패드(202)들에 대해 전기 신호들을 도통시킨다.
설명된 실시예에서, 접착 사이트(201)는 패키지(108)와 같은 DCA 패키지와 겸용 가능하다. 각 복수의 패드(202)들은 도 5에 도시된 바와 같이 평탄화된 공융의(eutectic) 범프(500), 및 컨택트(502)를 포함한다. 컨택트(502)는 솔더 마스크 개구와 같은 기판(110)의 리세스(504)에 실장된다. 컨택트(502)는 바람직하게는 구리-니켈 합금, 알루미늄 또는 솔더에 접착시키기기 적합한 다른 재료로 전기 도금된다. 평탄화된 범프(500)는 컨택트(502)에 접착되고 리플로우 가열 및 평탄화(reflow heating and flattening) 공정의 리플로우를 통하여 컨택트(502)를 둘러싸는 리세스(504)에 배치된다. 평탄화된 범프(500)는 바람직하게는 60% 주석과 40% 납과 같이 구성된 주석-납 솔더를 포함하고, 또는 패키지(108)(도 3 참조)의 복수의 컨택트(304)들의 범프(308)의 융점보다 낮은 융점을 갖는 다른 적합한 솔더를 포함한다.
도 2를 참조하면, 벤트 홀 장치(116)은 접착 사이트(201)의 중심(206)에 근접하여 위치한다. 중심(206)은 접착 사이트(201)의 가로축 및 세로축(208 및 210)의 교점에 위치한다. 도 2, 4, 5, 6, 8 및 9에 도시된 실시예에서, 벤트 홀 장치(116)은 기판(110)의 표면(111 및 113) 사이에서 확장하는 3개의 원주 벤트 홀(212, 213 및 214)을 포함한다. 벤트 홀(212, 213 및 214)들은 공기는 통과시킬수 있으나, 에폭시의 유출을 방지하도록 하는 크기로 되어야만 한다. 도시된 실시예에서, 벤트 홀(212, 213 및 214)들은 도 4에서 도시된 바와 같이 유사한 크기로 되고 직경은 대략 0.3 mm 내지 0.4 mm 이 된다. 벤트 홀(212, 213 및 214)들은 각각의 중심축(415, 416 및 417)들이 중심(206)으로 부터 등거리에 있고, 도 4에서 점선으로 도시된 바와 같이 등변 삼각형(418)의 정점을 한정하도록 배열된다. 각 벤트 홀(212, 213 및 214)들은 완전한 에폭시 캡슐화를 보장하고 에폭시에 틈이 발생하는 것을 방지하기 위해 중심(206)에 충분히 근접해야만 한다. 도시된 실시예에서, 중심(206)으로 부터 축(415, 416, 및 417)으로의 거리 (Dco)는 대략 0.6 mm이고 축(415, 416 및 417)간의 거리(Doo)는 대략 0.9 mm이다.
일단 패키지(108)와 기판(110)을 결합시킴으로써 도 5에 도시된 바와 같이 복수의 컨택트(304)들 각각이 복수의 패드(202)들중 대응하는 것들 위에 얹히도록 패키지(108)를 기판(110)에 장착한다. 그 다음 패키지(108) 및 기판(110)들을 대략 220℃의 최고 온도로 대략 60초 내지 90초 동안 리플로우 가열한다. 이와 같이 열을 가하면 패키지(108)의 복수의 컨택트(304) 각각의 범프(308)는 녹지 않고 복수의 패드(202)들 각각의 평탄화된 범프(500)는 녹게 된다. 평탄화된 범프(500)의 녹은 솔더는 표면 장력으로 인하여 복수의 컨택트(304)들 각각의 범프(308)내로 끌어당겨 진다. 복수의 패드(202)들의 평탄화된 범프(500)는 냉각시키면 도 6에 도시된 바와 같이 오목한 솔더 필렛(600)으로 변형된다. 복수의 패드(202)들 각각의 오목한 솔더 필렛(600)은 패키지(108) 및 기판(110)을 역학적 및 전기적으로 결합하는 야금학적인(metallurgical)한 상호 접속을 형성하는 복수의 컨택트(304) 각각의 범프로 융해된다. 최종 조립체(602)는 접착 사이트(201)와 대향하면서 나란하나 복수의 컨택트(304)와 복수의 패드(202)들에 의해 이격되어 대략 0.07 mm 내지 대략 0.13 mm 범위의 갭(604)을 생기게 하는 경계면(302)를 갖는 기판(110)상에 장착된 패키지(108)를 포함한다. 본 실시예에서, 갭(604)은 대략 0.08 mm이다.
패키지(108)와 기판(110)을 포함하는 여러가지 다른 재료들은 각각 고온이 가해지면 서로 다른 비율로 팽창하는 경향이 있다. 이러한 열팽창의 차이는 복수의 패드(202)와 복수의 컨택트(304)와의 솔더 접착에서 스트레스를 발생시켜, 궁극적으로 양자간에 상호 접속을 이룰수가 없게 될 수 있다. 상호 접속을 보강하기 위해, 에폭시로 갭(604)을 충진시킴으로써 조립체(602)를 캡슐화시키는 것이 공지되어 있다. 확실한 캡슐화와 상호 접속의 실패를 최소로 하기 위해, 에폭시는 빈틈이 없이 갭(604)을 완전히 충진시켜야만 한다.
본 발명의 배경에서 논의된 바와 같이, DCA 패키지 등과 같은 패키지의 캡슐화는 각 단계가 분배, 가열, 및 대기 단계를 포함하는 2단계 패스 공정에 의해 미리 달성되었다. 이 2단계 패스 공정은 패키지를 사용하는 장치에 대한 제조 주기를 증가시켰다. 예들 들어, 2단계 패스 공정을 통하여 7.5 mm x 5 mm DCA 패키지를 캡슐화시키는데 패키지를 이용하는 장치의 제조 주기보다 90초 정도 더 결렸었다.
조립체(602)의 캡슐화는 분배 및 가열의 한 단계만을 포함하는 1단계 패스 공정을 통하여 실행된다. 도 7의 분배 도구(700)는 연속적이고 균일한 에폭시(112) 비드를 기판(110)의 킵-아웃 영역(702)에 연속적이고 분배한다. 자동화된 분배 장치와 같은 분배 도구(700)는 패키지(108)를 캡슐화시키기에 충분하도록 에폭시(112)의 양을 분배하도록 조정된다. 에폭시(112)의 양은 갭(604)의 크기에 따라 다르다. 본 실시예에서, 분배 도구(700)는 Dexter-Hysol에 의해 품목 번호 FP 4510로서 제조 판매된 것과 같은 단품목 에폭시인 에폭시(112) 또는 기타 다른 적당한 열경화 폴리머를 대략 15mg 분배한다. 킵-아웃 영역(702)에는 전기 부품이 전혀 없고, 이 영역은 접착 사이트(201)에 근접하여 이 지점을 완전히 둘러싼다. 킵-아웃 영역(702)의 크기는 패키지(108)를 캡슐화시키는데 필요한 에폭시(112)의 양을 수용하는 정도이다. 본 실시예에서, 킵-아웃 영역(702)은 대략 1.3 mm의 폭(W)을 갖는다.
에폭시(112)를 분배한 다음, 조립체(602)를 대략 80℃로 가열한다. 가열하는 동안, 에폭시(112)의 점도가 감소되어 에폭시(112)는 도 8의 화살표(800)로 나타낸 바와 같이 모세관 동작에 의해 패키지(108)의 모든 면들로 부터 갭(604)내로 끌어당겨지는 자유 유체로 된다. 에폭시(112)가 내부로 이동함에 따라, 갭(604)내의 공기 및 다른 가스들이 화살표(802)로 표시된 바와 같이 벤트 홀 장치(116)을 통하여 동시에 발산된다. 벤트 홀 장치(116)의 발산 동작으로 인하여 에폭시(112)의 모세관 흐름에 대한 저항이 감소되고 공기 또는 다른 가스들이 에폭시(112)내로 유입됨을 방지한다. 전술한 바와 같이, 벤트 홀(212, 213 및 214)들의 크기는 에폭시(112)의 변동을 방지하는 크기로 된다. 도 9에서 도시된 바와 같이 에폭시가 갭(604)을 완전히 충진시킬때 캡슐화가 완료된다. 본 실시예에서, 분배 및 가열의 1단계 패스 공정은 도 1의 장치(101)의 제조 주기보다 30초 정도 더 걸린다. 이와 같이, 1단계 패스 공정을 통한 캡슐화는 2단계 패스 공정에 드는 시간의 3분의 1 내에 달성된다.
설명한 바와 같이, 신뢰성 있는 캡슐화를 위해서는, 도 9에 도시된 바와 같이 갭(604)은 에폭시(112)로 완전히 충진되어야만 한다. 완전한 충진을 보장하기 위해서는, 벤트 홀 장치(116)는 하나 이상의 벤트 홀을 사용해야만 한다. 벤트 홀 장치를 하나만 사용하는 벤트 홀 장치(116)는 불리하다. 캡슐화 동안, 갭내에 존재하는 외부로 부터의 솔더 마스크 또는 다른 이물질을 집어내어 에폭시가 내측으로 유입될때 에폭시(112)의 전면상에 옮겨 놓을 수 있다. 만약 이러한 이물질이 에폭시(112)가 갭을 충진시키기 앞서 벤트 홀 장치에 도달한다면, 하나 또는 그 이상의 벤트 홀들의 장애가 발생할 수 있고 벤팅이 정지될 수 있다. 벤트 홀을 한개만 사용하는 벤트 홀 장치에서는, 이러한 장애 때문에 충진이 불완전해질 수가 있다.
더욱이, 에폭시(112) 그 자체가 하나의 벤트 홀 장치에서 갭(604)의 불완전한 충진을 야기시킬 수 있다. 캡슐화 동안, 에폭시(112)는 비균일한 비율로 접착 사이트의 각 사이드로 부터 내측으로 흘러 접착 사이트(201)의 중심(206)에서 동시에 수렴할 가능성은 별로 없다. 접착 사이트의 정확한 중심에 위치된 하나의 벤트 홀을 사용하는 장치에서는 이 하나의 벤트 홀은 에폭시가 수렴하여 갭을 완전히 충진시키기 전에 에폭시에 의해 차단될 수도 있다. 일단 에폭시가 벤트 홀을 충진하면, 공기 또는 다른 가스들이 빠져나갈 수가 없다. 이런 이유로 해서 본 실시예에서 패키지(108)와 같이, 인접 변들이 에지- 중심간 거리를 갖는 장방형의 패키지를 캡슐화시킬 경우, 하나의 벤트 홀 장치는 에폭시에 의해 장애를 받기 쉽기 때문에 불리하다.
캡슐화시킨 다음, 대략 1800초 동안 약 150℃로 조립체(602)를 가열하여 에폭시(112)를 경화시킨다. 경화는 에폭시(112)를 응고시켜 도 9에 도시된 에폭시 필렛(900)이 되게 한다. 에폭시 필렛(900)은 패키지(108)의 상부 에지 바로 아래에서 이 패키지(108) 바깥으로 거리 Df 만큼 연장된다. 본 실시예에서, 거리 Df는 대략 1.3 mm이다. 이렇게 해서 만들어진 구조가 장치(101)에서 사용하기에 적합한 도 1의 기판 조립체(106)이다.
도 10에 도시된 대안적인 실시예에서는, 백 투 백(back-to-back) 패키지를 1단계 패스 공정을 사용하여 캡슐화할 수 있다. 조립 동안, 기판(110)을 뒤집고, 패키지(108) 바로 반대쪽에 있는 표면(113)에 제2 패키지(1000)를 실장한다. 제2 패키지(1000)는 패키지(108)에 관하여 이전에 기술된 바와 같은 동일한 방법으로 기판(110)에 실장되어 조립체(1002)를 형성하게 된다. 표면(113)과 제2 부품(1000) 사이에는 제2 갭(1004)이 존재한다. 에폭시(112)를 패키지(108 및 1000)를 캡슐화시키기에 충분한 양으로 기판(110)의 표면(111)상의 패키지(108) 주변에 분배한다. 본 실시예에서, 조립체(1002)를 캡슐화시키기 위해 대략 30 mg 내지 대략 40 mg의 에폭시(112)를 분배한다. 가열시, 모세관 동작에 의해 화살표(1006)로 표시되는 바와 같이, 에폭시(112)가 갭(604)내로, 기판(110)에서 벤트 홀 장치(116)을 통해 아래로, 그리고 제2 갭(1004) 내로 끌어당겨진다. 모세관 동작에 의해 벤트 홀 장치(116)로 부터 표면(113)을 따라 바깥쪽으로 에폭시(112)를 밀어내어 제2 갭(104)을 충진시키게 된다. 표면 장력은 경화시 에폭시 필렛을 형성하는 제2 패키지(1000)의 에지에서 에폭시(112)를 위쪽으로 끌어당긴다. 에폭시(112)의 통과를 확실히 하기 위해, 벤트 홀 장치(116)는 도 4의 벤트 홀(213-215)들 보다 더 큰 직경의 벤트 홀(1012, 1013, 및 1014)(그중 벤트 홀(1013 및 1014)만이 도시됨)을 사용한다. 도 10에 도시된 실시예에서, 벤트 홀(1012-1014)들 각각은 대략 0.6 mm 내지 대략 0.8 mm의 직경을 갖는다.
전술한 바와 같이, 벤트 홀 장치(116)는 하나 이상의 벤트 홀을 사용해야만 한다. 벤트 홀 장치(1100)의 대체 실시예는 도 11에 도시되어 있다. 대체 벤트 홀 장치(1100)는 접착 사이트(201)의 중심(206) 근방에 위치한다. 벤트 홀 장치(1100)은 기판(110)을 통하여 연장하는 5개의 벤트 홀(1101, 1102, 1103, 1104 및 1105)을 사용한다. 벤트 홀(1101- 1105)들은 공기의 이동은 허용하나 에폭시의 이동을 방지하는 크기로 되어야만 한다. 본 실시예에서, 각 벤트 홀(1101-1105)들은 대략 0.3 mm 내지 0.4 mm의 직경(D')을 갖는다. 벤트 홀(1101- 1105)들은 벤트 홀(1101)의 중심축(1106)이 접착 사이트(201)의 중심(206)에 위치하고 벤트 홀(1102, 1103, 1104 및 1105)의 중심축(1107, 1108, 1109, 및 1110) 각각은 점선으로 도시된 장방형(1112)의 모서리들을 형성하도록 배열된다. 벤트 홀(1102-1105) 각각은 에폭시를 완벽하게 밀봉시켜 빈 공간이 남지 않도록 중심(206)에 충분히 가까워야 한다. 본 실시예에서, 중심(206)으로 부터 축(1107- 1110) 까지의 거리(Dco')는 대략 0.7 mm 내지 0.9 mm이고 축(1102 내지 1105) 간의 거리(Doo')는 대략 1.0 mm 내지 1.3 mm 이다.
그리하여, DCA 패키지와 같은 패키지는 1단계 패스 공정을 통하여 에폭시로 캡슐화될 수 있다. 두개 또는 그 이상의 벤트 홀들은 기판을 통하여 패키지의 중심 아래쪽으로 연장되어 에폭시로 하여금 패키지와 기판 사이의 갭을 빠르고 완전하게 갭을 충진시킬수 있게 한다. 본 발명이 셀룰라 무선 전화기의 제조용으로 사용하기 위해 설명되었다 하더라도, 본 분야에 숙련된 자라면 상술한 1단계 패스 캡슐화 공정이 하나 또는 그 이상의 캡슐화된 패키지를 사용하는 어떠한 장치라도 그 제조 주기를 감소시키는데 사용될 수 있다는 것을 인식할 것이다. 이러한 장치는 휴대용 컴퓨터, 캠코더, 코드없는 전화기, 양방향 라디오, 개인 디지탈 보조기 등을 포함하나, 이들로 한정되는 것은 아니다.
본 발명은 기판상에 장착된 전기 부품 패키지를 캡슐화시키기는 기판 및 그 방법에 관한 것으로, 기존의 2단계 패스 공정에 의해 DCA 패키지 등과 같은 패키지를 캡슐화시킬 경우, 이 공정은 분배, 가열, 및 대기를 포함하여 달성됨에 따라 패키지를 사용하는 장치에 대한 제조 주기를 증가시켰다. 또한, 패스들 간의 대기 시간이 불충분하면 조립체의 불완전한 캡슐화를 야기시키는 등의 단점이 있어 이를 보완하기 위하여 복수의 벤트 홀을 사용하는 기판의 전기 부품 패키지를 캡슐화시키는데 1단계 패스 공정을 사용한다. 1단계 패스 공정은 에폭시를 사용하여 부품 패키지를 캡슐화시키는 것으로, 두개 또는 그 이상의 벤트 홀들은 기판을 통하여 패키지의 중심 아래쪽으로 연장되어 에폭시로 하여금 패키지와 기판 사이의 갭을 빠르고 완전하게 갭을 충진시킬수 있게 한다.

Claims (10)

  1. 조립체에 있어서,
    제1 표면(111)과 제2 표면(113)을 갖는 기판(110),
    상기 제1 표면상에 실장된 접착 사이트(201),
    상기 접착 사이트에 결합되는 경계면(302)을 갖는 부품 패키지(108), 상기 부품 패키지를 캡슐화시키는 선정된 양의 에폭시(112), 및
    상기 기판의 상기 제1 및 제2 표면 사이에서 연장하고 상기 부품 패키지 아래쪽의 상기 접착 사이트의 중심(206) 주위에 위치하고, 상기 에폭시에 의해 상기 부품 패키지의 빠르고 완전한 캡슐화를 실시할 수 있도록 배열되는 복수의 벤트 홀(116)들을 포함하는 것을 특징으로 하는 조립체.
  2. 제1항에 있어서,
    상기 경계면은 선정된 길이를 갖는 복수의 컨택트(304)를 포함하고, 상기 접착 사이트는 복수의 패드(202)를 포함하되, 상기 복수의 컨택트와 패드들은 상기 부품 패키지와 상기 기판 사이에 대략 1.3 mm 이하의 갭(604)을 발생하는 것을 특징으로 하는 조립체.
  3. 제1항에 있어서,
    상기 복수의 벤트 홀들은 각각 상기 접착 사이트의 상기 중심으로 부터 등거리에 있는 것을 특징으로 하는 조립체.
  4. 제1항에 있어서,
    상기 복수의 벤트 홀들은 등변 삼각형(418)으로 장치되고, 복수의 벤트 홀들 각각은 상기 등변 삼각형의 정점(415, 416, 417)에 위치하는 것을 특징으로 하는 조립체.
  5. 제4항에 있어서,
    상기 복수의 벤트 홀 각각의 중심축에서 중심축까지의 거리(Doo)는 대략 0.9 mm 이하인 것을 특징으로 하는 조립체.
  6. 제1항에 있어서,
    상기 복수의 벤트 홀들 각각은 대략 0.3 mm 이상과 대략 0.4 mm 이하의 직경(D)을 갖는 것을 특징으로 하는 조립체.
  7. 제1항에 있어서,
    상기 복수의 벤트 홀들은 5개의 벤트 홀(1101- 1105)을 포함하되, 상기 5개의 벤트 홀중 하나는 상기 접착 사이트의 상기 중심에 위치하고, 상기 5개의 벤트 홀들중 나머지는 상기 중심 주위의 장방형(1112)으로 배열되어 상기 5개의 벤트 홀들중 나머지 각각은 상기 장방형의 모서리(1107-1110)에 위치하고 상기 5개의 벤트 홀들중 상기 하나로 부터 거의 등거리에 있는 것을 특징으로 하는 조립체.
  8. 제1항에 있어서,
    상기 접착 사이트의 중심으로 부터 상기 5개의 벤트 홀들중 나머지 것들의 중심까지의 거리(Dco')는 대략 0.9 mm 이하인 것을 특징으로 하는 조립체.
  9. 제1항에 있어서,
    상기 부품 패키지에 정면으로 대향하는 상기 기판의 상기 제2 표면에 접착된 제2 부품 패키지(1000),
    상기 제2 부품 패키지를 캡슐화시키는 제2 선정된 양의 에폭시를 더 포함하고, 및
    상기 복수의 벤트 홀들은 에폭시의 통로를 허용하도록 크기가 정해지는 것을 특징으로 하는 조립체.
  10. 조립 방법에 있어서,
    접착 사이트와 복수의 벤트 홀들을 갖는 기판을 제공하되, 상기 복수의 벤트 홀들은 상기 접착 사이트의 중심 주위에 배열되어 상기 기판을 통하여 연장되는 단계,
    부품 패키지와 상기 접착 사이트의 경계면을 결합시킴으로써 상기 기판에 상기 부품 패키지를 접착시키되, 상기 경계면과 상기 접착 사이트에 의해 상기 부품 패키지와 상기 기판이 이격되어 그들 사이에 갭을 발생시키는 단계,
    에폭시가 자신에 인접한 기판상에 가해지는 상기 부품 패키지를 완전히 둘러싸는 단계, 및
    자유 유체를 형성하기 위해 상기 에폭시를 가열하는 단계를 포함하여, 상기 유체를 상기 갭내로 끌어당기고, 상기 복수의 벤트 홀들은 상기 갭으로 부터 공기를 배출시켜 상기 부품 패키지의 빠르고 완전한 캡슐화를 보장하는 것을 특징으로 하는 조립 방법.
KR1019970071342A 1996-12-20 1997-12-20 캡슐화된 조립체 및 그 조립 방법 KR19980064449A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US77128696A 1996-12-20 1996-12-20
US8/771,286 1996-12-20

Publications (1)

Publication Number Publication Date
KR19980064449A true KR19980064449A (ko) 1998-10-07

Family

ID=25091330

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970071342A KR19980064449A (ko) 1996-12-20 1997-12-20 캡슐화된 조립체 및 그 조립 방법

Country Status (7)

Country Link
JP (1) JPH10190200A (ko)
KR (1) KR19980064449A (ko)
CN (1) CN1195962A (ko)
BR (1) BR9706047A (ko)
FI (1) FI974564A (ko)
GB (1) GB2320612A (ko)
SE (1) SE9704751L (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5021349B2 (ja) * 2007-03-27 2012-09-05 小島プレス工業株式会社 車両搭載アンテナ用回路基板
GB2504343A (en) * 2012-07-27 2014-01-29 Ibm Manufacturing an semiconductor chip underfill using air vent
CN115377021A (zh) * 2022-08-29 2022-11-22 北京超材信息科技有限公司 电子器件模组封装结构及制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4942452A (en) * 1987-02-25 1990-07-17 Hitachi, Ltd. Lead frame and semiconductor device
IT1217802B (it) * 1988-06-08 1990-03-30 Sgs Thomson Microelectronics Dispositivo a semiconduttore in contenitore in plastica con mezzo du abcioraggio tra lastrina porta "chip" e corpo in plastic

Also Published As

Publication number Publication date
BR9706047A (pt) 1999-08-03
FI974564A (fi) 1998-06-21
GB2320612A (en) 1998-06-24
SE9704751L (sv) 1998-06-21
SE9704751D0 (sv) 1997-12-19
JPH10190200A (ja) 1998-07-21
CN1195962A (zh) 1998-10-14
MX9709039A (es) 1998-06-28
FI974564A0 (fi) 1997-12-18
GB9723413D0 (en) 1998-01-07

Similar Documents

Publication Publication Date Title
TWI534915B (zh) 引線上凸塊之倒裝晶片互連
US5120678A (en) Electrical component package comprising polymer-reinforced solder bump interconnection
EP0915505B1 (en) Semiconductor device package, manufacturing method thereof and circuit board therefor
KR101827807B1 (ko) 반도체 패키지의 제조 방법
US4744850A (en) Method for bonding an LSI chip on a wiring base
US6624004B2 (en) Flip chip interconnected structure and a fabrication method thereof
US5435732A (en) Flexible circuit member
CN100421861C (zh) 焊料
US5477419A (en) Method and apparatus for electrically connecting an electronic part to a circuit board
EP0757386A2 (en) Systems interconnected by bumps of joining material
US7125789B2 (en) Composite metal column for mounting semiconductor device
US6189772B1 (en) Method of forming a solder ball
WO1998048458A1 (en) Ball grid array package employing solid core solder balls
US20020089836A1 (en) Injection molded underfill package and method of assembly
JP4051570B2 (ja) 半導体装置の製造方法
AU653945B2 (en) Attaching integrated circuits to circuit boards
KR19980064449A (ko) 캡슐화된 조립체 및 그 조립 방법
JPH10112476A (ja) 半導体装置の製造方法
JP3838530B2 (ja) 半導体装置の製造方法
JP2000151086A (ja) プリント回路ユニット及びその製造方法
MXPA97009039A (en) Substrate that uses an appropriate installation of ventilation holes to encapsulate a package of electrical components mounted on it and met
JP2002043466A (ja) ボールグリッドアレイパッケージ
KR101070912B1 (ko) 플립칩 반도체 패키지의 제조방법
JP2004022566A (ja) 半導体装置とその製造方法
JPH11102993A (ja) Ｂｇａ半導体パッケージの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee