KR19980063922A - 반도체 장치용 히트 슬래그 및 반도체장치 - Google Patents

반도체 장치용 히트 슬래그 및 반도체장치 Download PDF

Info

Publication number
KR19980063922A
KR19980063922A KR1019970066925A KR19970066925A KR19980063922A KR 19980063922 A KR19980063922 A KR 19980063922A KR 1019970066925 A KR1019970066925 A KR 1019970066925A KR 19970066925 A KR19970066925 A KR 19970066925A KR 19980063922 A KR19980063922 A KR 19980063922A
Authority
KR
South Korea
Prior art keywords
plating layer
heat slag
heat
semiconductor device
gold
Prior art date
Application number
KR1019970066925A
Other languages
English (en)
Inventor
시마다토시히꼬
꼬바야시유지
아오누마토시유끼
타께우찌껜지
Original Assignee
모기쥰이찌
신꼬오덴기고오교오가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모기쥰이찌, 신꼬오덴기고오교오가부시끼가이샤 filed Critical 모기쥰이찌
Publication of KR19980063922A publication Critical patent/KR19980063922A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 표면저항치가 낮고 또 반도체 소자등을 접착하는 접착수지와의 밀착성이 양호한 반도체 장치용 히트 슬래그를 제공함을 과제로 한다.
해결수단은 탑재되는 반도체 소자(12)의 방열판으로서 사용되는 반도체 장치용 히트 슬래그(10)에 있어서, 상기 히트 슬래그(10)의 표면에, 니켈 도금층(26)이 형성되어 있는 동시에, 니켈 도금층(26)상에, 두께 300Å 이하의 금도금층(30)이 형성되어 있는 것을 특징으로 한다.

Description

반도체 장치용 히트 슬래그 및 반도체장치
본 발명은 반도체 장치용 히트 슬래그 및 반도체 장치에 관한 것으로, 더 상세하게는 탑재되는 반도체 소자등의 방열판으로서 사용되는 반도체 장치용 히트 슬래그, 및 방열판으로서 사용되는 반도체 장치용 히트 슬래그상에, 반도체 소자등이 탑재되어 있는 반도체 장치에 관한 것이다.
반도체 장치에는 도6에 나타낸 바와같이, 방열판으로서의 히트 슬래그(H)에 탑재된 반도체 소자(12)와, 히트 슬래그(H)의 주연부에 접착수지(14)를 거쳐서 접착된 수지 배선 기판등의 배선 기판(16)의 도체패턴(도시하지 않음)이 본딩 와이어(20, 20‥ )에 의해서 전기적으로 접속되어 있는 것이 있다.
이 도6에 나타낸 반도체 장치에 있어서는 반도체 소자(12)의 접지 전극과 본딩 와이어(22)에 의해서 접속되어 있는 히트 슬래그(H)는 접지 플레이트로서도 사용되고 있다.
또, 히트 슬래그(H)의 주면단부에는 히트 슬래그(H)와 배선기판(16)의 밀착성을 향상시킬, 땜납(18)이 접합되어 있다.
이러한 히트 슬래그(H)로서는 종래 도7에 나타낸 바와같이, 동 등의 열전도성이 양호한 금속으로 되는 히트 슬래그 본체(24)의 표면에 니켈 도금층(26)이 형성되어 있는 히트 슬래그(10')가 사용되고 있다.
이 히트 슬래그(10')의 표층부를 형성하는 니켈 도금층(26)은 히트 슬래그 본체(24)의 내부식성의 향상을 도모함과 동시에, 반도체 소자(12)나 배선기판(16)을 히트 슬래그(10')에 접착하는 은 페이스트층(28)이나 접착수지(14)와의 밀착성의 향상을 도모하기 위해서이다.
이러한 니켈 도금층(26)중, 히트 슬래그(10')의 배면측(반도체 소자(12)의 탑재면에 대하여 반대면 측)의 니켈 도금층(26)에는 반도체 장치의 명칭등을 레이저에 의해서 각인한다.
도7에 나타낸 바와같이 히트 슬래그(10')에 의하면, 히트 슬래그(10') 의 내부식성을 양호하게 할수 있고, 또 반도체 소자(12) 및 배선기판(16)을 접착하는 접착수지와의 밀착성도 양호하였다.
그러나, 도7에 나타낸 히트 슬래그(10')를 사용한 반도체 장치에 있어서는, 히트 슬래그(10')의 배면 저항치(Back Side Resistance)(이하, 간단히 BSR이라함)가 높고, 히트 슬래그(10')에 탑재하는 반도체 소자(12)의 스윗칭속도가 고속으로 되는 고주파신호를 사용하면, 노이즈가 발생하기 쉬운 것으로 판명되었다.
이 때문에, 본 발명자등은 히트 슬래그(10')의 BSR의 저하를 도모할 수 있도록, 히트 슬래그(10')의 니켈 도금층(26)상에 두께 1μm의 금도금층을 형성한 결과, 표층부에 금도금층이 형성된 히트 슬래그는 도7에 나타낸 히트 슬래그(10') 보다도 BSR의 저하를 도모할 수 있었지만, 반도체 소자(12) 및 배선기판(16)을 접착하는 접착 수지와의 밀착성이 저하됨을 알았다.
따라서, 본 발명의 과제는 배면 저항치가 낮고 또 반도체 소자등을 접착하는 접착수지와의 밀착성이 양호한 반도체 장치용 히트 슬래그 및 상기 반도체 장치용 히트 슬래그를 방열판으로서 사용한 반도체 장치를 제공함에 있다.
도1은 본 발명에 의한 히트 슬래그의 일례를 설명하기 위한 반도체 장치의 부분 단면도.
도2는 본 발명에 의한 히트 슬래그의 표면층에 대해서 오제 전자 분광법에의한 측정결과를 나타낸 그래프.
도3은 종래의 히트 슬래그의 표면층에 대해서 오제 전자 분광법에 의한 측정결과를 나타낸 그래프.
도4는 오제 전자 분광법에 의한 측정결과를 기초로 하여 추정한 히트 슬래그의 표면층의 미세구조를 설명하는 설명도.
도5는 본 발명에 의한 히트 슬래그에 관한 다른 예를 설명하기 위한 반도체 장치의 부분단면도.
도6은 히트 슬래그에 반도체 소자를 탑재한 반도체 장치를 설명하기 위한 반도체 장치의 단면도.
도7은 종래의 히트 슬래그를 설명하기 위한 반도체 장치의 부분단면도.
(부호의 설명)
10 : 히트 슬래그
12 : 반도체 소자
14 : 접착수지
16 : 배선기판
18 : 땜납
24 : 히트 슬래그 본체
26 : 니켈 도금층(금속 도금층)
27 : 산화물부분
28 : 은페이스트
29 : 산화막
30 : 금도금층
31 :금도금부분
본 발명자들은 상기 과제를 해결하기 위해서 예의 검토를 거듭한 결과, 히트 슬래그의 표층부를 형성하는 니켈 도금층상에, 금도금층을 형성하여 얻은 히트 슬래그는, 배면 저항치가 낮고 또 접착 수지와의 밀착성이 양호함을 발견하여, 본 발명에 이르렀다.
즉, 본 발명은 탑재되는 반도체 소자의 방열판으로서 사용되는 반도체 장치용 히트 슬래그에 있어서, 상기 반도체 소자가 탑재되는 히트 슬래그의 반도체 소자 탑재부의 표층부에, 금보다도 접착수지에 대한 밀착성이 양호한 금속으로 된 금속 도금층이 형성되어 있는 동시에, 상기 금속 도금층상에, 두께 300Å 이하의 금도금층이 형성되어 있는 것을 특징으로 하는 반도체 장치용 히트 슬래그이다.
또, 본 발명은 방열판으로서 사용되는 반도체 장치용 히트 슬래그상에 반도체 소자등이 탑재되어 있는 반도체 장치에 있어서, 상기 반도체 소자가 탑재된 히트 슬래그의 반도체 소자 탑재부의 표층부에, 금보다도 접착수지에 대한 밀착성이 양호한 금속으로 된 금속 도금층이 형성되어 있는 동시에, 상기 금속 도금층상에 두께 300Å 이하의 금도금층이 형성되어 있는 것을 특징으로 하는 반도체 장치이다.
이와 같은 본 발명에 있어서, 히트 슬래그의 전표면을 금보다도 접착수지에 대한 밀착성이 양호한 금속으로 된 금속 도금층상에, 금도금층을 형성하여 구성함으로서, 배선기판도 히트 슬래그상에 접착 수지에 의해서 용이하게 접합할 수 있다. 이 금속 도금층을 니켈 도금층으로 함으로서, 본 발명에 의한 히트 슬래그를 용이하게 제조할 수 있다.
또, 히트 슬래그의 표면을 형성하는 니켈 도금층과 금도금층 사이에, 팔라듐 도금층을 형성함으로서, 히트 슬래그의 내열성을 향상시킬 수 있다.
또, 금도금층의 두께를 100Å 이하로 하면, 히트 슬래그의 이면측에 레이저에 의한 각인을 용이하게 행할 수 있다.
또, 금도금층은 무전해 도금에 의해서 용이하게 형성할 수 있다.
본 발명에 의한 히트 슬래그의 표층부에는 금보다도 접착수지에 대한 밀착성이 양호한 금속으로 된 금속 도금층상에 두께 300Å 이하의 금도금층이 형성되어 있다. 이와 같이, 두께가 300Å (0.03μm) 이하의 금도금층에서는 금원자의 격자 간격이 4Å 이어도, 금도금층에 의해서 접착수지와의 밀착성이 양호한 금속 도금층이 완전히 덮여지지 않고, 여기 저기에 금속 도금층이 노출되는 것으로 생각된다. 이 때문에, 본 발명에 의한 히트 슬래그와 접착수지의 밀착성을 향상시킬 수 있다.
또, 금속 도금층보다도 저전기 저항치의 금도금층이 표면에 존재하고, 및 금도금층으로 덮여진 금속 도금층 표면 부분에는 산화막이 형성되어 있지 않고 저전기 저항치의 상태로 보존되기 때문에, 표층부가 금속 도금층만으로 형성된 종래의 히트 슬래그에 비교하여 BSR를 저하시킬 수 있다.
이와 같이, 본 발명에 의한 히트 슬래그는 BSR가 낮고 또 접착 수지와의 밀착성이 양호한 것이므로, 이 히트 슬래그에 스윗칭 속도가 고속의 반도체 소자를 탑재한 반도체 장치는 노이즈가 적은 신뢰성이 높은 반도체 장치로 할수있다.
(발명의 실시 형태)
본 발명에 의한 히트 슬래그는 도1에 나타낸 바와같이, 열전도성이 양호한 금속인 동으로 된 히트 슬래그본체(24)의 표면에, 접착수지에 대한 밀착성이 양호한 금속인 니켈로 된 니켈 도금층(26)상에, 금도금층(30)이 형성되어 있다.
이러한 도1에 나타낸 히트 슬래그(10)의 표면층을 구성하는 니켈 도금층(26)은 두께가 3.5μm정도이지만, 금도금층(30)의 두께는 300Å이하 (바람직하게는 100Å 이하, 더 바람직하게는 60Å이하)이다.
이와 같이, 니켈 도금층(26)상에 금도금층(30)이 형성된 표면층의 미세구조에 관해서, 오제 전자 분광법에 의한 분석을 시도하였다. 이러한 오제전자 분광법에 의해서 얻은 결과를 도2에 나타냈다.
도2에 나타낸 그래프는 가로축이 히트 슬래그(10)의 표면에서의 깊이 이고, 세로축은 표면층을 형성하는 원자에 관해서의 분광 강도를 나타낸다. 이러한 도2에 있어서, 도2(a)는 열처리 전의 히트 슬래그(10)의 표면층에 관한 분석결과이고, 도2(b)는 열처리(350℃, 5분간)후의 히트 슬래그(10)의 표면층에 대한 분석결과이다.
도2(a)의 그래프로 부터는, 열처리 전의 히트 슬래그(10)의 표면에는, 니켈 원자와 금원자가 혼재하고 있는 것, 및 도2(b)로 부터는 열처리 후의 히트 슬래그(10)의 표면에는 니켈원자, 금원자, 및 산소 원자가 혼재하고 있는 것, 즉 히트 슬래그(10)의 표면에 니켈산화물과 금원자가 혼재하고 있음을 알 수 있다.
이러한 도2에 나타낸 오제 전자 분광법에 의한 분석 결과에 의하면, 열처리 후의 히트 슬래그(10)의 표면층은, 도4(a)에 나타낸 바와같이, 니켈 도금층(26)상에, 니켈산화물로 된 산화물 부분(27)과 금도금 부분(31)이 혼재하여 되는 금도금층(30)이 형성되어 이루어진 모델로 생각된다.
또, 도4(a)에 있어서, 반도체 소자(12)와 은페이스트층(28)을 거쳐서 접합되어 있는 부분은, 니켈 도금층(26)과 공기중의 산소가 접촉되기 어렵기 때문에, 은페이스트층(28)에 의해서 덮여져 있지 않는 부분과 비교하여 산화물 부분(27)이 형성됨이 적은 것으로 생각되고, 산화물 부분(27)이 얇게 묘사되어 있다.
한편, 도7에 나타낸 바와같이, 동등의 열전도성이 양호한 금속으로 된 히트 슬래그 본체(24)의 표면에 니켈 도금층(26)만이 형성되어 이루어진 종래의 히트 슬래그(10')의 표면층에 대해서도, 동일하게 오제 전자 분광법에 의한 분석을 행하여, 그 결과를 도3에 나타냈다. 도3에 나타낸 그래프에 있어서도, 가로 축이 히트 슬래그(10')의 표면에서의 깊이이고, 세로축은 표면층을 형성하는 원자의 분광강도를 나타낸다. 이러한 도3에서도, 도3(a)는 열처리 전의 히트 슬래그(10')의 표면층에 대한 분석결과이고, 도3(b)는 열처리(350℃, 5분간)후의 히트 슬래그(10')의 표면층에 대한 분석결과이다.
이러한 도3(a) (b)의 그래프로 부터는, 열처리전의 히트 슬래그(10') 의 표면층을 형성하는 니켈이 산화하여 니켈 산화물로 되어 있음을 알 수 있다.
이 도3에 나타낸 오제 전자 분광법에 의한 분석 결과에 의하면, 열처리후의 히트 슬래그(10')의 표면층은 도4(b)에 나타낸 바와같이, 니켈 도금층(26)이 니켈 산화물로 된 산화막(29)에 의해서 덮여져 있는 모델로 생각된다.
또, 도4(b)에 있어서도, 반도체 소자(12)와 은페이스트층(28)을 거쳐서 접합되어 있는 부분의 산화막(29)은, 은페이스트 층(28)으로 덮여지지 않은 부분의 산화막(29) 보다 얇게 묘사했다.
도4(b)에 나타낸 바와같이 니켈 도금층(26)이 니켈 산화물로 된 산화막(29)으로 덮여져 있는 히트 슬래그(10')는 니켈산화물의 전기 저항치가 순니켈 보다도 높기 때문에 그 BSR은 높아진다.
이 점, 도4(a)에 나타낸 표면층이 형성되어 있는 히트 슬래그(10)는 그 표면층에 니켈 산화물로 된 산화물 부분(27)보다도 저전기 저항치의 금도금 부분(31)이 존재하고, 또 니켈 도금층(26)의 금도금 부분(31)으로 덮여진 부분은 산화되지 않기 때문에, 니켈산화물 보다도 저전기 저항치의 상태가 보존된다. 이 때문에, 도4(a)에 나타낸 표면층이 형성된 히트 슬래그(10)의 BSR은 도4(b)에 나타낸 바와같이, 니켈 도금층(26)이 니켈 산화물로 된 산화막(29)으로 덮여져 있는 히트 슬래그(10')에 비교하여 저하된다.
또, 도4(a)에 나타낸 표면층의 금도금층(30)을 형성하는 니켈 산화물로 되는 산화물 부분(27)과 접착 수지의 밀착성이 양호하고, 또 금도금 부분(31)과 은등의 금속과의 밀착성이 양호하다. 이 때문에, 접착수지와의 밀착성이 양호한 부분과 은등의 금속과의 밀착성이 양호한 부분이 혼재하는 표면층이 형성된 히트 슬래그(10)상에, 도1에 나타낸 바와같이, 반도체 소자(12)를 은페이스트층(28)을 거쳐서 접합하면, 히트 슬래그(10)의 표면층과 은페이스트층(28)과의 밀착성을 양호하게 할수있다.
즉, 은페이스트층(28)중의 접착수지와의 밀착성을 산화물 부분(27)에 의해서 유지할 수 있는 동시에, 은페이스트층(28)중의 은과의 밀착성을 금도금 부분(31)에 의해서 유지할 수 있기 때문이다.
또, 히트 슬래그(10)의 전표면을 니켈 도금층(26)과 금도금층(30)에의해서 형성함으로서, 도6에 나타낸 바와같이, 히트 슬래그(10)의 주연부에 접착수지(14)를 거쳐서 배선기판(16)을 접합할 수 있고, 반도체 장치의 제조를 용이하게 할수있다.
여기서, 히트 슬래그(10)의 전표면을 니켈 도금층(26)과 금도금층(30)에 의해서 형성하는 경우, 금도금층(30)의 두께를 100Å 이하, 특히 60Å이하 로 하는 것이 바람직하다. 이와 같이, 금도금층(30)의 두께를 얇게 하면, 히트 슬래그(10)에 각인하는 레이저 조건을, 도7에 나타낸 종래의 표면층 구조의 히트 슬래그(10')와 실질적으로 동일조건을 채용할 수 있고, 또 히트 슬래그(10)의 광택도 히트 슬래그(10')와 실질적으로 동일하게 할 수 있다.
도1에 나타낸 히트 슬래그(10)의 제조는, 먼저, 동으로 된 히트 슬래그 본체(24)에 전처리를 행한다. 이 전처리로서는, 히트 슬래그본체(24)를 알칼리 탈지 한후, 화학 연마 하고 나서 산처리하고, 또 팔라듐 활성처리를 행한다.
이러한 전처리가 종료한 히트 슬래그 본체(24)에는 무전해 니켈 도금을 행하여 소정 두께의 니켈 도금층(26)을 형성한 후, 무전해도금(치환형)에 의해서 소정 두께의 금도금층(30)을 형성한다.
이렇게 하여 형성된 히트 슬래그(10)에서는 히트 슬래그 본체(24)의 전표면을 덮는 니켈 도금층(26)에 있어서, 반도체 소자(12)가 탑재되는 부분만에 금도금층(30)을 형성하여도 좋다. 이 경우에는, 반도체 소자(12)가 탑재되는 부분의 니켈 도금층(26)만에 금도금 용액이 접촉하도록, 반도체 소자(12)가 탑재되는 부분만이 개방된 마스크를 히트 슬래그(10)에 피착하여 무전해 금도금을 행한다.
또, 여기서는, 니켈 도금층(26) 및 금도금층(30)을 무전해도금으로 형성하는 예를 설명했지만, 양층을 전해도금으로 형성하여도 좋고, 전해도금과 무전해도금을 병용하여 양층을 형성하여도 좋다.
이상, 상술한 도1∼도5에 나타낸 히트 슬래그(10)는 히트 슬래그본체(24)에 형성한 니켈 도금층(26)에 접하여 금도금층(30)을 형성하고 있지만, 도5에 나타낸 바와같이, 히트 슬래그(10)의 표층부를 형성하는 니켈 도금층(26)과 금도금층(30) 사이에, 팔라듐 도금층(32)을 형성해도 좋다. 이와 같이, 팔라듐 도금층(32)을 형성함으로서, 히트 슬래그(10)의 표층부의 내열성도 향상시킬 수 있다.
(실시예)
실시예1
동제의 히트 슬래그 본체(24)에 전처리를 행한다. 이전 처리로서는, 히트 슬래그본체(24)를 알칼리 탈지한 후, 화학 연마하고 나서 산처리하고, 다시 팔라듐 활성처리를 행했다.
이러한 전처리가 종료한 히트 슬래그본체(24)에, 무전해 니켈 도금을 행하여, 두께3.5μm의 니켈 도금층(26)을 형성한 후, 무전해 도금(치환형)에 의해서 두께 100Å의 금도금층(30)을 형성했다.
이러한 니켈 도금층(26)과 금도금층(30)으로 된 표면층이 형성된 히트 슬래그(10)의 BSR를 측정한 결과, 5.1m·Ω 였다.
또, 이 히트 슬래그(10)를 350℃에서 5분간의 가열처리를 한후, BSR를 측정한 결과, 16.4m·Ω 였다.
비교예1
동제의 히트 슬래그 본체(24)에 전처리를 행한다. 이전 처리로서는, 히트 슬래그 본체(24)를 알칼리 탈지한 후, 화학 연마하고 나서 산처리하고, 다시 팔라듐 활성처리를 행했다.
이러한 전처리가 종료한 히트 슬래그본체(24)에, 무전해 니켈 도금을 행하여, 두께 3.5μm의 니켈 도금층(26)을 형성했다.
이러한 니켈 도금층(26)만으로 되는 표면층이 형성된 히트 슬래그(10')의 BSR를 측정한 결과, 19.6m·Ω 였다.
또, 이 히트 슬래그(10')를 350℃에서 5분간의 가열 처리를 한후, BSR를 측정한 결과, 37.4m·Ω 였다.
이와 같이, 니켈 도금층(26)상에 금도금층(30)을 형성하지 않은 히트 슬래그(10')의 BSR은 니켈 도금층(26)상에 금도금층(30)을 형성한 히트 슬래그(10) 보다도 높게 된다.
실시예2
실시예1에 있어서, 금도금층(30)의 두께를 60Å로 한 외에는, 실시예1과 동일하게 하여 히트 슬래그(10)를 얻었다.
또, 비교로서 금도금층(30)의 두께를 1μm 으로 한 외에는, 실시예1과 동일하게 하여 히트 슬래그(10'')를 얻었다.
이러한 히트 슬래그(10)와 히트 슬래그(10'')를 사용하여, BSR, 에폭시계 접착제와의 밀착성, 레이저 마크성, 반도체 소자(12)의 다이 부착 강도, 및 땜납 습윤성을 평가했다. 이 때에, 비교예1에서 얻은 히트 슬래그(10')에 대해서도 동일한 평가를 행했다. 평가 결과는 하기의 표1에 양호(○), 약간 양호(△), 불량(×)으로 나타냈다.
히트슬래그(10) 히트슬래그(10') 히트슬래그(10'')
Ni(3.5㎛)+Au(60Å) Ni(3.5㎛) Ni(3.5㎛)+Au(1㎛)
BSR ○ × ○
접착수지와의 밀착성 ○ ○ ×
레이저마크성 ○ ○ ×
다이부착강도 ○ △ △
땜납습윤성 ○ × ○
표1의 결과로부터 명백한 바와같이, 히트 슬래그(10)는 전평가 항목에 대해서 양호하다.
이것에 대하여, 히트 슬래그(10')에서는, BSR이 다른 히트 슬래그 보다도 높고, 또한 땜납 습윤성도 다른 히트 슬래그 보다도 나쁘고, 히트 슬래그(10'')에서는 BSR은 히트 슬래그(10)와 동일하게 양호하였으나 접착수지로서의 엑폭시계 접착제와의 밀착성 및 레이저 마크성이 다른 히트 슬래그 보다도 뒤떨어지는 결과가 되었다.
본 발명에 의한 히트 슬래그는 저 BSR이고, 또 접착수지와의 밀착성도 양호하기 때문에, 스윗칭 속도가 고속이 되는 고주파신호가 사용되는 고주파용 반도체 소자를 탑재한 반도체 장치는 노이즈가 적은 신뢰성이 높은 반도체 장치로 할수있다. 이 때문에, MPU의 고속화를 도모하는 것이 가능하다.

Claims (12)

  1. 탑재되는 반도체 소자의 방열판으로서 사용되는 반도체 장치용 히트 슬래그에 있어서,
    상기 반도체 소자가 탑재되는 히트 슬래그의 반도체 소자 탑재부의 표면에, 금보다도 접착수지에 대한 밀착성이 양호한 금속으로 된 금속도금층이 형성되어 있는 동시에,
    상기 금속 도금층상에, 두께 300Å 이하의 금도금층이 형성되어 있는 것을 특징으로 하는 반도체 장치용 히트 슬래그.
  2. 제1항에 있어서,
    히트 슬래그의 전표면이 금보다도 접착수지에 대한 밀착성이 양호한 금속으로 된 금속 도금층상에 금도금층이 형성되어 있는 것을 특징으로 하는 반도체 장치용 히트 슬래그.
  3. 제1항 또는 제2항에 있어서,
    금속 도금층이 니켈 도금층인 것을 특징으로 하는 반도체 장치용 히트 슬래그.
  4. 제1항 또는 제2항에 있어서,
    금속 도금층이 니켈 도금층이고, 상기 니켈 도금층과 금도금층의 사이에 팔라듐 도금층이 형성되어 있는 것을 특징으로 하는 반도체 장치용 히트 슬래그.
  5. 제1항 내지 제4항 중 어느 한항에 있어서,
    금도금층의 두께가 100Å 이하인 것을 특징으로 하는 반도체 장치용 히트 슬래그.
  6. 제1항 내지 제5항 중 어느 한항에 있어서,
    금도금층이 무전해 금도금으로 형성되어 있는 것을 특징으로 하는 반도체 장치용 히트 슬래그.
  7. 방열판으로서 사용되는 반도체 장치용 히트 슬래그상에, 반도체 소자등이 탑재되어 있는 반도체장치에 있어서,
    상기 반도체 소자가 탑재된 히트 슬래그의 반도체 소자 탑재부의 표면에, 금보다도 접착수지에 대한 밀착성이 양호한 금속으로 된 금속 도금층이 형성되어 있는 동시에,
    상기 금속 도금층상에, 두께 300Å 이하의 금도금층이 형성되어 있는 것을 특징으로 하는 반도체장치.
  8. 제7항에 있어서,
    히트 슬래그의 전표면이, 금보다도 접착수지에 대한 밀착성이 양호한 금속으로 된 금속 도금층상에 금도금층이 형성되어 있는 것을 특징으로 하는 반도체장치.
  9. 제7항 또는 제8항에 있어서,
    금속 도금층이 니켈 도금층인 것을 특징으로 하는 반도체장치.
  10. 제7항 또는 제8항에 있어서,
    금속 도금층이 니켈 도금층이고, 상기 니켈 도금층과 금도금층의 사이에, 팔라듐 도금층이 형성되어 있는 것을 특징으로 하는 반도체장치.
  11. 제7항 내지 제10항 중 어느 한항에 있어서,
    금도금층의 두께가 100Å 이하인 것을 특징으로 하는 반도체장치.
  12. 제7항 내지 제11항 중 어느 한항에 있어서,
    금도금층이 무전해금도금에 의해 형성되어 있는 것을 특징으로 하는 반도체장치.
KR1019970066925A 1996-12-26 1997-12-09 반도체 장치용 히트 슬래그 및 반도체장치 KR19980063922A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8347785A JPH10189846A (ja) 1996-12-26 1996-12-26 半導体装置用ヒートスラグ及び半導体装置
JP347785 1996-12-26

Publications (1)

Publication Number Publication Date
KR19980063922A true KR19980063922A (ko) 1998-10-07

Family

ID=18392564

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970066925A KR19980063922A (ko) 1996-12-26 1997-12-09 반도체 장치용 히트 슬래그 및 반도체장치

Country Status (2)

Country Link
JP (1) JPH10189846A (ko)
KR (1) KR19980063922A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000064084A (ja) * 1998-08-20 2000-02-29 Kobe Steel Ltd 電子部品の放熱板用めっき材
CN115767938B (zh) * 2022-11-25 2024-05-28 福莱盈电子股份有限公司 一种应用于补强钢片的选镀金方法

Also Published As

Publication number Publication date
JPH10189846A (ja) 1998-07-21

Similar Documents

Publication Publication Date Title
US7256490B2 (en) Test carrier for semiconductor components having conductors defined by grooves
US7190057B2 (en) Packaging component and semiconductor package
US6291271B1 (en) Method of making semiconductor chip package
KR20070113112A (ko) 배선 기판, 그 제조 방법 및 반도체 장치
JPH0621140A (ja) 銅と半導体の化合物を含むメタラジを有する電子デバイス
JP4619292B2 (ja) 配線基板のパッド構造及び配線基板
KR101339605B1 (ko) ＧａＡｓ 집적 회로 장치 및 그의 부착 방법
JP3937993B2 (ja) 配線板の製造方法
JPH11274223A (ja) ２重金属被覆パッド面へのワイヤ・ボンディング方法及びそのワイヤ・ボンディングを含む電気カ―ド構造
JPH06350234A (ja) 電気及び／又は電子部品を絶縁基板に取付けかつ接触接続する方法、及び無電流金属析出によるプリント配線基板の製造方法並びに電子部品を取付けかつ接触接続する方法
JP4391671B2 (ja) 電子部品搭載用基板及びその製造方法
KR19980063922A (ko) 반도체 장치용 히트 슬래그 및 반도체장치
JPH07183304A (ja) 半導体装置の製造方法
US6376054B1 (en) Surface metallization structure for multiple chip test and burn-in
JPH1074859A (ja) Ｑｆｎ半導体パッケージ
JP3685239B2 (ja) 半導体装置用テープキャリア及びその製造方法
JP2001291800A (ja) 電子部品用パッケージ
JPH1092964A (ja) 半導体装置
JP2000294905A (ja) パッケージ用配線板の製造方法
JPH02121360A (ja) 電子部品搭載用基板
JP2000277570A (ja) 半導体装置用テープキャリア
JPH02153543A (ja) フレキシブルプリント基板
JPS6041867B2 (ja) 多金属層を有する電子部品
JPH04261090A (ja) プリント配線基板及び半導体素子の実装構造
JPH06283646A (ja) 半導体搭載用配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application