KR19980060505A - Device Separator Formation Method of Semiconductor Device - Google Patents

Device Separator Formation Method of Semiconductor Device Download PDF

Info

Publication number
KR19980060505A
KR19980060505A KR1019960079867A KR19960079867A KR19980060505A KR 19980060505 A KR19980060505 A KR 19980060505A KR 1019960079867 A KR1019960079867 A KR 1019960079867A KR 19960079867 A KR19960079867 A KR 19960079867A KR 19980060505 A KR19980060505 A KR 19980060505A
Authority
KR
South Korea
Prior art keywords
trench
oxide film
forming
device isolation
film
Prior art date
Application number
KR1019960079867A
Other languages
Korean (ko)
Other versions
KR100414743B1 (en
Inventor
피승호
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019960079867A priority Critical patent/KR100414743B1/en
Publication of KR19980060505A publication Critical patent/KR19980060505A/en
Application granted granted Critical
Publication of KR100414743B1 publication Critical patent/KR100414743B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region

Abstract

본 발명은 반도체 소자의 소자 분리막 형성방법에 관한 것으로, 반도체 기판상에 트랜치를 형성한 후 트랜치 측벽에 질화막 스페이서를 형성하고, 노출된 트랜치 하부면에 필드 산화막을 성장시킨 후 소자 분리 산화막을 형성함으로써, 넓은 필드지역의 산화막 형성으로 필드지역과 소자 지역의 단차를 줄여주어 반도체 기판 전반에 걸쳐 평탄화를 용이하게 이룰 수 있으며, 트랜치 하부면에 필드산화막을 형성하므로 트랜치의 깊이를 낮출 수 있으며 이로 인해 후속 소자 분리 산화막의 증착이 용이하여 우수한 소자분리 특성을 가질 수 있어 반도체 소자의 제조수율 및 신뢰성을 향상시킬 수 있다.The present invention relates to a method of forming a device isolation film of a semiconductor device, by forming a trench on a semiconductor substrate, forming a nitride spacer on a trench sidewall, growing a field oxide film on an exposed trench lower surface, and then forming a device isolation oxide film. In addition, by forming oxides in a wide field area, it is possible to reduce the level difference between the field area and the device area so that the planarization can be easily achieved throughout the semiconductor substrate. Since the device isolation oxide film can be easily deposited, it can have excellent device isolation characteristics, thereby improving the manufacturing yield and reliability of the semiconductor device.

Description

반도체 소자의 소자 분리막 형성방법Device Separator Formation Method of Semiconductor Device

본 발명은 반도체 소자의 소자 분리막 형성방법에 관한 것으로, 특히 초고집적 반도체 소자의 제조 공정중 소자분리(Device Isolation) 공정에 있어서 소자분리 특성을 향상시킴과 아울러, 반도체 기판 전면에 걸쳐 평탄화도 이룰 수 있는 반도체 소자의 소자 분리막 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a device isolation film of a semiconductor device, and in particular, improves device isolation characteristics in the device isolation process during the fabrication of ultra-high density semiconductor devices, and can also planarize the entire surface of the semiconductor substrate. The present invention relates to a method for forming a device isolation film of a semiconductor device.

일반적으로 트랜치를 이용하여 소자분리를 하는 종래기술에 있어서, 반도체 기판상에 트랜치를 형성한 후 전체구조 상부에 소자분리용 절연막, 예컨대 CVD(Chemical Vapor Deposition) 산화막을 증착하여 트랜치 내부를 채우게 되면 좁은 필드 영역과 넓은 필드영역에 단차가 생기게 되고, 상기 단차는 이후 진행되는 평탄화 공정, 예컨대 CMP(Chemical Vapor Deposition) 공정을 통해 평탄화시키더라도 상부면의 평탄화가 완전하게 이루어지지 않게 된다.Generally, in the prior art in which device isolation is performed by using a trench, a trench is formed on a semiconductor substrate, and then a device isolation insulating film, such as a chemical vapor deposition (CVD) oxide film, is deposited on the entire structure to fill a trench. A step is generated in the field area and the wide field area, and the step is not completely flattened even if the step is planarized through a subsequent planarization process, for example, a chemical vapor deposition (CMP) process.

또한 소자간 분리를 위해 일정 깊이 이상의 트랜치를 형성할 경우, 소자 분리 산화막을 증착하여 상기 트랜치 내부를 채운다 하더라도 트랜치 내부에는 보이드(Void)가 생기게 되어 소자의 결함을 초래하여 반도체 소자의 신뢰성을 저하시키는 문제점이 있다.In addition, when a trench having a predetermined depth or more is formed for isolation between devices, even if a device isolation oxide film is deposited to fill the trench, voids are formed in the trench, thereby causing defects in the device, thereby reducing reliability of the semiconductor device. There is a problem.

따라서 본 발명은 상기의 문제점을 해결하기 위하여, 반도체 기판상에 트랜치를 형성한 후 트랜치 측벽에 질화막 스페이서를 형성하고, 노출된 트랜치 하부면에 필드 산화막을 성장시킨 후 소자 분리 산화막을 증착시킴으로써 소자분리 특성을 향상시키고 반도체 기판 전반에 걸쳐 평탄화도 이루게 하여 반도체 소자의 제조 공정 수율 및 신뢰성을 향상시킬 수 있는 반도체 소자의 소자 분리막 형성방법을 제공함에 그 목적이 있다.Therefore, in order to solve the above problems, the present invention provides a method of forming a trench on a semiconductor substrate, forming a nitride spacer on a trench sidewall, growing a field oxide on an exposed trench lower surface, and then depositing a device isolation oxide. An object of the present invention is to provide a method of forming a device isolation layer of a semiconductor device capable of improving characteristics and making planarization throughout the semiconductor substrate, thereby improving yield and reliability of a semiconductor device manufacturing process.

도 1 내지 도 6 은 본 발명의 방법에 따른 반도체 소자의 소자 분리막 형성 공정단계를 도시한 단면도1 to 6 are cross-sectional views illustrating a process of forming a device isolation layer of a semiconductor device according to the method of the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

11 : 반도체 기판13 : 패드 산화막11: semiconductor substrate 13: pad oxide film

15 : 질화막17 : 폴리실리콘15 nitride film 17 polysilicon

19 : 소자분리 마스크21 : 트랜치19: device isolation mask 21: trench

22 : 열산호막23 : 스페이서 형성용 질화막22: thermal coral film 23: nitride film for spacer formation

25 : 질화막 스페이서27,31 : 필드 산화막25 nitride film spacer 27,31 field oxide film

33 : 소자분리 산화막33: device isolation oxide film

상기 목적을 달성하기 위하여 본 발명에서는, 반도체 기판 상부에 패드 산화막과 질화막을 차례로 형성하는 단계와, 상기 질화막 상부에 풀리실리콘을 소정두께로 증착하는 단계와, 상기 폴리실리콘층 상부에 소자 분리용 마스크 패턴을 형성하는 단계와, 상기 소자 분리용 마스크 패턴을 이용하여 하부의 폴리실리콘층, 질화막, 패드 산화막을 식각하는 단계와, 노출된 상태의 반도체 기판을 식각하여 트랜치를 형성하는 단계와, 상부의 소자 분리용 마스크 패턴을 제거하는 단계와, 상기 형성된 트랜치 측벽에 소정두께의 열산화막을 형성하는 단계와, 전체 구조 상부에 스페이서 형성용 질화막을 소정 두께만큼 형성한 후 식각하여 트랜치 양측벽에 스페이서를 형성하는 단계와, 노출된 트랜치 하부면에 필드 산화막을 소정두께로 성장시켜 형성하는 단계와, 상기 질화막 스페이서를 제거하는 단계와, 상기 형성된 트랜치 내부에 소자 분리 산화막을 채우는 단계로 구성되는 반도체 소자의 소자 분리막 형성방법을 제공한다.In order to achieve the above object, in the present invention, the step of forming a pad oxide film and a nitride film on the semiconductor substrate in turn, the step of depositing pulley silicon to a predetermined thickness on the nitride film, and a device isolation mask on the polysilicon layer Forming a pattern, etching a lower polysilicon layer, a nitride film, and a pad oxide film using the device isolation mask pattern, etching a semiconductor substrate in an exposed state to form a trench, and Removing the device isolation mask pattern, forming a thermal oxide film having a predetermined thickness on the formed trench sidewalls, forming a nitride film for spacer formation on the entire structure to a predetermined thickness, and etching the spacers on both sidewalls of the trench. Forming and growing a field oxide film to a predetermined thickness on the exposed trench lower surface. It provides a system and, further, a device isolation method for forming a semiconductor device consisting of filling the device isolation oxide film is formed inside the trench and removing the nitride spacers.

이하 첨부된 도면을 참조하여 본 발명의 적합한 실시예에 대한 상세한 설명을 하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1 내지 도 6 은 본 발명의 방법에 따른 반도체 소자의 소자 분리막 형성 공정단계를 도시한 단면도이다.1 to 6 are cross-sectional views illustrating a process of forming a device isolation layer of a semiconductor device according to the method of the present invention.

먼저, 도 1 을 참조하면 반도체 기판(11) 상부에 패드 산화막(13)과 질화막(15)을 차례로 형성한다.First, referring to FIG. 1, a pad oxide film 13 and a nitride film 15 are sequentially formed on the semiconductor substrate 11.

이때, 상기 패드 산화막(13)과 질화막(15)의 증착두께는 각각 70~300Å로, 1000~3000Å로 한다.At this time, the deposition thicknesses of the pad oxide film 13 and the nitride film 15 are 70 to 300 mW and 1000 to 3000 mW, respectively.

다음, 상기 질화막(15) 상부에 풀리실리콘(17)을 약 100~500Å의 두께로 증착한다.Next, the silicon nitride 17 is deposited on the nitride film 15 to a thickness of about 100 to about 500 kW.

도 2 를 참조하면, 상기 폴리실리콘층(17) 상부에 소자 분리용 마스크 패턴(19)을 형성한 후 상기 소자 분리용 마스크 패턴(19)을 이용하여 하부의 폴리실리콘(17), 질화막(15), 패드 산화막(13)까지를 차례로 식각하여 반도체 기판(11)의 상부면을 노출시킨다.Referring to FIG. 2, after forming the device isolation mask pattern 19 on the polysilicon layer 17, the lower polysilicon 17 and the nitride film 15 may be formed using the device isolation mask pattern 19. ), The pad oxide film 13 is sequentially etched to expose the top surface of the semiconductor substrate 11.

이후 노출된 반도체 기판(11)을 소정 깊이 식각하여 트랜치(21)를 형성한다.Thereafter, the exposed semiconductor substrate 11 is etched to a predetermined depth to form the trench 21.

이때 형성되는 트랜치(21)의 깊이는 1000~3000Å로 한다.The depth of the trench 21 formed at this time is set to 1000 ~ 3000 1000.

도 3을 참조하면, 상부의 소자 분리용 마스크 패턴(19)을 제거한 후 트랜치(21) 측벽을 50~300Å 두께로 열산화시킨 다음 HF 용액으로 제거하고 다시 50~300Å 두께의 열산화막(22)을 형성한다.Referring to FIG. 3, after removing the upper device isolation mask pattern 19, the sidewalls of the trench 21 are thermally oxidized to a thickness of 50˜300 μs, and then removed with a HF solution, and the thermal oxide layer 22 having a thickness of 50˜300 μs again. To form.

이때 나머지 폴리 실리콘막(17)의 일부가 제거된다.At this time, a part of the remaining polysilicon film 17 is removed.

다음 전체 구조 상부에 스페이서 형성용 질화막(23)을 100~500Å두께로 증착한다.Next, a nitride film 23 for forming a spacer is deposited on the entire structure to a thickness of 100 to 500 mm 3.

도 4 를 참조하면, 상기 증착된 질화막(23)을 식각하여 스페이서(25)를 형성한 후 노출된 트랜치(21) 하부면에 필드 산화막(27)을 1000~3000Å두께로 성장시켜 형성한다.Referring to FIG. 4, the deposited nitride layer 23 is etched to form a spacer 25, and then the field oxide layer 27 is grown to a thickness of 1000 to 3000 μm on the exposed lower surface of the trench 21.

이때 나머지 폴리 실리콘막(17)은 모두 산화막으로 바뀐다.At this time, the remaining polysilicon film 17 is changed to an oxide film.

도 5 를 참조하면, 인상용액으로 상기 질화막 스페이서(25)를 제거한다. 이때 질화막(15) 상부의 산화막, 즉 상기 폴리실리콘(17)이 산화막 산화막(17)이 하부의 질화막(15)이 식각되는 것을 막아주는 식각장벽의 역할을 하게 된다.Referring to FIG. 5, the nitride film spacer 25 is removed with an impression solution. In this case, the oxide layer on the nitride layer 15, that is, the polysilicon 17 serves as an etch barrier that prevents the oxide layer 17 from etching the lower nitride layer 15.

도 6 을 참조하면, 상기 형성된 트랜치(21) 내부에 소자 분리 산화막, 예컨데 CVD 산화막(33)을 채워 넣는다.Referring to FIG. 6, a device isolation oxide film, for example, a CVD oxide film 33, is filled in the formed trench 21.

상기와 같이 CVD 산화막(33)으로 트랜치(21) 하부면을 채워넣게 될 경우 넓은 필드 부분의 산화막(31)때문에 후속 평탄화 공정이 용이해진다.As described above, when the lower surface of the trench 21 is filled with the CVD oxide film 33, the subsequent planarization process is facilitated due to the oxide film 31 having a wide field portion.

또한 소자 분리 특성이 우수한 열 산화막(22)으로 트랜치(21) 하부면을 산화 시켰기 때문에 우수한 소자분리 특성을 가지게 된다.In addition, since the lower surface of the trench 21 is oxidized with a thermal oxide film 22 having excellent device isolation characteristics, the device has excellent device isolation characteristics.

이상 상술한 바와 같이, 반도체 기판상에 트랜치를 형성한 후 트랜치 측벽에 질화막 스페이서를 형성하고, 노출된 트랜치 하부면에 필드 산화막을 성장시킨 후 소자 분리 산화막을 형성하는 본 발명의 기술은 넓은 필드지역의 산화막 형성으로 필드지역과 소자 지역의 단차를 줄여주어 반도체 기판 전반에 걸쳐 평탄화를 용이하게 이룰 수 있으며, 또한 트랜치 하부면에 필드산화막을 형성하므로 우수한 소자 분리 특성을 가질 수 있다.As described above, a technique of the present invention in which a trench is formed on a semiconductor substrate, a nitride spacer is formed on the trench sidewalls, a field oxide film is grown on the exposed trench lower surface, and an element isolation oxide film is formed. The formation of the oxide film reduces the level difference between the field region and the device region, thereby facilitating flattening across the semiconductor substrate, and having the field oxide layer formed on the lower surface of the trench, thereby having excellent device isolation characteristics.

아울러, 트랜치 하부면에 필드 산화막을 형성하므로 트랜치의 깊이를 더욱 낮출 수 있으며 이로 인해 후속 CVD-산화막의 증착(Gap-fill)이 용이하여 반도체 소자의 제조수율 및 신뢰성을 크게 향상시킬 수 있다.In addition, the depth of the trench may be further reduced by forming a field oxide layer on the bottom surface of the trench, thereby facilitating subsequent gap-filling of the CVD oxide layer, thereby greatly improving the manufacturing yield and reliability of the semiconductor device.

Claims (10)

반도체 기판 상부에 패드 산화막과 질화막을 차례로 형성하는 단계와,Sequentially forming a pad oxide film and a nitride film on the semiconductor substrate; 상기 질화막 상부에 풀리실리콘을 소정두께로 증착하는 단계와,Depositing pulley silicon to a predetermined thickness on the nitride film; 상기 폴리실리콘층 상부에 소자 분리용 마스크 패턴을 형성하는 단계와,Forming a mask pattern for device isolation on the polysilicon layer; 상기 소자 분리용 마스크 패턴을 이용하여 하부의 폴리실리콘층, 질화막, 패드 산화막을 식각하는 단계와,Etching the lower polysilicon layer, the nitride film, and the pad oxide film using the device isolation mask pattern; 노출된 상태의 반도체 기판을 식각하여 트랜치를 형성하는 단계와,Forming a trench by etching the exposed semiconductor substrate; 상부의 소자 분리용 마스크 패턴을 제거하는 단계와,Removing the upper device isolation mask pattern; 상기 형성된 트랜치 측벽에 소정두께의 열산화막을 형성하는 단계와,Forming a thermal oxide film having a predetermined thickness on the formed trench sidewalls; 전체 구조 상부에 스페이서 형성용 질화막을 소정 두께만큼 형성한 후 식각하여 트랜치 양측벽에 스페이서를 형성하는 단계와,Forming a spacer on both side walls of the trench by etching a nitride film for spacer formation on the entire structure to a predetermined thickness and then etching; 노출된 트랜치 하부면에 필드 산화막을 소정두께로 성장시켜 형성하는 단계와,Growing a field oxide film to a predetermined thickness on the exposed trench lower surface; 상기 질화막 스페이서를 제거하는 단계와,Removing the nitride film spacer; 상기 형성된 트랜치 내부에 소자 분리 산화막을 채우는 단계로 구성되는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.And forming a device isolation oxide film in the formed trench. 제 1 항에 있어서, 상기패드 산화막의 두께는 70~300Å로 하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.The method of claim 1, wherein the pad oxide layer has a thickness of about 70 to about 300 microns. 제 1 항에 있어서, 상기 질화막의 두께는 1000~3000Å 로 하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.The method of claim 1, wherein the nitride film has a thickness of 1000 to 3000 GPa. 제 1 항에 있어서, 상기 폴리실리콘의 증착두께는 100~500Å로 하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.The method of claim 1, wherein the deposition thickness of the polysilicon is 100 to 500 GPa. 제 1 항에 있어서, 상기 트랜치의 깊이는 1000~3000Å로 하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.The method of claim 1, wherein the trench has a depth of 1000 to 3000 microns. 제 1 항에 있어서, 상기 트랜치 측벽에 열산화막을 형성할 경우 트랜치 측벽을 50~300Å의 두께로 산화시킨 후, 상기 산화된 산화막을 HF 용액속에서 제거한 후, 다시 50~300Å로 산화시켜 형성하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.The method according to claim 1, wherein when the thermal oxide film is formed on the trench sidewalls, the trench sidewalls are oxidized to a thickness of 50 to 300 kPa, the oxidized oxide film is removed from the HF solution, and then oxidized to 50 to 300 kPa. A device isolation film forming method of a semiconductor device, characterized in that. 제 1 항에 있어서, 상기 질화막 스페이서의 두께는 100~500Å로 하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.The method of claim 1, wherein the thickness of the nitride film spacer is 100 to 500 GPa. 제 1 항에 있어서, 상기 질화막 스페이서를 인산용액으로 제거하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.The method of claim 1, wherein the nitride film spacer is removed with a phosphate solution. 제 1 항에 있어서, 상기 트랜치 내부를 채우는 소자 분리 산화막은 CVD 산화막인 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.The method of claim 1, wherein the device isolation oxide film filling the trench is a CVD oxide film. 제 1 항 또는 제 9 항에 있어서, 상기 CVD 산화막의 증착두께는 4000~7000Å로 하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.10. The method of claim 1 or 9, wherein the deposition thickness of the CVD oxide film is set to 4000 to 7000 Pa.
KR1019960079867A 1996-12-31 1996-12-31 Method for forming isolation layer of semiconductor device KR100414743B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960079867A KR100414743B1 (en) 1996-12-31 1996-12-31 Method for forming isolation layer of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960079867A KR100414743B1 (en) 1996-12-31 1996-12-31 Method for forming isolation layer of semiconductor device

Publications (2)

Publication Number Publication Date
KR19980060505A true KR19980060505A (en) 1998-10-07
KR100414743B1 KR100414743B1 (en) 2004-03-24

Family

ID=37423063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960079867A KR100414743B1 (en) 1996-12-31 1996-12-31 Method for forming isolation layer of semiconductor device

Country Status (1)

Country Link
KR (1) KR100414743B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100414024B1 (en) * 2001-05-09 2004-01-07 아남반도체 주식회사 Method for forming a isolation layer of trench type

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950021389A (en) * 1993-12-29 1995-07-26 김주용 Field oxide film formation method of a semiconductor device
KR100190371B1 (en) * 1995-04-10 1999-06-01 김영환 Method of forming an element isolation oxide film in a semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100414024B1 (en) * 2001-05-09 2004-01-07 아남반도체 주식회사 Method for forming a isolation layer of trench type

Also Published As

Publication number Publication date
KR100414743B1 (en) 2004-03-24

Similar Documents

Publication Publication Date Title
KR0151051B1 (en) Method of forming insulation film for semiconductor device
US20010006839A1 (en) Method for manufacturing shallow trench isolation in semiconductor device
KR100567022B1 (en) Method for forming isolation layer of semiconductor device using trench technology
US5371036A (en) Locos technology with narrow silicon trench
KR100251280B1 (en) Sti method
US5061653A (en) Trench isolation process
KR100555472B1 (en) Trench isolation method using selective epitaxial growth
JPH10144782A (en) Method for forming division area
US6103581A (en) Method for producing shallow trench isolation structure
GB2333644A (en) A method of forming void free trench isolation
KR100244493B1 (en) Method for fabricating isolation structure of semiconductor device
KR100325609B1 (en) Shallow trench isolation manufacturing method
KR19980060505A (en) Device Separator Formation Method of Semiconductor Device
KR100279247B1 (en) Field insulating film formation method of semiconductor device
US6261966B1 (en) Method for improving trench isolation
KR19990021366A (en) Device Separation Method of Semiconductor Device
KR100546722B1 (en) Method For Manufacturing Semiconductor Devices
KR100567872B1 (en) Method for forming isolation layer in a semiconductor manufacturing device
KR19990051399A (en) Device Separation Method of Semiconductor Device
KR100559134B1 (en) Active cell isolation body of a semiconductor device and method for forming the same
KR100245090B1 (en) Method of forming an element isolation film in a semiconductor device
KR100379524B1 (en) Method for forming isolation layer in the semiconductor device
KR100568030B1 (en) Shallow Trench Isolation Method For Semiconductor Devices
KR100511896B1 (en) Method of manufacturing soi substrate
KR20010001202A (en) Shallow trench manufacturing method for isolating semiconductor devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee