KR100567872B1 - Method for forming isolation layer in a semiconductor manufacturing device - Google Patents

Method for forming isolation layer in a semiconductor manufacturing device Download PDF

Info

Publication number
KR100567872B1
KR100567872B1 KR1020030096734A KR20030096734A KR100567872B1 KR 100567872 B1 KR100567872 B1 KR 100567872B1 KR 1020030096734 A KR1020030096734 A KR 1020030096734A KR 20030096734 A KR20030096734 A KR 20030096734A KR 100567872 B1 KR100567872 B1 KR 100567872B1
Authority
KR
South Korea
Prior art keywords
film
trench
nitride film
liner
substrate
Prior art date
Application number
KR1020030096734A
Other languages
Korean (ko)
Other versions
KR20050065840A (en
Inventor
박근수
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030096734A priority Critical patent/KR100567872B1/en
Publication of KR20050065840A publication Critical patent/KR20050065840A/en
Application granted granted Critical
Publication of KR100567872B1 publication Critical patent/KR100567872B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Abstract

본 발명은 반도체 제조 장치에서의 소자 분리 기술에 관한 것으로, 반도체 기판상에 패드산화막 및 질화막을 순차 적층하고, 질화막을 패터닝하여 질화막, 패드산화막 및 기판을 소정부분 식각하여 소자분리영역을 정의할 트렌치를 형성하며, 트렌치 내벽에 제 1 라이너 막을 형성한 후 제 1 라이너 막 상에 제 2 라이너 막을 증착하고, 제 2 라이너 막을 식각하여 트렌치의 기저부를 제외한 트렌치 측벽과 기판 상부에 제 2 라이너 막이 잔존하는 측벽 구조를 형성하며, 측벽 구조 상부에 트렌치가 매립되도록 갭필 절연막을 증착하고, 질화막이 드러날 때까지 갭필 절연막을 평탄화한 후 질화막을 제거하는 것을 특징으로 한다. 본 발명에 의하면, 반도체 소자 분리 공정 과정에서 생길 수 있는 보이드를 제거하여 딤플 현상을 미연에 방지할 수 있는 바, 공정 신뢰도 향상과 함께 전체 반도체 수율을 높일 수 있는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device isolation technology in a semiconductor manufacturing apparatus. A trench for defining a device isolation region by sequentially depositing a pad oxide film and a nitride film on a semiconductor substrate, patterning the nitride film, and etching a predetermined portion of the nitride film, the pad oxide film and the substrate. Forming a first liner film on the inner wall of the trench, and then depositing a second liner film on the first liner film, and etching the second liner film so that the second liner film remains on the trench sidewalls except the base of the trench and on the substrate. Forming a sidewall structure, depositing a gapfill insulating film so as to fill a trench on the sidewall structure, and planarizing the gapfill insulating film until the nitride film is exposed, and then removing the nitride film. According to the present invention, it is possible to prevent the dimple phenomenon by removing voids that may occur during the semiconductor device separation process, thereby improving the process reliability and increasing the overall semiconductor yield.

보이드(void), 딤플(dimple), STIVoid, dimple, STI

Description

반도체 제조 장치에서의 소자 분리막 형성 방법{METHOD FOR FORMING ISOLATION LAYER IN A SEMICONDUCTOR MANUFACTURING DEVICE}METHODS FOR FORMING ISOLATION LAYER IN A SEMICONDUCTOR MANUFACTURING DEVICE}

도 1a 내지 도 1d는 종래의 전형적인 반도체 제조 장치에서의 소자 분리막 형성 과정을 설명하는 공정 단면도,1A to 1D are cross-sectional views illustrating a process of forming an isolation layer in a typical semiconductor manufacturing apparatus of the related art;

도 2a 내지 도 2f는 본 발명의 바람직한 실시예에 따라 진행되는 반도체 제조 장치에서의 소자 분리막 형성 과정의 공정 단면도.2A to 2F are cross-sectional views of a device isolation film forming process in a semiconductor manufacturing apparatus according to a preferred embodiment of the present invention.

본 발명은 반도체 소자 분리 및 소자 형성 기술에 관한 것으로, 특히, 반도체 STI(Shallow Trench Isolation : 셸로우 트렌치 소자 분리막) 형성시 보이드(void)(또는 딤플(dimple)) 발생을 억제하는데 적합한 반도체 제조 장치에서의 소자 분리막 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor device isolation and device formation techniques, and more particularly, to a semiconductor manufacturing apparatus suitable for suppressing voids (or dimples) during the formation of a semiconductor trench isolation (STI). It relates to a method for forming a device separator in.

반도체 소자의 고집적화가 진행되면서 반도체 소자 분리 기술은 보다 복잡해지고 있는 추세이다.As semiconductor devices have been highly integrated, semiconductor device isolation technologies are becoming more complex.

도 1a 내지 도 1d는 종래의 반도체 제조 장치에서의 소자 분리 과정을 도시한 공정 단면도이다.1A to 1D are cross-sectional views illustrating a device isolation process in a conventional semiconductor manufacturing apparatus.

먼저, 도 1a에 도시된 바와 같이, 반도체 기판으로서 실리콘 기판(100)을 열산화하여 패드 산화막(pad oxide)(102)을 100Å∼200Å 성장시키고, 그 위에 하드 마스크(hard mask)막으로서 질화막(104)을 1500Å∼2000Å 형성한다.First, as shown in FIG. 1A, the silicon oxide substrate 100 is thermally oxidized as a semiconductor substrate to grow a pad oxide 102 to 100 to 200 microseconds, and a nitride film (hard mask) as a hard mask film is formed thereon. 104) is formed from 1500 kV to 2000 kV.

그런 다음, 이 질화막(104) 상부에 감광막(photo resist)을 도포하고 반도체 소자분리용 마스크를 이용하여 감광막을 노광 및 현상하여 반도체 소자의 활성 영역(active region)과 소자분리 영역(isolation region)을 정의하는 감광막 패턴(106)을 형성한다.Then, a photoresist is applied over the nitride film 104, and the photoresist is exposed and developed using a mask for semiconductor device separation to form an active region and an isolation region of the semiconductor device. The photosensitive film pattern 106 to be defined is formed.

그리고, 도 1b에서는, 감광막 패턴(106)을 사용한 건식 식각(dry etch) 공정으로 적층된 질화막(104)과 패드 산화막(102) 및 실리콘 기판(100)을 소정 깊이, 예컨대, 3000Å∼5000Å로 식각한 후 감광막 패턴(106)을 제거함으로써 STI가 형성될 부위인 트렌치를 형성하게 된다.In FIG. 1B, the nitride film 104, the pad oxide film 102, and the silicon substrate 100 stacked by a dry etch process using the photosensitive film pattern 106 are etched to a predetermined depth, for example, 3000 μm to 5000 μm. After that, the photoresist pattern 106 is removed to form a trench, which is a region where the STI is to be formed.

계속해서 도 1c에 도시된 바와 같이, 트렌치 내에 라이너 산화막(108)을 270Å 두께로 형성한 후 그 결과물에 트렌치가 매립되도록 갭필 절연막(110), 예를 들면 APCVD로 형성된 TEOS(TetraEthylOrthoSilicate)를 증착한다. 여기서, 라이너 산화막(108)은 트렌치에 매립되는 갭필 절연막(110)과 실리콘 기판(100)이 서로 용이하게 접착되도록 열산화 공정에 의해 트렌치 내벽에 형성된다.Subsequently, as shown in FIG. 1C, a liner oxide film 108 is formed in the trench to a thickness of 270 Å, and then the gap fill insulating film 110, for example, TEOS (TetraEthylOrthoSilicate) formed by APCVD is deposited to fill the trench. . Here, the liner oxide film 108 is formed on the inner wall of the trench by a thermal oxidation process so that the gap fill insulating film 110 embedded in the trench and the silicon substrate 100 are easily adhered to each other.

그런 후, 도 1d에 도시한 바와 같이, 질화막(104)이 드러날 때까지 갭필 절연막(110)을 CMP(Chemical Mechanical Polishing : 화학적 기계적 연마)로 식각하여 그 표면을 평탄화한다. 그러면, CMP 공정에 의해 질화막(104) 상부에 있는 갭필 절연막(110)은 모두 제거되고 트렌치내에만 갭필 절연막(110)이 매립된다.Thereafter, as shown in FIG. 1D, the gap fill insulating film 110 is etched by CMP (Chemical Mechanical Polishing) until the nitride film 104 is exposed to planarize the surface thereof. Then, all of the gap fill insulating film 110 on the nitride film 104 is removed by the CMP process, and the gap fill insulating film 110 is filled only in the trench.

그리고 나서, 인산 용액 등으로 질화막(104)을 제거하여 종래 기술에 의한 셸로우 트렌치 소자 분리막을 완성한다.Then, the nitride film 104 is removed with a phosphoric acid solution or the like to complete the shallow trench device isolation film according to the prior art.

이때, 기존의 STI 형성 과정에서는, 도 1d에 도시한 것처럼 실리콘 표면과 질화막질 간의 프로파일이 후속 공정에 의해 포지티브(positive)하게 형성되어 트렌치 매립시 보이드 또는 딤플 현상이 발생됨을 알 수 있다.In this case, in the conventional STI formation process, as shown in FIG. 1D, a profile between the silicon surface and the nitride film may be positively formed by a subsequent process, so that voids or dimples may occur during trench filling.

이러한 현상은 반도체 소자 특성에 악영향을 미칠 수 있으며, 나아가서 전체 수율을 떨어뜨린다는 문제를 야기시킨다.This phenomenon may adversely affect the semiconductor device characteristics, which in turn causes the problem of lowering the overall yield.

본 발명은 상술한 종래 기술의 문제를 해결하기 위해 안출한 것으로, 트렌치 내부에 갭필 절연막을 매립하기 전에 2차 라이너, 예컨대 질화막을 증착 및 식각하여 트렌치 내부에 측벽과 같은 구조를 형성함으로써 트렌치 매립시 보이드를 제거할 수 있는 반도체 제조 장치에서의 소자 분리막 형성 방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems of the prior art, and by depositing and etching a secondary liner, for example, a nitride film, to form a sidewall-like structure in the trench before filling the gapfill insulating film in the trench, An object of the present invention is to provide a method for forming an isolation film in a semiconductor manufacturing apparatus capable of removing voids.

이러한 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따르면, 반도체 기판상에 패드산화막 및 질화막을 순차 적층하는 단계와,상기 질화막을 패터닝하여 상기 질화막, 패드산화막 및 기판을 소정부분 식각하여 소자분리영역을 정의할 트렌치를 형성하는 단계와, 상기 트렌치 내벽에 제 1 라이너 막을 형성하는 단계와, 상기 제 1 라이너 막 상에 제 2 라이너 막을 증착하는 단계와, 상기 제 2 장벽 막을 식각하여 상기 트렌치의 기저부를 제외한 상기 트렌치 측벽과 기판 상부에 상기 제 2 라이너 막이 잔존하는 측벽 구조를 형성하는 단계와, 상기 측벽 구조 상부에 상기 트렌치가 매립되도록 갭필 절연막을 증착하는 단계와, 상기 질화막이 드러날 때까지 상기 갭필 절연막을 평탄화한 후 상기 질화막을 제거하는 단계를 포함하는 반도체 제조 장치에서의 소자 분리막 형성 방법을 제공한다.According to a preferred embodiment of the present invention for achieving the above object, the step of sequentially depositing a pad oxide film and a nitride film on a semiconductor substrate, and patterning the nitride film to etch the nitride film, the pad oxide film and the substrate by a predetermined portion of the device isolation region Forming a trench to define a trench, forming a first liner film on the inner wall of the trench, depositing a second liner film on the first liner film, and etching the second barrier film to form a base of the trench. Forming a sidewall structure in which the second liner layer remains on the trench sidewalls and the substrate, except for depositing a gapfill insulating film so that the trench is buried in the sidewall structure, and forming the gapfill layer until the nitride layer is exposed. And removing the nitride film after planarizing the insulating film. The method provides a device isolation film formed.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 2a 내지 도 2f는 본 발명의 바람직한 실시예에 따른 반도체 제조 장치에서의 소자 분리막 형성 과정을 도시한 공정 단면도이다.2A to 2F are cross-sectional views illustrating a process of forming a device isolation film in a semiconductor manufacturing apparatus according to a preferred embodiment of the present invention.

먼저, 도 2a에 도시된 바와 같이, 반도체 기판으로서 실리콘 기판(200)을 열산화하여 패드 산화막(pad oxide)(202)을 50Å∼300Å, 바람직하게는 150Å 정도의 두께로 성장시키고, 그 위에 하드 마스크(hard mask)막으로서 질화막(204)을 약 2000Å 두께로 형성한다.First, as shown in FIG. 2A, the silicon oxide substrate 200 is thermally oxidized as a semiconductor substrate to grow a pad oxide film 202 to a thickness of 50 kPa to 300 kPa, preferably 150 kPa. The nitride film 204 is formed to a thickness of about 2000 microseconds as a hard mask film.

그런 다음, 이 질화막(204) 상부에 감광막(photo resist)을 도포하고 반도체 소자분리용 마스크를 이용하여 감광막을 노광 및 현상하여 반도체 소자의 활성 영역(active region)과 소자분리 영역(isolation region)을 정의하는 감광막 패턴(206)을 형성한다.Then, a photoresist is applied over the nitride film 204, and the photoresist is exposed and developed using a mask for semiconductor device separation to form an active region and an isolation region of the semiconductor device. A photosensitive film pattern 206 is defined.

그리고, 도 2b에서는, 감광막 패턴(206)을 사용한 건식 식각(dry etch) 공정으로 적층된 질화막(204)과 패드 산화막(202) 및 실리콘 기판(200)을 소정 깊이, 예컨대, 3000Å∼5000Å로 식각한 후 감광막 패턴(206)을 제거함으로써 STI(Shallow Trench Isolation : 셸로우 트렌치 소자 분리막)가 형성될 부위인 트렌치를 형성하게 된다.In FIG. 2B, the nitride film 204, the pad oxide film 202, and the silicon substrate 200 stacked by a dry etch process using the photosensitive film pattern 206 are etched to a predetermined depth, for example, 3000 μm to 5000 μm. Thereafter, the photoresist layer pattern 206 is removed to form a trench, which is a region where a shallow trench isolation (STI) is to be formed.

계속해서 도 2c에 도시된 바와 같이, 후속되는 갭필 절연막(210)과 실리콘 기판(200)이 서로 용이하게 접착되도록 하는 라이너 산화막(208)을 트렌치 내벽에 270Å 두께로 증착한 후 웨이퍼 전면에 걸쳐 2차 라이너, 예를 들면 라이너 질화막(212)을 증착한다. 이때, 질화막으로 이루어진 2차 라이너(212)는 상술한 질화막(204)과 동일한 두께, 즉 2000Å으로 증착될 수 있다.Subsequently, as shown in FIG. 2C, a liner oxide film 208 is deposited on the inner wall of the trench to a thickness of 270 Å so that the gap gap insulating film 210 and the silicon substrate 200 can be easily adhered to each other. A primary liner, for example a liner nitride film 212, is deposited. In this case, the secondary liner 212 made of a nitride film may be deposited to have the same thickness as that of the nitride film 204 described above, that is, 2000 μs.

그리고, 도 2d에서는 이 라이너 질화막(212)을 식각하여 트렌치 기저부를 제외한 트렌치 측벽과 기판 상부에 제 2 라이너 질화막(212')이 잔존하는 측벽 구조를 형성한다. 도면부호(212')는 이러한 진행 결과로 형성된 질화막 구조를 나타낸다. 이러한 질화막 구조(212')는 본 발명의 핵심 기술 요지로서, 도 2d에 도시한 바와 같이, 제 2 라이너 질화막(212')이 질화막(204) 측면까지 형성되어, 후속되는 트렌치 매립시 돌출(overhang) 효과를 줄여 갭필 절연막(210)에서의 보이드를 제거하는 역할을 한다.In FIG. 2D, the liner nitride film 212 is etched to form a sidewall structure in which the trench sidewalls except the trench base and the second liner nitride film 212 ′ remain on the substrate. Reference numeral 212 'denotes a nitride film structure formed as a result of this progression. This nitride film structure 212 ′ is a key technical subject matter of the present invention, and as shown in FIG. 2D, the second liner nitride film 212 ′ is formed to the side of the nitride film 204 to overhang during subsequent trench filling. ) Effect to remove voids in the gap fill insulating film 210.

한편, 도 2e에서는 상기 결과물에 트렌치가 매립되도록 갭필 절연막(210), 예를 들면 APCVD로 형성된 TEOS(TetraEthylOrthoSilicate)를 증착한다.Meanwhile, in FIG. 2E, a gap fill insulating layer 210, for example, TEOS (TetraEthylOrthoSilicate) formed by APCVD is deposited to fill the trench.

그런 후, 도 2f에 도시한 바와 같이, 질화막(204)이 드러날 때까지 갭필 절연막(210)을 CMP(Chemical Mechanical Polishing : 화학적 기계적 연마)로 식각하여 그 표면을 평탄화한다. 그러면, CMP 공정에 의해 질화막(204) 상부에 있는 갭필 절연막(210)은 모두 제거되고 트렌치내에만 갭필 절연막(210)이 매립된다.Thereafter, as shown in FIG. 2F, the gap fill insulating film 210 is etched by CMP (Chemical Mechanical Polishing) until the nitride film 204 is exposed to planarize the surface thereof. Then, all of the gap fill insulating film 210 on the nitride film 204 is removed by the CMP process, and the gap fill insulating film 210 is filled only in the trench.

그리고 나서, 인산 용액 등으로 질화막(204)을 제거하여 본 발명에 따른 셸로우 트렌치 소자 분리막을 완성한다.Then, the nitride film 204 is removed with a phosphoric acid solution or the like to complete the shallow trench device isolation film according to the present invention.

즉, 도 2f에 도시한 바와 같이 트렌치 내부에 잔존하는 질화막질(도시 생략됨)로 인해 트렌치 매립 후 CMP 공정을 진행한 후에도 갭필 절연막(210)의 프로파일이 완만하게 형성됨을 알 수 있을 것이다.That is, as shown in FIG. 2F, it may be seen that the profile of the gap fill insulating film 210 is smoothly formed even after the CMP process is performed after the trench is buried due to the nitride film remaining inside the trench (not shown).

본 발명에 의하면, 반도체 소자 분리 공정 과정에서 생길 수 있는 보이드를 제거하여 딤플 현상을 미연에 방지할 수 있는 바, 공정 신뢰도 향상과 함께 전체 반도체 수율을 높일 수 있는 효과가 있다.According to the present invention, it is possible to prevent the dimple phenomenon by removing voids that may occur during the semiconductor device separation process, thereby improving the process reliability and increasing the overall semiconductor yield.

이상, 본 발명을 실시예에 근거하여 구체적으로 설명하였지만, 본 발명은 이러한 실시예에 한정되는 것이 아니라, 그 요지를 벗어나지 않는 범위내에서 여러 가지 변형이 가능한 것은 물론이다.As mentioned above, although this invention was concretely demonstrated based on the Example, this invention is not limited to this Example, Of course, various changes are possible within the range which does not deviate from the summary.

Claims (4)

반도체 기판상에 패드산화막 및 질화막을 순차 적층하는 단계와,Sequentially depositing a pad oxide film and a nitride film on the semiconductor substrate; 상기 질화막을 패터닝하여 상기 질화막, 패드산화막 및 기판을 소정부분 식각하여 소자분리영역을 정의할 트렌치를 형성하는 단계와,Patterning the nitride film to etch a portion of the nitride film, the pad oxide film, and the substrate to form a trench to define an isolation region; 상기 트렌치 내벽에 제 1 라이너 막을 형성하는 단계와,Forming a first liner film on the inner wall of the trench; 상기 제 1 라이너 막 상에 제 2 라이너 막을 증착하는 단계와,Depositing a second liner film on the first liner film; 상기 제 2 라이너 막을 식각하여 상기 트렌치의 기저부를 제외한 상기 트렌치 측벽과 기판 상부에 상기 제 2 라이너 막이 잔존하는 측벽 구조를 형성하는 단계와,Etching the second liner film to form a sidewall structure in which the second liner film remains on the trench sidewalls except the base portion of the trench and on the substrate; 상기 측벽 구조 상부에 상기 트렌치가 매립되도록 갭필 절연막을 증착하는 단계와,Depositing a gapfill insulating film on the sidewall structure to fill the trench; 상기 질화막이 드러날 때까지 상기 갭필 절연막을 평탄화한 후 상기 질화막을 제거하는 단계Planarizing the gapfill insulating film until the nitride film is exposed, and then removing the nitride film 를 포함하는 반도체 제조 장치에서의 소자 분리막 형성 방법.A device isolation film forming method in a semiconductor manufacturing apparatus comprising a. 제 1 항에 있어서,The method of claim 1, 상기 제 2 라이너 막은 상기 제 1 라이너 막보다 두껍고 상기 질화막과 동일한 두께로 증착되는 것을 특징으로 하는 반도체 제조 장치에서의 소자 분리막 형성 방법.And the second liner film is thicker than the first liner film and deposited to the same thickness as the nitride film. 제 2 항에 있어서,The method of claim 2, 상기 제 2 라이너 막의 증착 두께는 2000Å인 것을 특징으로 하는 반도체 제조 장치에서의 소자 분리막 형성 방법.And a deposition thickness of said second liner film is 2000 kPa. 제 2 항에 있어서,The method of claim 2, 상기 제 2 라이너 막은 질화막인 것을 특징으로 하는 반도체 제조 장치에서의 소자 분리막 형성 방법.And the second liner film is a nitride film.
KR1020030096734A 2003-12-24 2003-12-24 Method for forming isolation layer in a semiconductor manufacturing device KR100567872B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030096734A KR100567872B1 (en) 2003-12-24 2003-12-24 Method for forming isolation layer in a semiconductor manufacturing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030096734A KR100567872B1 (en) 2003-12-24 2003-12-24 Method for forming isolation layer in a semiconductor manufacturing device

Publications (2)

Publication Number Publication Date
KR20050065840A KR20050065840A (en) 2005-06-30
KR100567872B1 true KR100567872B1 (en) 2006-04-04

Family

ID=37256992

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030096734A KR100567872B1 (en) 2003-12-24 2003-12-24 Method for forming isolation layer in a semiconductor manufacturing device

Country Status (1)

Country Link
KR (1) KR100567872B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136270B2 (en) 2012-10-26 2015-09-15 Samsung Electronics Co., Ltd. Memory device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136270B2 (en) 2012-10-26 2015-09-15 Samsung Electronics Co., Ltd. Memory device
US9287159B2 (en) 2012-10-26 2016-03-15 Samsung Electronics Co., Ltd. Memory device and method of manufacturing the same

Also Published As

Publication number Publication date
KR20050065840A (en) 2005-06-30

Similar Documents

Publication Publication Date Title
KR100538810B1 (en) Method of isolation in semiconductor device
KR19990075821A (en) Slow trench isolation method
KR100567872B1 (en) Method for forming isolation layer in a semiconductor manufacturing device
KR100535028B1 (en) Method for fabricating isolated film of semiconductor devices
KR100596876B1 (en) Method for forming device isolation film of semiconductor device
KR100868925B1 (en) Method for forming the Isolation Layer of Semiconductor Device
KR100500942B1 (en) Fabricating method for trench isoaltion layer using bottom anti reflection coating
KR100687854B1 (en) Method for forming the Isolation Layer of Semiconductor Device
KR100671661B1 (en) Method of forming isolation film in semiconductor device
KR100509811B1 (en) Method for manufacturing sti
KR100501549B1 (en) Method for manufacturing a shallow trench isolation layer of semiconductor device
KR100578239B1 (en) Method of forming shallow trench isolation layer in semiconductor device
KR100539001B1 (en) Method for fabricating shallow trench isolation of semiconductor device
KR100509821B1 (en) Method for manufacturing a shallow trench isolation layer
KR100422949B1 (en) Method for forming a isolation film
KR100857575B1 (en) Method for forming the Isolation Layer of Semiconductor Device
KR20050069427A (en) Method for fabricating shallow trench isolation
KR100561974B1 (en) A Manufacturing Method of Semiconductor Element
KR100829370B1 (en) Shallow trench manufacturing method for isolating semiconductor device
KR100849361B1 (en) Method For Manufacturing Semiconductor Devices
KR20110047820A (en) Method for manufacturing semiconductor device using organic layer and oxide stacked hardmask
KR20000074388A (en) Method for forming trench isolation
KR20020003031A (en) Method for forming isolation in semiconductor device
KR20060074997A (en) Semiconductor device and method for fabricating the same
KR20060011614A (en) Method for isolation in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120221

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee