KR100539001B1 - Method for fabricating shallow trench isolation of semiconductor device - Google Patents

Method for fabricating shallow trench isolation of semiconductor device Download PDF

Info

Publication number
KR100539001B1
KR100539001B1 KR10-2003-0101566A KR20030101566A KR100539001B1 KR 100539001 B1 KR100539001 B1 KR 100539001B1 KR 20030101566 A KR20030101566 A KR 20030101566A KR 100539001 B1 KR100539001 B1 KR 100539001B1
Authority
KR
South Korea
Prior art keywords
trench
insulating film
insulating layer
substrate
forming
Prior art date
Application number
KR10-2003-0101566A
Other languages
Korean (ko)
Other versions
KR20050070944A (en
Inventor
조평온
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR10-2003-0101566A priority Critical patent/KR100539001B1/en
Publication of KR20050070944A publication Critical patent/KR20050070944A/en
Application granted granted Critical
Publication of KR100539001B1 publication Critical patent/KR100539001B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Abstract

본 발명은 STI 형성시 발생하는 모우트 에지 현상을 억제하여 험프 현상 등의 STI 특성을 향상시키는 소자분리막 형성 방법에 관한 것이다.The present invention relates to a method of forming a device isolation film that suppresses the moat edge phenomenon generated during STI formation to improve STI characteristics such as a hump phenomenon.

본 발명의 반도체 소자의 소자분리막 형성 방법은 기판상에 제1절연막 및 제2절연막을 증착하고 제1포토레지스트 패턴을 형성하는 단계; 상기 제1포토레지스트 패턴을 이용하여 제2절연막, 제1절연막 및 기판을 식각하여 제1트렌치를 형성하는 단계; 상기 기판상에 제2포토레지스트 패턴을 형성하고, 이를 이용하여 제2트렌치를 형성하는 단계; 상기 제1트렌치의 바닥면에 제3절연막을 증착하는 단계; 상기 기판 전면에 제4절연막을 증착하는 단계; 및 상기 상기 제4절연막을 식각하여 제1트렌치 및 제2트렌치의 측면부에 라운딩 프로파일을 갖는 측벽을 형성하고 제5절연막을 충진한 후 평탄화하는 단계를 포함하여 이루어짐에 기술적 특징이 있다.A device isolation film forming method of a semiconductor device of the present invention comprises the steps of depositing a first insulating film and a second insulating film on a substrate and forming a first photoresist pattern; Etching the second insulating layer, the first insulating layer and the substrate using the first photoresist pattern to form a first trench; Forming a second photoresist pattern on the substrate and forming a second trench using the second photoresist pattern; Depositing a third insulating film on the bottom surface of the first trench; Depositing a fourth insulating film on the entire surface of the substrate; And etching the fourth insulating layer to form sidewalls having a rounding profile on side surfaces of the first trench and the second trench, and filling the fifth insulating layer to planarize the fifth insulating layer.

따라서, 본 발명의 반도체 소자의 소자분리막 형성 방법은 반도체 소자의 소자분리막 특성이 좋아지고, STI의 라운딩 효과를 극대화하여 모우트 에지 현상을 방지할 수 있는 장점이 있다.Therefore, the device isolation film forming method of the semiconductor device of the present invention has the advantage that the device isolation film characteristics of the semiconductor device is improved, and the mot edge phenomenon can be prevented by maximizing the rounding effect of the STI.

Description

반도체 소자의 소자분리막 형성 방법{Method for fabricating shallow trench isolation of semiconductor device} Method for fabricating shallow trench isolation of semiconductor device

본 발명은 반도체 소자의 소자분리막 형성 방법에 관한 것으로, 보다 자세하게는 제1트렌치 및 제2트렌치를 형성하고 각각의 트렌치 측면에 라운딩 효과를 가진 절연막 측벽을 가진 STI를 형성하는 방법에 관한 것이다.The present invention relates to a method of forming a device isolation layer of a semiconductor device, and more particularly, to a method of forming an STI having an insulating film sidewall having a rounding effect on each trench side and forming a first trench and a second trench.

종래에는, 일반적으로 반도체 소자를 분리하는 방법으로는 선택적 산화법으로 질화막을 이용하는 LOCOS(local oxidation of silicon, 이하 LOCOS) 소자 분리 방법이 이용되어 왔다. LOCOS 소자 분리 방법은 질화막을 마스크로 해서 실리콘 웨이퍼 자체를 열산화시키기 때문에 공정이 간소해서 산화막의 소자 응력 문제가 적고, 생성되는 산화막질이 좋다는 이점이 있다. 그러나, LOCOS 소자 분리 방법을 이용하면 소자 분리 영역이 차지하는 면적이 크기 때문에 소자의 미세화에 한계가 있을 뿐만 아니라 버즈 비크(bird's beak)가 발생하게 된다.Conventionally, a LOCOS (local oxidation of silicon, LOCOS) device isolation method using a nitride film has been used as a method for separating semiconductor devices. Since the LOCOS device isolation method thermally oxidizes the silicon wafer itself using a nitride film as a mask, the process is simple, and there is an advantage that the device stress problem of the oxide film is small, and the resulting oxide film quality is good. However, when the LOCOS device isolation method is used, the area of the device isolation region is large, thereby limiting device miniaturization and generating bird's beaks.

상기와 같은 문제점을 극복하기 위해 LOCOS 소자 분리 방법을 대체하는 기술로서 트렌치 소자 분리(shallow trench isolation, 이하 STI)가 있다. 트렌치 소자 분리에서는 실리콘 웨이퍼에 트렌치를 만들어 절연물을 집어넣기 때문에 소자 분리 영역이 차지하는 면적이 작아서 소자의 미세화에 유리하다. 현재 적용되는 STI 공정은 반도체 기판을 건식 식각하여 트렌치를 형성한 후 건식식각으로 인한 손상(damage)을 큐어링(curing)한 후, 계면 특성 및 활성영역과 소자격리영역의 모서리 라운딩 특성을 향상시키기 위해 트렌치 내부를 열산화하여 산화막을 형성하는 공정을 진행한다. 이후 산화막이 형성된 트렌치를 메우도록 반도체 기판 전면에 절연막을 두껍게 증착하고 화학적 기계적 연마(chemical mechanical polishing)를 진행하여 반도체 기판을 평탄화한다.In order to overcome the above problems, there is a trench trench isolation (STI) as a technique to replace the LOCOS device isolation method. In trench device isolation, a trench is formed in a silicon wafer to insulate the insulator, so the area of the device isolation region is small, which is advantageous for miniaturization of the device. Currently applied STI process is to dry the semiconductor substrate to form a trench, and then to cure the damage caused by dry etching, and then to improve the interface characteristics and the corner rounding characteristics of the active region and the device isolation region In order to do this, the inside of the trench is thermally oxidized to form an oxide film. Thereafter, an insulating film is thickly deposited on the entire surface of the semiconductor substrate to fill the trench in which the oxide film is formed, and chemical mechanical polishing is performed to planarize the semiconductor substrate.

도 1a 내지 도 1d는 종래 기술에 의한 STI 형성 방법의 공정 단면도이다.1A to 1D are cross-sectional views of a STI forming method according to the prior art.

먼저, 도 1a에서 보는 바와 같이 기판(10)상에 패드 산화막(11) 및 질화막(12)을 증착한 후, 패턴(13)을 형성한다.First, as shown in FIG. 1A, after the pad oxide film 11 and the nitride film 12 are deposited on the substrate 10, the pattern 13 is formed.

다음, 도 1b에서 보는 바와 같이 상기 형성된 패턴을 이용하여 상기 질화막 및 패드 산화막을 식각하여 트렌치(14)를 형성한다.Next, as shown in FIG. 1B, the nitride layer and the pad oxide layer are etched using the formed pattern to form the trench 14.

다음, 도 1c에서 보는 바와 같이 상기 형성된 트렌치에 TEOS(Tetra-ethoxysilane, 이하 TEOS) 산화막과 같은 절연물(15)을 증착하여 트렌치를 충진하는 단계이다.Next, as shown in FIG. 1C, a trench is filled by depositing an insulator 15 such as a TE-oxide (TEOS) oxide film in the formed trench.

다음, 도 1d에서 보는 바와 같이 상기 질화막 및 패드 산화막을 완전히 제거하여 STI를 완성하는 단계이다. 이와 같은 종래 기술에 의해 형성된 STI의 에지 영역(16)은 모우트 에지(Moat edge) 현상등으로 인해 누설 특성이 좋지 않은 문제점이 있다.Next, as shown in FIG. 1D, the nitride film and the pad oxide film are completely removed to complete the STI. The edge region 16 of the STI formed by the conventional technology has a problem in that leakage characteristics are not good due to a moat edge phenomenon.

따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 기판상에 제1트렌치 및 제2트렌치를 형성하고 각각의 측면에 라운딩 효과를 갖는 절연막 측벽을 형성하여 STI의 라운딩 효과를 극대화하는 STI 형성 방법을 제공함에 본 발명의 목적이 있다. Accordingly, the present invention is to solve the problems of the prior art as described above, to maximize the rounding effect of the STI by forming the first trench and the second trench on the substrate and the insulating sidewall having a rounding effect on each side It is an object of the present invention to provide a method for forming an STI.

본 발명의 상기 목적은 기판상에 제1절연막 및 제2절연막을 증착하고 제1포토레지스트 패턴을 형성하는 단계; 상기 제1포토레지스트 패턴을 이용하여 제2절연막, 제1절연막 및 기판을 식각하여 제1트렌치를 형성하는 단계; 상기 기판상에 제2포토레지스트 패턴을 형성하고, 이를 이용하여 제2트렌치를 형성하는 단계; 상기 제1트렌치의 바닥면에 제3절연막을 증착하는 단계; 상기 기판 전면에 제4절연막을 증착하는 단계; 및 상기 상기 제4절연막을 식각하여 제1트렌치 및 제2트렌치의 측면부에 라운딩 프로파일을 갖는 측벽을 형성하고 제5절연막을 충진한 후 평탄화하는 단계를 포함하여 이루어진 반도체 소자의 소자분리막 형성 방법에 의해 달성된다.The object of the present invention is to deposit a first insulating film and a second insulating film on a substrate and to form a first photoresist pattern; Etching the second insulating layer, the first insulating layer and the substrate using the first photoresist pattern to form a first trench; Forming a second photoresist pattern on the substrate and forming a second trench using the second photoresist pattern; Depositing a third insulating film on the bottom surface of the first trench; Depositing a fourth insulating film on the entire surface of the substrate; And etching the fourth insulating layer to form sidewalls having a rounding profile on side surfaces of the first trench and the second trench, filling the fifth insulating layer, and then planarizing the fourth insulating layer. Is achieved.

본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.Details of the above object and technical configuration of the present invention and the effects thereof according to the present invention will be more clearly understood by the following detailed description with reference to the drawings showing preferred embodiments of the present invention.

도 2a 내지 도 2f는 본 발명에 의한 STI 형성 방법의 공정 단면도를 나타낸 것이다.2A to 2F show process cross-sectional views of the STI forming method according to the present invention.

먼저, 도 2a는 기판상에 제1절연막 및 제2절연막을 증착하고 제1포토레지스트 패턴을 형성하는 단계이다. 도에서 보는 바와 같이 반도체 소자를 형성하는 기판(20)상에 제1절연막(21) 및 제2절연막(22)을 순차적으로 형성하고, 포토레지스트(Photoresist)를 도포한 후, 노광 및 현상 공정으로 제1포토레지스트 패턴(23)을 형성한다. 이때 상기 제1절연막은 100 내지 200Å의 두께를 갖는 실리콘 산화막이 바람직하고, 제2절연막은 1000 내지 3000Å의 두께를 갖는 실리콘 질화막이 바람직하다. 상기 제1절연막은 하부의 기판을 보호하는 역할을 하는 패드 산화막으로 형성되어진 것이고, 제2절연막은 하부의 기판을 식각할 때 하드 마스크로의 역할을 한다.First, FIG. 2A is a step of depositing a first insulating film and a second insulating film on a substrate and forming a first photoresist pattern. As shown in the drawing, the first insulating film 21 and the second insulating film 22 are sequentially formed on the substrate 20 forming the semiconductor element, and a photoresist is applied thereon, followed by an exposure and development process. The first photoresist pattern 23 is formed. In this case, the first insulating film is preferably a silicon oxide film having a thickness of 100 to 200 GPa, and the second insulating film is preferably a silicon nitride film having a thickness of 1000 to 3000 GPa. The first insulating layer is formed of a pad oxide layer that protects the lower substrate, and the second insulating layer serves as a hard mask when etching the lower substrate.

다음, 도 2b는 상기 제1포토레지스트 패턴을 이용하여 제2절연막, 제1절연막 및 기판을 식각하여 제1트렌치를 형성하는 단계이다. 도에서 보는 바와 같이 상기 제1포토레지스트 패턴을 이용하여 제2절연막, 제1절연막 및 실리콘 기판을 식각하여 제1트렌치(24)를 형성한다. 상기 제1트렌치는 RIE(Reactive Ion Etching, 이하 RIE)와 같은 건식 식각으로 기판의 표면을 4000 내지 6000Å의 깊이로 식각한다.Next, FIG. 2B illustrates a step of forming a first trench by etching a second insulating layer, a first insulating layer, and a substrate by using the first photoresist pattern. As shown in FIG. 2, the first trench 24 is formed by etching the second insulating layer, the first insulating layer, and the silicon substrate using the first photoresist pattern. The first trench etches the surface of the substrate to a depth of 4000 to 6000 microns by dry etching such as Reactive Ion Etching (RIE).

다음, 도 2c는 상기 기판상에 제2포토레지스트 패턴을 형성하고, 상기 제2포토레지스트 패턴을 이용하여 제2트렌치를 형성하는 단계이다. 도에서 보는 바와 같이 상기 제1포토레지스트 패턴보다 넓은 너비를 가지는 제2포토레지스트 패턴(25)을 포토레지스트로 형성하고, 상기 제2포토레지스트 패턴을 이용하여 제2트렌치(26)를 형성한다. 이때 상기 제2트렌치는 상기 제1트렌치에 비해 너비는 넓지만 깊이는 얇도록 형성한다.Next, FIG. 2C illustrates forming a second photoresist pattern on the substrate and forming a second trench using the second photoresist pattern. As shown in the figure, a second photoresist pattern 25 having a wider width than the first photoresist pattern is formed of a photoresist, and a second trench 26 is formed using the second photoresist pattern. In this case, the second trench is formed to have a wider width but a smaller depth than the first trench.

다음, 도 2d는 상기 제1트렌치의 바닥면에 제3절연막을 증착하는 단계이다. 도에서 보는 바와 같이 제1트렌치의 바닥면에 제3절연막(27)을 제1트렌치 깊이와 제2트렌치 깊이 차의 반 정도의 두께로 증착한다. 상기 제3절연막은 실리콘 산화막으로 증착하는 것이 바람직하다.Next, FIG. 2D is a step of depositing a third insulating film on the bottom surface of the first trench. As shown in the figure, a third insulating layer 27 is deposited on the bottom surface of the first trench with a thickness about half the difference between the first trench depth and the second trench depth. The third insulating film is preferably deposited by a silicon oxide film.

다음, 도 2e는 상기 기판 전면에 제4절연막을 증착하는 단계이다. 도에서 보는 바와 같이 제1트렌치 및 제2트렌치 등과 같은 구조가 형성된 기판상에 제4절연막(28)을 증착한다. 상기 제4절연막은 실리콘 질화막으로 증착하는 것이 바람직하며, 800 내지 1200Å의 두께로 증착하고 바람직하게는 1000Å의 두께로 증착한다.Next, FIG. 2E is a step of depositing a fourth insulating film on the entire surface of the substrate. As shown in the figure, a fourth insulating layer 28 is deposited on a substrate having a structure such as a first trench and a second trench. The fourth insulating film is preferably deposited with a silicon nitride film, and is deposited at a thickness of 800 to 1200 kPa, and preferably at a thickness of 1000 kPa.

다음, 도 2f는 상기 제4절연막을 식각하여 제1트렌치 및 제2트렌치의 측면부에 라운딩 프로파일을 갖는 측벽을 형성하고 제5절연막을 충진한 후 평탄화하는 단계이다. 도에서 보는 바와 같이 상기 증착된 제4절연막을 식각하여 절연막 측벽(29)을 형성하고, 제5절연막(30)을 증착한 후 평탄화한다. 이때 상기 제4절연막을 식각하는 단계에서는 인산을 이용하여 상기 제4절연막을 완전히 식각하여 제거하는 것이 아니라, 위치 및 형상에 따른 식각율(etch ratio)을 이용하여 제1트렌치 및 제2트렌치의 측면에 있는 제4절연막의 일부를 남겨둔다. 즉, 측면에 남겨진 제4절연막은 라운딩 프로파일을 갖는 절연막 측벽이 된다. 그리고 제5절연막으로 상기 제1트렌치 및 제2트렌치를 충진하고 평탄화 공정으로 제1절연막 및 제2절연막을 제거한다. 상기 제5절연막은 TEOS 산화막으로 형성하는 것이 바람직하다. 그리고 인산으로 잔류하는 질화막을 제거하여 STI를 완성한다.Next, FIG. 2F is a step of etching the fourth insulating layer to form sidewalls having a rounding profile on side surfaces of the first trench and the second trench, and filling the fifth insulating layer, followed by planarization. As shown in the figure, the deposited fourth insulating film is etched to form an insulating film sidewall 29, and the fifth insulating film 30 is deposited and then planarized. In the etching of the fourth insulating layer, the fourth insulating layer is not completely etched and removed using phosphoric acid, but the sides of the first trench and the second trench are formed by using an etch ratio according to the position and shape. Leaves part of the fourth insulating film in the substrate. That is, the fourth insulating film left on the side becomes an insulating film sidewall having a rounding profile. The first and second trenches are filled with a fifth insulating layer, and the first insulating layer and the second insulating layer are removed by a planarization process. The fifth insulating film is preferably formed of a TEOS oxide film. The nitride film remaining in phosphoric acid is removed to complete the STI.

상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.It will be apparent that changes and modifications incorporating features of the invention will be readily apparent to those skilled in the art by the invention described in detail. It is intended that the scope of such modifications of the invention be within the scope of those of ordinary skill in the art including the features of the invention, and such modifications are considered to be within the scope of the claims of the invention.

따라서, 본 발명의 반도체 소자의 소자분리막 형성 방법은 STI를 형성할 때 질화막으로 이루어진 라운딩 처리된 절연막 측벽을 형성함으로써 반도체 소자의 소자분리막 특성이 좋아지고, STI의 라운딩 효과를 극대화하여 모우트 에지 현상을 방지할 수 있는 효과가 있다.Therefore, in the method of forming a device isolation film of the semiconductor device of the present invention, when the STI is formed, a rounded insulating sidewall formed of a nitride film is formed to improve the device isolation film property of the semiconductor device, and maximize the rounding effect of the STI to increase the moist edge phenomenon There is an effect that can prevent.

도 1a 내지 도 1d는 종래기술에 의한 STI 형성 방법의 공정 단면도.1A to 1D are cross-sectional views of a STI forming method according to the prior art.

도 2a 내지 도 2f는 본 발명에 의한 STI 형성 방법의 공정 단면도.2A to 2F are process cross-sectional views of the STI forming method according to the present invention.

Claims (9)

기판상에 제1절연막 및 제2절연막을 증착하고 제1포토레지스트 패턴을 형성하는 단계;Depositing a first insulating film and a second insulating film on a substrate and forming a first photoresist pattern; 상기 제1포토레지스트 패턴을 이용하여 제2절연막, 제1절연막 및 기판을 식각하여 제1트렌치를 형성하는 단계;Etching the second insulating layer, the first insulating layer and the substrate using the first photoresist pattern to form a first trench; 상기 기판상에 제2포토레지스트 패턴을 형성하고, 이를 이용하여 제2트렌치를 형성하는 단계;Forming a second photoresist pattern on the substrate and forming a second trench using the second photoresist pattern; 상기 제1트렌치의 바닥면에 제3절연막을 증착하는 단계;Depositing a third insulating film on the bottom surface of the first trench; 상기 기판 전면에 제4절연막을 증착하는 단계; 및Depositing a fourth insulating film on the entire surface of the substrate; And 상기 상기 제4절연막을 식각하여 제1트렌치 및 제2트렌치의 측면부에 라운딩 프로파일을 갖는 측벽을 형성하고 제5절연막을 충진한 후 평탄화하는 단계Etching the fourth insulating layer to form sidewalls having a rounding profile on sidewalls of the first and second trenches, and filling and then planarizing the fifth insulating layer. 를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.Device isolation film forming method of a semiconductor device, characterized in that comprises a. 제 1항에 있어서,The method of claim 1, 상기 제1절연막, 제3절연막 및 제5절연막은 산화막임을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.And the first insulating film, the third insulating film, and the fifth insulating film are oxide films. 제 1항에 있어서,The method of claim 1, 상기 제2절연막 및 제4절연막은 질화막임을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.And the second insulating film and the fourth insulating film are nitride films. 제 1항에 있어서,The method of claim 1, 상기 제1절연막의 두께는 100 내지 200Å임을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.The thickness of the first insulating film is a device isolation film forming method of a semiconductor device, characterized in that 100 to 200 100. 제 1항에 있어서,The method of claim 1, 상기 제2절연막의 두께는 1000 내지 3000Å임을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.The thickness of the second insulating film is a device isolation film forming method of a semiconductor device, characterized in that 1000 to 3000 1000. 제 1항에 있어서,The method of claim 1, 상기 제1트렌치는 4000 내지 6000Å의 깊이로 형성됨을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.And the first trench is formed to a depth of 4000 to 6000 microns. 제 1항에 있어서,The method of claim 1, 상기 제2트렌치는 제1트렌치보다 너비는 넓으나 깊이는 얇은 것을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.The second trench has a width wider than the first trench but a thinner depth. 제 1항에 있어서,The method of claim 1, 상기 제3절연막은 제1트렌치 깊이와 제2트렌치 깊이의 차의 반의 두께로 증착함을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.And the third insulating layer is deposited to a thickness of half the difference between the first trench depth and the second trench depth. 제 1항에 있어서,The method of claim 1, 상기 제4절연막은 800 내지 1200Å의 두께로 증착함을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.And the fourth insulating layer is deposited to a thickness of 800 to 1200 Å.
KR10-2003-0101566A 2003-12-31 2003-12-31 Method for fabricating shallow trench isolation of semiconductor device KR100539001B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0101566A KR100539001B1 (en) 2003-12-31 2003-12-31 Method for fabricating shallow trench isolation of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0101566A KR100539001B1 (en) 2003-12-31 2003-12-31 Method for fabricating shallow trench isolation of semiconductor device

Publications (2)

Publication Number Publication Date
KR20050070944A KR20050070944A (en) 2005-07-07
KR100539001B1 true KR100539001B1 (en) 2005-12-27

Family

ID=37260956

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0101566A KR100539001B1 (en) 2003-12-31 2003-12-31 Method for fabricating shallow trench isolation of semiconductor device

Country Status (1)

Country Link
KR (1) KR100539001B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102633398B1 (en) * 2021-05-27 2024-02-06 에스케이키파운드리 주식회사 Deep Trench Isolation Mask Layout Method for Semiconductor Device

Also Published As

Publication number Publication date
KR20050070944A (en) 2005-07-07

Similar Documents

Publication Publication Date Title
KR100428805B1 (en) Structure of Trench Isolation and Method of Forming The Same
KR20050070674A (en) Semiconductor making method
KR100539001B1 (en) Method for fabricating shallow trench isolation of semiconductor device
KR20040070799A (en) Shallow trench isolation layer with an air gap and method for manufacturing thereof
KR100868925B1 (en) Method for forming the Isolation Layer of Semiconductor Device
KR100500942B1 (en) Fabricating method for trench isoaltion layer using bottom anti reflection coating
KR100289663B1 (en) Device Separator Formation Method of Semiconductor Device
KR100545177B1 (en) Isolation Layer of Semiconductor Device and manufacturing process thereof
KR100533380B1 (en) Method of forming shallow trench isolation layer in semiconductor device
KR100567872B1 (en) Method for forming isolation layer in a semiconductor manufacturing device
KR100652288B1 (en) Method for fabricating a field oxide in a semiconductor device
KR100501549B1 (en) Method for manufacturing a shallow trench isolation layer of semiconductor device
KR100509821B1 (en) Method for manufacturing a shallow trench isolation layer
KR100439105B1 (en) Method for fabricating isolation layer of semiconductor device to improve cut-off characteristic at both corners of trench and inwe between narrow lines
KR100575080B1 (en) Method for fabricating shallow trench isolation
KR20030050668A (en) Method for forming isolation layer
KR100561974B1 (en) A Manufacturing Method of Semiconductor Element
KR100499409B1 (en) Method for forming shallow trench isolation film in semiconductor device
KR20050069427A (en) Method for fabricating shallow trench isolation
KR20020054666A (en) A method for forming a field oxide of semiconductor device
KR20060011614A (en) Method for isolation in semiconductor device
KR20050068306A (en) Method for fabricating sti of semiconductor device
KR20020054664A (en) A method for forming a field oxide of semiconductor device
KR20050010226A (en) Method for forming trench type isolation layer in semiconductor device
KR20040050632A (en) Method for forming isolation of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee