KR19980057867A - Thin film type optical path controller and its manufacturing method - Google Patents
Thin film type optical path controller and its manufacturing method Download PDFInfo
- Publication number
- KR19980057867A KR19980057867A KR1019960077170A KR19960077170A KR19980057867A KR 19980057867 A KR19980057867 A KR 19980057867A KR 1019960077170 A KR1019960077170 A KR 1019960077170A KR 19960077170 A KR19960077170 A KR 19960077170A KR 19980057867 A KR19980057867 A KR 19980057867A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- active matrix
- pad
- membrane
- forming
- Prior art date
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 23
- 239000010409 thin film Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title abstract description 13
- 239000011159 matrix material Substances 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000012528 membrane Substances 0.000 claims abstract description 41
- 239000010410 layer Substances 0.000 claims description 83
- 238000000034 method Methods 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 239000011241 protective layer Substances 0.000 claims description 10
- 238000004544 sputter deposition Methods 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000002161 passivation Methods 0.000 claims description 3
- 230000005684 electric field Effects 0.000 abstract description 14
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 229910052697 platinum Inorganic materials 0.000 description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 239000004332 silver Substances 0.000 description 5
- 230000004907 flux Effects 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 241000953555 Theama Species 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- 101700004678 SLIT3 Proteins 0.000 description 1
- 102100027339 Slit homolog 3 protein Human genes 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- LEYNFUIKYCSXFM-UHFFFAOYSA-N platinum tantalum Chemical compound [Ta][Pt][Ta] LEYNFUIKYCSXFM-UHFFFAOYSA-N 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Mechanical Light Control Or Optical Switches (AREA)
Abstract
박막형 광로 조절 장치 및 그 제조 방법이 개시되어 있다. 상기 장치는, M×N(M, N은 정수)개의 트랜지스터가 내장되고 일측 상부에 드레인 패드가 형성되고, 상기 드레인 패드와 인접한 부분의 상부에 기판 패드가 형성된 액티브 매트릭스, 그리고 i) 일측의 양측부가 각기 상기 드레인 패드 및 상기 기판 패드가 형성된 상기 액티브 매트릭스의 상부에 접촉되며 타측이 제1 에어 갭을 개재하여 상기 액티브 매트릭스와 평행하도록 형성된 멤브레인, ii) 상기 멤브레인의 상부에 형성된 하부 전극, iii) 상기 하부 전극의 상부에 형성된 변형층, 그리고 iv) 상기 변형층의 상부에 형성된 상부 전극을 포함하는 액츄에이터를 포함한다. 본 발명에 의하면, N형 MOS 트랜지스터를 사용하여 상부 전극을 액티브 매트릭스에 접지하여 공통 전극선을 제거함으로써, 상부 전극과 하부 전극 사이에 안정적인 전계가 발생하도록 하며, 액티브 매트릭스 상에 형성된 소자를 독립적으로 구동할 수 있다.A thin film type optical path adjusting device and a method of manufacturing the same are disclosed. The device includes an active matrix in which M × N (M, N is an integer) transistors are formed, a drain pad is formed on one side, and a substrate pad is formed on a portion adjacent to the drain pad, and i) both sides on one side. A membrane formed to be in contact with an upper portion of the active matrix on which the drain pad and the substrate pad are formed, respectively, the other side being parallel to the active matrix via a first air gap, ii) a lower electrode formed on the membrane, iii) And a deformable layer formed on the lower electrode, and iv) an actuator including an upper electrode formed on the deformed layer. According to the present invention, an N-type MOS transistor is used to ground the upper electrode to the active matrix to remove the common electrode line, thereby generating a stable electric field between the upper electrode and the lower electrode, and independently driving the elements formed on the active matrix. can do.
Description
본 발명은 AMA(Actuated Mirror Arrays)를 이용한 박막형 광로 조절 장치 및 그 제조 방법에 관한 것으로, 보다 상세하게는 N-MOS(Metal Oxide Semiconductor) 트랜지스터를 사용하여 상부 전극과 하부 전극 사이에 안정적인 전계가 발생하도록 하며, 액티브 매트릭스 상에 형성된 소자를 독립적으로 구동할 수 있는 박막형 광로 조절 장치 및 그 제조 방법 관한 것이다.적을 줄일 수 있다. 그러나 액정 표시 장치는 편광으로 인하여 1∼2%의 광효율을 가질 정도로 효율이 떨어지고, 액정 물질의 응답 속도가 느리고 내부가 과열되기 쉬운 단점이 있다. 따라서 상기 문제점들을 해결하기 위하여 AMA, 또는 DMD 등의 화상 표시 장치가 개발되었다. 현재, DMD가 5% 정도의 광효율을 가지는 것에 비하여 AMA는 10% 이상의 높은 광효율을 얻을 수 있다.The present invention relates to a thin film type optical path control device using AMA (Actuated Mirror Arrays) and a method of manufacturing the same. More particularly, a stable electric field is generated between an upper electrode and a lower electrode by using a metal oxide semiconductor (N-MOS) transistor. In addition, the present invention relates to a thin film type optical path control device capable of independently driving an element formed on an active matrix, and a method of manufacturing the same. However, the liquid crystal display device is inferior in efficiency to have a light efficiency of 1 to 2% due to polarization, has a disadvantage in that the response speed of the liquid crystal material is slow and the inside is easily overheated. Therefore, an image display device such as AMA or DMD has been developed to solve the above problems. Currently, AMA can achieve a high light efficiency of 10% or more, compared to a DMD having a light efficiency of about 5%.
상기 AMA는 그 내부에 설치된 각각의 거울들이 광원으로부터 입사되는 광속을 소정의 각도로 반사하고, 이러한 반사된 광속이 슬릿(slit)을 통과하여 스크린에 화상을 맺을 수 있도록 광속을 조절할 수 있는 장치이다. AMA는 그 구조와 동작 원리가 간단하며, 액정 표시 장치나 DMD 등에 비하여 높은 광효율을 얻을 수 있는 장점이 있다. 또한 AMA는 콘트라스트(contrast)를 향상시켜 보다 밝고 선명한 화상을 맺게 할 수 있다.The AMA is a device that can adjust the luminous flux so that each mirror installed therein reflects the luminous flux incident from the light source at a predetermined angle, and the reflected luminous flux passes through a slit to form an image on the screen. . AMA is simple in its structure and operation principle, and has an advantage of obtaining high light efficiency compared to a liquid crystal display device or a DMD. AMA can also improve contrast, resulting in brighter, clearer images.
이러한 미합중국 특허 제5,126,836호에 개시된 AMA의 엔진 시스템의 개략도를 도 1에 도시하였다. 도 1을 참조하면, 광원(1)으로부터 입사된 광속은 제1 슬릿(3) 및 제1 렌즈(5)를 지나면서 R·G·B(Red·Green·Blue) 표색계에 따라 분광된다.후, 투영 렌즈(23)에 의하여 스크린(도시되지 않음)에 투영되어 화상을 맺게 된다.A schematic diagram of an AMA engine system disclosed in this U.S. Patent No. 5,126,836 is shown in FIG. Referring to FIG. 1, the light beams incident from the light source 1 are spectroscopically observed through the R, G, B (Red, Green, Blue) colorimeter while passing through the first slit 3 and the first lens 5. Then, the projection lens 23 is projected onto a screen (not shown) to form an image.
상기 박막형 광로 조절 장치는 본 출원인이 1996년 8월 13일에 특허출원한 특허출원 제96-33608호(발명의 명칭 : 향상된 반사율을 갖는 박막형 광로 조절 장치 및 제조 방법)에 개시되어 있다.The thin film type optical path control apparatus is disclosed in Patent Application No. 96-33608 (name of the invention: thin film type optical path control apparatus and manufacturing method having an improved reflectance) which the applicant has applied for a patent on August 13, 1996.
도 2는 본 출원인의 선행 출원에 기재된 박막형 광로 조절 장치의 평면도를 도시한 것이며, 도 3은 도 2에 도시한 장치를 A-A＇선으로 자른 단면도를 도시한 것이다. 도 4a 내지 도 4c는 도 3에 도시한 장치의 제조 공정도이며, 도 5는 도 3에 도시한 장치의 개략적인 전기 배선도이다.함한다.2 3또한, 도 2에 도시한 바와 같이, 상기 멤브레인은(67)의 일측은 멤브레인(67)의 중앙부를 중심으로 사각형 형상의 오목한 부분을 가지며, 이러한 오목한 부분이 양쪽 가장자리로 가면서 계단형으로 넓어지는 형상으로 형성된다. 또한 상기 멤브레인(67)의 타측은 인접한 액츄에이터의 멤브레인의 계단형으로 넓어지는 오목한 부분에 대응하도록 멤브레인의 중심부를 향하여 계단형으로 좁아지는 형상의 돌출부를 갖는다. 따라서, 상기 멤브레인(67)의 돌출부는 인접한 멤브레인의 오목한 부분에 끼워지고, 상기 멤브레인의(67)의 오목한 부분에 인접한 멤브레인의 돌출부가 끼워져서 형성된다.배 두께의 2개 이상의 서로 다른 굴절률을 갖는 유전체 층들로 형성된다. 이에 의하여, 광원으로부터 입사된 광속은 상기와 같이 형성된 반사층(75)에 의하여 반사된다.FIG. 2 is a plan view of the thin film type optical path adjusting device described in the applicant's prior application, and FIG. 3 is a sectional view taken along the line AA ′ of the device shown in FIG. 2. 4A to 4C are manufacturing process diagrams of the apparatus shown in FIG. 3, and FIG. 5 is a schematic electrical wiring diagram of the apparatus shown in FIG. 23 Further, as shown in Figure 2, the membrane 67, one side has a concave part of rectangular shape around the central portion of the membrane 67, the wider this concave portion is a step-like going to the side edge of Losing shape is formed. The other side of the membrane 67 also has protrusions that narrow in steps toward the center of the membrane so as to correspond to the stepped concave portions of the membranes of adjacent actuators. Thus, the protrusion of the membrane 67 is formed by fitting into the concave portion of the adjacent membrane and the protrusion of the membrane adjacent to the concave portion of the membrane 67 is formed. It is formed from dielectric layers having two or more different indices of refraction thickness. As a result, the light beam incident from the light source is reflected by the reflective layer 75 formed as described above.
이하 상기 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 설명한다.Hereinafter, a manufacturing method of the thin film type optical path control device will be described with reference to the drawings.
도 4a를 참조하면, 내부에 M×N개의 P-MOS 트랜지스터가 내장되고, 일측 상부에 드레인 패드(62)가 형성된 액티브 매트릭스(61)의 상부에 보호층(63)을 적층한다. 보호층(63)은 인 실리케이트 유리(Phospho-Silicate Glass : PSG)를 화학 기상 증착(CVD) 방법에 의해 1.0∼2.0μm 정도의 두께를 가지도록 형성한다. 이어서, 상기 보호층(63)의 상부에 식각 방지층(65)을 적층한다. 식각 방지층(65)은 질화물을 저압 화학 기상 증착(Low Pressure CVD : LPCVD) 방법을 이용하여 l000∼2000Å정도의 두께를 가지도록 형성한다.PZT(Pb(Zr, Ti)O3), 또는 PLZT((Pb, La)(Zr, Ti)O3) 등의 압전 물질을 졸-겔(Sol-Gel)법, 스퍼터링 방법, 또는 화학 기상 증착(CVD) 방법을 이용하여 0.1∼1.0㎛, 바람직하게는, 0.4μm 정도의 두께를 가지도록 형성한다.Referring to FIG. 4A, a protective layer 63 is stacked on top of an active matrix 61 having M × N P-MOS transistors embedded therein and a drain pad 62 formed on one side thereof. The protective layer 63 is formed of Phospho-Silicate Glass (PSG) to have a thickness of about 1.0 to 2.0 μm by chemical vapor deposition (CVD). Subsequently, an etch stop layer 65 is stacked on the passivation layer 63. The etch stop layer 65 is formed to have a thickness of about l000 to 2000 kPa using low pressure chemical vapor deposition (LPCVD). PZT (Pb (Zr, Ti) O 3 ), or PLZT ( Piezoelectric materials such as (Pb, La) (Zr, Ti) O 3 ) are 0.1-1.0 탆 using a sol-gel method, sputtering method, or chemical vapor deposition (CVD) method, preferably It is formed to have a thickness of about 0.4μm.
상부 전극(73)은 상기 변형부(71)의 상부에 형성된다. 상부 전극(73)은 알루미늄, 은, 또는 백금 등의 금속을 스퍼터링 방법을 이용하여 0.1∼1.0μm 정도의 두께를 가지도록 형성한다. 그리고, 상부 전극(73)을 화소 형상으로 패터닝하여 상부 전극(73)의 일부에 스트라이프(74)를 형성한다.2 2 배 두께의 서로 다른 굴절률을 갖는 2개 이상의 유전체 층들을 포함하는 반사층(75)을 가지도록 형성한다. 이어서, 상기 변형부(71), 하부 전극(69), 멤브레인(67), 식각 방지층(65), 그리고 보호층(63)을 차례로 식각한 후, 비어컨택(72)을 형성한다. 비어 컨택(72)은 텅스텐, 또는 티타늄 등을 리프트-오프(lift-off) 방법을 이용하여 상기 변형부(71)로부터 드레인 패드(62)까지 수직하게 형성된다. 그리고, 플루오르화 수소(HF) 증기를 이용하여 상기 희생층(66)을 식각한 후, 세정 및 건조하여 소자를 완성한다.전극인 하부 전극(69)에 인가된다. 동시에 공통 전극인 상부 전극(73)에 바이어스 전압이 인가되어 상부 전극(73)과 하부 전극(69) 사이에 전계가 발생한다. 이 전계에 의하여 상부 전극(73)과 하부 전극(69) 사이의 변형부(71)가 변형을 일으킨다. 변형부(71)는 전계에 대하여 수직한 방향으로 수축하며, 따라서 액츄에이터(77)는 소정의 각도를 가지고 멤브레인(67)이 형성되어 있는 방향의 반대 방향으로 휘어진다. R·G·B 표색계에 따라 분광된 기준 파장들에 대응하여 형성된 반사층(75)은 액츄에이터(77)의 상부에 형성되어 있으므로 액츄에이터(77)와 함께 경사진다. 이에 따라서, 반사층(75)은 광원으로부터 입사되는 광속을 소정의 각도로 반사하며, 반사된 광속은 슬릿을 통과하여 스크린에 화상을 맺게 된다.The upper electrode 73 is formed on the deformation part 71. The upper electrode 73 is formed of a metal such as aluminum, silver, or platinum so as to have a thickness of about 0.1 to 1.0 μm using a sputtering method. The upper electrode 73 is patterned in a pixel shape to form a stripe 74 on a portion of the upper electrode 73. 2 2 It is formed to have a reflective layer 75 comprising two or more dielectric layers having different refractive indices of twice the thickness. Subsequently, the deformable portion 71, the lower electrode 69, the membrane 67, the etch stop layer 65, and the protective layer 63 are sequentially etched to form a via contact 72. The via contact 72 is vertically formed from the deformation portion 71 to the drain pad 62 by using a lift-off method of tungsten or titanium. The sacrificial layer 66 is etched using hydrogen fluoride (HF) vapor and then cleaned and dried to complete the device. The sacrificial layer 66 is applied to the lower electrode 69 as an electrode. At the same time, a bias voltage is applied to the upper electrode 73, which is a common electrode, to generate an electric field between the upper electrode 73 and the lower electrode 69. By this electric field, the deformation portion 71 between the upper electrode 73 and the lower electrode 69 causes deformation. The deformation portion 71 contracts in a direction perpendicular to the electric field, so the actuator 77 is bent in a direction opposite to the direction in which the membrane 67 is formed at a predetermined angle. The reflective layer 75 formed corresponding to the reference wavelengths spectroscopically measured by the R · G · B colorimetric system is inclined together with the actuator 77 because it is formed on the actuator 77. Accordingly, the reflective layer 75 reflects the light beam incident from the light source at a predetermined angle, and the reflected light flux passes through the slit to form an image on the screen.
상술한 박막형 광로 조절 장치에 있어서, 도 5를 참조하면, 화상 신호가 인가되는 하부 전극(69)과의 전압차를 발생시키기 위하여 공통 전극인 상부 전극(73)에 공통 전극선(82)을 통하여 바이어스 전압이 인가된다. 그러나, 상기 공통 전극선(82)은 매우 얇게 형성되기 때문에 그 내부 저항으로 인하여 전압 강하가 일어나 상부 전극(73)에 충분한 전압을 인가하기 어려운 문제점이 있다. 또한, 공통 전극선(82)이 트랜지스터의 소스 라인(source line)(80) 및 게이트 라인(gate line)(81)에 매우 인접하여 형성되기 때문에 상호간에 간섭이 일어나 소자가 오동작을 일으킬 수 있다. 더욱이, 공통 전극선(82)은 그 공통 전극선(82)이 해당되는 열(column)에 위치하는 모든 상부 전극들에 전압을 인가하기 때문에 공통 전극선(82)에 결함(defect)이 발생할 경우, 그 공통 전극선(82)이 해당되는 열에 위치한 모든 상부 전극들에 전압을 인가하지 못하게 되며, 따라서 그 열에 위치한 소자들을 사용할 수 없는 문제점이 있다.In the above-described thin film type optical path adjusting device, referring to FIG. 5, in order to generate a voltage difference with the lower electrode 69 to which an image signal is applied, a bias is provided through the common electrode line 82 to the upper electrode 73 which is a common electrode. Voltage is applied. However, since the common electrode line 82 is formed very thin, a voltage drop occurs due to its internal resistance, which makes it difficult to apply a sufficient voltage to the upper electrode 73. In addition, since the common electrode line 82 is formed in close proximity to the source line 80 and the gate line 81 of the transistor, interference may occur between the elements, causing the device to malfunction. In addition, since the common electrode line 82 applies a voltage to all the upper electrodes in which the common electrode line 82 is located in the corresponding column, when the defect occurs in the common electrode line 82, the common electrode line 82 is common. The electrode line 82 may not apply a voltage to all the upper electrodes positioned in the corresponding column, and thus there is a problem in that the elements located in the column cannot be used.
도 1은 종래의 광로 조절 장치의 엔진 시스템의 개략도이다.165 : 제1 비어홀 170 : 제1비어 컨택1 is a schematic diagram of an engine system of a conventional optical path control apparatus. 165: First via hole 170: First via contact
상기 목적을 달성하기 위하여 본 발명은, M×N(M, N은 정수)개의 트랜지스터가 내장되고 일측 상부에 드레인 패드가 형성되고, 상기 드레인 패드와 인접한 부분의 상부에 기판 패드가 형성된 액티브 매트릭스; 그리고 i) 일측의 양측부가 각기 상기 드레인 패드 및 상기 기판 패드가 형성된 상기 액티브 매트릭스의 상부에 접촉되며 타측이 제1 에어 갭을 개재하여 상기 액티브 매트릭스와 평행하도록 형성된 멤브레인, ii) 상기 멤브레인의 상부에 형성된 하부 전극, iii) 상기 하부 전극의 상부에 형성된 변형층, 그리고 iv) 상기 변형층의 상부에 헝성된 상부 전극을 포함하는 액츄에이터를 포함하는 박막형 광로 조절 장치를 제공한다.어 갭을 개재하여 상기 액티브 매트릭스와 평행하도록 멤브레인을 적층하는 단계; 상기 멤브레인의 상부에 하부 전극을 적층하는 단계; 상기 하부 전극의 상부에 변형층을 적층하는 단계; 상기 변형층의 상부에 상부 전극을 적층하는 단계; 그리고 상기 상부 전극, 상기 변형층, 상기 하부 전극 및 상기 멤브레인을 패터닝하는 단계를 포함하는 박막형 광로 조절 장치의 제조 방법을 제공한다.In order to achieve the above object, the present invention provides an active matrix including an M × N (M, N is an integer) transistor, a drain pad formed on one side thereof, and a substrate pad formed on a portion adjacent to the drain pad; And i) a membrane formed on both sides of one side thereof in contact with an upper portion of the active matrix in which the drain pad and the substrate pad are formed, and the other side thereof parallel to the active matrix via a first air gap, ii) on the upper portion of the membrane. It provides a thin film-type optical path control device comprising an actuator comprising a lower electrode formed, iii) a strained layer formed on top of the lower electrode, and iv) an upper electrode formed on the top of the strained layer. Stacking the membrane parallel to the active matrix; Stacking a lower electrode on top of the membrane; Stacking a strained layer on top of the lower electrode; Stacking an upper electrode on the strained layer; And it provides a method of manufacturing a thin film-type optical path control device comprising the step of patterning the upper electrode, the strain layer, the lower electrode and the membrane.
따라서, 본 발명에 따른 박막형 광로 조절 장치 및 그 제조 방법에 의하면, N형 MOS 트랜지스터를 사용하여 상부 전극을 액티브 매트릭스에 접지하여 공통 전극선을 제거함으로써, 상부 전극과 하부 전극 사이에 안정적인 전계가 발생하도록 하며, 액티브 매트릭스 상에 형성된 소자를 독립적으로 구동할 수 있다.그 제조 방법을 상세하게 설명한다.Therefore, according to the thin film type optical path control device and the manufacturing method thereof, the N-type MOS transistor is used to ground the upper electrode to the active matrix to remove the common electrode line, so that a stable electric field is generated between the upper electrode and the lower electrode. In addition, the element formed on the active matrix can be driven independently. A manufacturing method thereof will be described in detail.
도 6은 본 발명의 일실시예에 따른 박막형 광로 조절 장치의 평면도를 도시한 것이며, 도 7은 도 6에 도시한 장치를 B-B′선으로 자른 단면도를 도시한 것이며, 도 8은 도 6에 도시한 장치를 C-C′선으로 자른 단면도를 도시한 것이다.2 3상을 입는 것을 방지한다.FIG. 6 is a plan view showing a thin film type optical path adjusting device according to an embodiment of the present invention. FIG. 7 is a cross-sectional view taken along line BB ′ of the device shown in FIG. 6, and FIG. 8 is shown in FIG. 6. A cross-sectional view of one device taken along line CC ′ is shown. 2 3 Avoid wearing the phase.
상기 액츄에이터(200)는 일측의 양측부가 상기 식각 방지층(l10) 중 아래에 드레인 패드(120) 및 기판 패드(l25)가 형성된 부분에 접촉되며, 타측이 제1 에어 갭(115)을 개재하여 식각 방지층(110)과 평행하게 형성된 멤브레인(membrane)(130), 멤브레인(130)의 상부에 형성된 하부 전극(bottom electrode)(135), 하부 전극(135)의 상부에 형성된 변형층(active layer)(140), 변형층(140)의 상부에 형성된 상부 전극(top electrode)(145), 상기 변형층(140) 중 아래에 드레인 패드(120)가 형성된 부분으로부터 하부 전극(135), 멤브레인(130), 식각 방지층(110) 및 보호층(105)을 통하여 드레인 패드(120)까지 수직하게 형성된 제1 비어 컨택(170), 그리고 상기 변형층(140) 중 아래에 기판 패드(125)가 형성된 부분에 상부 전극(145), 변형층(140), 하부 전극(135), 멤브레인(130), 식각 방지층(110) 및 보호층(105)을 통하여 기판 패드(125)까지 수직하게 형성된 제2 비어 컨택(180)을 포함한다.레인의 중심부를 향하여 계단형으로 좁아지는 형상의 돌출부를 갖는다. 따라서, 상기 멤브레인(130)의 돌출부는 인접한 멤브레인의 오목한 부분에 끼워지고, 상기 멤브레인의(130)의 오목한 부분에 인접한 멤브레인의 돌출부가 끼워져서 형성된다. 또한, 상기 멤브레인(130)은 일측의 양측부가 상기 식각 방지층(110) 중 아래에 드레인 패드(120) 및 기판 패드(125)가 형성된 부분에 각기 접촉된다. 상기 드레인 패드(120)가 형성된 부분에는 제1 비어 홀(165) 및 제1 비어 컨택(170)이 형성되며, 상기 기판 패드(125)가 형성된 부분에는 제2 비어 홀(175) 및 제2 비어 컨택(180)이 형성된다. 그리고, 상기 하부 전극(135) 중 제1 비어 홀(165)과 인접한 부분에는 액츄에이터(200)가 형성된 방향과 나란하게 제1 Iso-Cut(205)이 형성되며, 하부 전극(135) 중 제2 비어 홀(175)과 인접한 부분에는 액츄에이터(200)가 형성된 방향과 수직하게 제2 Iso-Cut(210)이 형성된다. 상기 제1 Iso-Cut(205)은 액츄에이터들을 전기적으로 분리하며, 제2 Iso-Cut(2l0)은 하부 전극(135)과 상부 전극(145)을 전기적으로 분리한다.Both sides of one side of the actuator 200 contact a portion in which the drain pad 120 and the substrate pad l25 are formed below the etch stop layer l10, and the other side is etched through the first air gap 115. A membrane 130 formed in parallel with the prevention layer 110, a bottom electrode 135 formed on the membrane 130, and an active layer formed on the lower electrode 135 ( 140, a top electrode 145 formed on the strained layer 140, and a lower electrode 135 and a membrane 130 from a portion where the drain pad 120 is formed below the strained layer 140. A first via contact 170 vertically formed to the drain pad 120 through the etch stop layer 110 and the protective layer 105, and a portion of the deformation layer 140 in which the substrate pad 125 is formed. Through the upper electrode 145, the strained layer 140, the lower electrode 135, the membrane 130, the etch stop layer 110, and the protective layer 105. The second blank is formed perpendicularly to the substrate pad 125 includes a contact 180. The projection has the shape of a narrowing stepwise towards the center of the lane. Thus, the protrusion of the membrane 130 is formed by fitting into the concave portion of the adjacent membrane, the protrusion of the membrane adjacent to the concave portion of the membrane 130 is formed. In addition, both sides of one side of the membrane 130 are in contact with portions where the drain pad 120 and the substrate pad 125 are formed below the etch stop layer 110. A first via hole 165 and a first via contact 170 are formed in a portion where the drain pad 120 is formed, and a second via hole 175 and a second via are formed in a portion where the substrate pad 125 is formed. Contact 180 is formed. In addition, a first Iso-Cut 205 is formed in a portion adjacent to the first via hole 165 of the lower electrode 135 in parallel with a direction in which the actuator 200 is formed, and a second of the lower electrodes 135 is formed. A second Iso-Cut 210 is formed in a portion adjacent to the via hole 175 perpendicular to the direction in which the actuator 200 is formed. The first Iso-Cut 205 electrically separates the actuators, and the second Iso-Cut 2010 electrically separates the lower electrode 135 and the upper electrode 145.
상부 전극(145)은 백금, 탄탈륨, 알루미늄, 또는 은 등의 금속으로 이루어지며 0.1∼1.0μm 정도의 두께를 갖는다. 상부 전극(145)은 제2 비어 컨택(180)을 통하여 기판 패드(125)에 접촉된다. 따라서, 상부 전극(145)은 P형 반도체 기판인 액티브 매트릭스(100)와 전기적으로 연결되므르 액티브 매트릭스(100)의 후면을 통하여 상기 기판 전체에 바이어스 전압을 인가하면, 액티브 매트릭스(100)를 통하여 바이어스 전압이 상기 상부 전극(145)에 인가된다. 이에 따라서, 화상 신호가 인가된 하부 전극(135)과 바이어스 전압이 인가된 상부 전극(145) 사이에 전계가 발생하며, 이러한 전계에 의하여 변형층(140)이 소정의 틸팅(tilting) 각도로 변형을 일으킨다. 거울(l60)은 백금, 알루미늄, 또는 은 등의 금속으로 이루어지며 0.1∼1.0μm 정도의 두께를 가진다. 상기 거울(160)은 상부 전극(145)과 함께 틸팅되어 광원으로부터 입사되는 광속을 반사하는 역할을 한다.The upper electrode 145 is made of metal such as platinum, tantalum, aluminum, or silver and has a thickness of about 0.1 μm to about 1.0 μm. The upper electrode 145 is in contact with the substrate pad 125 through the second via contact 180. Therefore, the upper electrode 145 is electrically connected to the active matrix 100, which is a P-type semiconductor substrate, and when a bias voltage is applied to the entire substrate through the rear surface of the active matrix 100, the upper electrode 145 is connected to the active matrix 100. A bias voltage is applied to the upper electrode 145. Accordingly, an electric field is generated between the lower electrode 135 to which the image signal is applied and the upper electrode 145 to which the bias voltage is applied, and the deformation layer 140 is deformed at a predetermined tilting angle by the electric field. Causes The mirror l60 is made of metal such as platinum, aluminum, or silver and has a thickness of about 0.1 μm to 1.0 μm. The mirror 160 is tilted together with the upper electrode 145 to reflect the light beam incident from the light source.
이하 상술한 본 발명의 일실시예에 따른 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 상세하게 설명한다.Hereinafter, a method of manufacturing a thin film type optical path control device according to an embodiment of the present invention described above will be described in detail with reference to the accompanying drawings.
도 9a 내지 도 13b는 본 발명에 따른 상기 박막형 광로 조절 장치의 제조 공정도이다.9a to 13b is a manufacturing process diagram of the thin film type optical path control apparatus according to the present invention.
도 9a 및 도 9b를 참조하면, 내부에 M×N(M, N은 정수)개의 N형 트랜지스터(도시되지 않음)가 매트릭스 형태로 내장된 P형 반도체 기판인 액티브 매트릭스(100) 일측 상부에 드레인 패드(120)를 형성하고, 동시에 액티브 매트릭스의 타측 상부에 기판 패드(125)를 형성한다. 이 때, 드레인 패드(120)는 상기 MOS 트랜지스터 중 드레인의 상부에 형성되며, 기판 패드(125)는 N형 MOS 트랜지스터 중 드레인과 소스(source)로부터 산화막에 의해 이격되며, 상기 P형,반도체 기판인 액티브 매트릭스(100)에 직접 접촉되게 형성한다. 종래에는 상부 전극 전압을 인가하기 위하여 공통 전극선을 형성하였다. 그러나, 도 9c에 도시한 바와 같이 본 발명에서는 상부 전극(145)을 기판 패드(125)를 통하여 액티브 매트릭스(100)에 연결되게 함으로써, 공통 전극선을 제거할 수 있다. 또한, 이에 의하여 게이트(230) 및 소스 라인(220)이 공통 전극선과 인접함으로 인하여 전선들 상호 간섭이 일어나는 것을 최소화할 수 있다.희생층(113)은 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착(APCVD) 방법을 이용하여 0.5∼2.0μm 정도의 두께를 가지도록 형성한다. 계속해서, 상기 제1 희생층(113) 중 아래에 드레인 패드(120)가 형성된 부분 및 기판 패드(125)가 형성된 부분을 각기 패터닝하여, 식각 방지층(110) 중 아래에 드레인 패드(120)가 형성된 부분 및 아래에 기판 패드(125)가 형성된 부분을 각각 노출시킨다.9A and 9B, a drain is formed on an upper side of an active matrix 100, which is a P-type semiconductor substrate in which M × N (M and N are integers) N-type transistors (not shown) are formed in a matrix form. The pad 120 is formed, and at the same time, the substrate pad 125 is formed on the other side of the active matrix. At this time, the drain pad 120 is formed on the drain of the MOS transistor, the substrate pad 125 is spaced apart from the drain and the source (source) of the N-type MOS transistor by the oxide film, the P-type, semiconductor substrate It is formed to be in direct contact with the active matrix 100. Conventionally, a common electrode line is formed to apply an upper electrode voltage. However, as shown in FIG. 9C, the common electrode line may be removed by connecting the upper electrode 145 to the active matrix 100 through the substrate pad 125. In addition, since the gate 230 and the source line 220 are adjacent to the common electrode line, the interference between the wires may be minimized. The sacrificial layer 113 may be formed of atmospheric silica chemical vapor deposition on the silicate glass (PSG). It is formed to have a thickness of about 0.5 to 2.0 μm using the (APCVD) method. Subsequently, portions of the first sacrificial layer 113 having the drain pads 120 formed thereon and portions having the substrate pads 125 are patterned, respectively, so that the drain pads 120 may be disposed below the etching prevention layer 110. The formed portion and the portion on which the substrate pad 125 is formed are exposed.
도 10a 및 도 10b는 상부 전극(145)을 적층한 상태를 나타내는 도면들이다.10A and 10B are diagrams illustrating a state in which the upper electrodes 145 are stacked.
도 10a 및 도 10b를 참조하면, 상기 노출된 식각 방지층(65)의 상부 및 제1 희생층(113)의 상부에 멤브레인(130)을 적층한다. 멤브레인(130)은 질화물을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 0.1∼1.0μm 정도의 두께를 가지도록 형성한다. 이어서, 백금, 탄탈륨, 또는 백금-탄탈륨 등의 금속으로 구성된 하부 전극(135)을 상기 멤브레인(130)의 상부에 적층한다. 하부 전극(135)은 스퍼터링 방법을 이용하여 0.1∼1.0μm 정도의 두께를 가지도록 형성한다. 계속하여, 상기 하부 전극(135)을 각각의 화소(pixel) 별로 분리하기 위하여 하부 전극(135) 증 드레인 패드(120)와 인접한 부분을 액츄에이터(200)가 형성되는 방향과 나란한 방향으로 분리하여 제1 Iso-Cut(205)(도 6 참조)을 형성한다. 또한, 하부 전극(135)을 상부 전극(145)과 전기적으로 분리하기 위하여 하부 전극(135) 중 기판 패드(125)와 인접한 부분을 액츄에이터(200)가 형성되는 방향에 대하여 수직한 방향으로 분리하여 제2 Iso-Cut(210)을 형성한다.Referring to FIGS. 10A and 10B, the membrane 130 is stacked on the exposed etch stop layer 65 and on the first sacrificial layer 113. The membrane 130 is formed to have a thickness of about 0.1 to 1.0 μm using low pressure chemical vapor deposition (LPCVD). Subsequently, a lower electrode 135 made of a metal such as platinum, tantalum, or platinum-tantalum is stacked on top of the membrane 130. The lower electrode 135 is formed to have a thickness of about 0.1 μm to about 1.0 μm using a sputtering method. Subsequently, in order to separate the lower electrode 135 by each pixel, a portion adjacent to the lower electrode 135 increasing drain pad 120 is separated in a direction parallel to the direction in which the actuator 200 is formed. 1 Iso-Cut 205 (see Fig. 6) is formed. In addition, in order to electrically separate the lower electrode 135 from the upper electrode 145, a portion adjacent to the substrate pad 125 of the lower electrode 135 is separated in a direction perpendicular to the direction in which the actuator 200 is formed. The second Iso-Cut 210 is formed.
제1 Iso-Cut(205) 및 제2 Iso-Cut(210)이 형성된 상기 하부 전극(135)의 상부에는 변형층(140)이 적층된다. 변형층(140)은 PZT, 또는 PLZT 등의 압전 물질을 졸-겔(Sol-Gel)법, 스퍼터링 방법, 또는 화학 기상 증착(CVD) 방법을 이용하여 0.1∼1.0μm, 바람직하게는 0.4μm 정도의 두께를 가지도록 형성한다. 상부 전극(145)은 상기 변형층(140)의 상부에 형성된다. 상부 전극(73)은 백금, 탄탈륨, 알루미늄, 또는 은 등의 금속을 스퍼터링 방법을 이용하여 0.1∼1.0μm 정도의 두께를 가지도록 형성한다.A strained layer 140 is stacked on the lower electrode 135 on which the first Iso-Cut 205 and the second Iso-Cut 210 are formed. Deformation layer 140 is a piezoelectric material such as PZT, PLZT, etc. using a sol-gel (Sol-Gel) method, sputtering method, or chemical vapor deposition (CVD) method 0.1 to 1.0μm, preferably about 0.4μm It is formed to have a thickness of. The upper electrode 145 is formed on the strained layer 140. The upper electrode 73 is formed to have a thickness of about 0.1 μm to 1.0 μm using a sputtering method of a metal such as platinum, tantalum, aluminum, or silver.
도 11a 및 도 1lb를 참조하면, 상기 상부 전극(145), 변형층(140) 그리고 하부 전극(135)을 차례로 패터닝한다. 즉, 상기 상부 전극(145)의 상부에 포토 레지스트(photo resist)를 도포한 후, 상부 전극(145)이 소정의 화소 형상을 갖도록 패터닝한 다음, 상기 포토 레지스트를 제거한다. 이와 같은 방법으로 변형층(140) 및 하부 전극(135)을 패터닝한다.층(140)으로부터 드레인 패드(120)까지 수직하게 형성된다. 제1 비어 컨택(170)은 상기 하부 전극(135)과 드레인 패드(120)를 전기적으로 연결한다. 제2 비어 컨택(180)은 텅스텐, 또는 티타늄 등의 금속을 스퍼터링 방법을 이용하여 상기 변형층(140)의 상부로부터 기판 패드(125)까지 수직하게 형성된다. 제2 비어 컨택(180)은 상부 전극(145)과 기판 패드(125)를 서로 연결한다. 따라서, 화상 신호는 액티브 매트릭스(100)에 내장된 트랜지스터로부터 드레인 패드(120) 및 제1 비어 컨택(170)을 통하여 하부 전극(135)에 인가된다. 동시에, 상부 전극(145)에는 액티브 매트릭스(100) 후면으로부터 액티브 매트릭스(100) 및 기판 패드(l25)를 통하여 전압이 인가되어, 상부 전극(145)과 하부 전극(135) 사이에 전계가 발생한다. 이러한 전계에 의하여 변형층(140)의 소정의 각도로 변형을 일으킨다. 종래에는 상부 전극에 바이어스 전압을 인가하기 위하여 별도로 공통 전극선을 형성함으로서 여러 가지 문제가 발생하였다. 그러나, 븐 발명에서는 상술한 바와 같이, 기판 패드(125)를 통하여 상부 전극(145)이 액티브 매트릭스(100) 중 트랜지스터가 헝성되지 않은 부분에 연결됨으로써, 상부 전극(145)에 액티브 매트릭스(100)의 후면으로부터 상기 기판 패드(125)를 통하여 전압이 인가되므로 별도의 공통 전극선을 형성할 필요가 없게 된다.11A and 1lb, the upper electrode 145, the strained layer 140, and the lower electrode 135 are patterned in sequence. That is, after the photoresist is applied on the upper electrode 145, the upper electrode 145 is patterned to have a predetermined pixel shape, and then the photoresist is removed. In this manner, the strained layer 140 and the lower electrode 135 are patterned. The strained layer 140 and the drain electrode 120 are vertically formed. The first via contact 170 electrically connects the lower electrode 135 and the drain pad 120. The second via contact 180 is formed perpendicularly from the top of the strained layer 140 to the substrate pad 125 by sputtering a metal such as tungsten or titanium. The second via contact 180 connects the upper electrode 145 and the substrate pad 125 to each other. Accordingly, the image signal is applied to the lower electrode 135 through the drain pad 120 and the first via contact 170 from the transistor embedded in the active matrix 100. At the same time, a voltage is applied to the upper electrode 145 from the rear surface of the active matrix 100 through the active matrix 100 and the substrate pad l25 to generate an electric field between the upper electrode 145 and the lower electrode 135. . The electric field causes deformation at a predetermined angle of the deformation layer 140. Conventionally, various problems have arisen by forming a common electrode line separately to apply a bias voltage to the upper electrode. However, in the present invention, as described above, the upper electrode 145 is connected to the portion of the active matrix 100 in which the transistor is not formed through the substrate pad 125, so that the active matrix 100 is connected to the upper electrode 145. Since the voltage is applied from the rear surface of the substrate pad 125 through, it is not necessary to form a separate common electrode line.
도 12a 및 도 12b는 제2 희생층(185)을 형성한 상태를 나타내는 도면들이다.12A and 12B are diagrams illustrating a state in which the second sacrificial layer 185 is formed.
도 12a 및 도 12b를 참조하면, 플루오르화 수소(HF) 증기를 이용하여 상기 제1 희생층(113)을 식각하여 제1 에어 갭(115)을 형성한 후, 상기 결과물 전면에 제2 희생층(185)을 형성한다. 제2 희생층(185)은 유동성이 우수한 폴리머 등을 스핀 코팅(spin coating) 방법을 이용하여 상부 전극(145) 상부의 일정한 높이까지 형성함으로서, 제1 에어 갭(115) 및 상기 구조의 공간을 채우게 된다. 이어서, 상기 제2 희생층(185)을 패터닝하여 상부 전극(145)의 일측 상부가 노출되게 한다.12A and 12B, after etching the first sacrificial layer 113 using hydrogen fluoride (HF) vapor to form a first air gap 115, a second sacrificial layer is formed on the entire surface of the resultant. Form 185. The second sacrificial layer 185 forms a polymer having excellent fluidity by using a spin coating method to a certain height above the upper electrode 145, thereby forming a space between the first air gap 115 and the structure. Filled up. Subsequently, the second sacrificial layer 185 is patterned so that an upper portion of one side of the upper electrode 145 is exposed.
도 13a 및 13b는 거울(160)을 형성한 상태를 나타내는 도면들이다.13A and 13B are views illustrating a state in which the mirror 160 is formed.
도 13a 및 13b를 참조하면, 상기 노출된 상부 전극(145)의 상부 및 제2 희생층(185)의 상부에 백금, 알루미늄, 또는 은 등의 금속을 스퍼터링 한다. 이어서, 상기 스퍼터링된 금속을 패터닝하여 사각형의 형상의 갖는 거울(160)과 거울 포스트(150)를 동시에 형성한다. 이 후에, 상기 제2 희생층(185)을 산소(O2) 플라즈마(plasma)를 사용하여 제거함으로써, AMA 소자를 완성한다.의 패드로부터 전달된 화상 신호는 액티브 매트릭스(100)에.내장된 N형 MOS 트랜지스터로부터 드레인 패드(120) 및 제1 비어 컨택(170)을 통하여 하부 전극(135)에 인가된다. 동시에, 상부 전극(145)에는 액티브 매트릭스(100)의 후면으로부터 액티브 매트릭스(100), 기판 패드(125) 및 제2 비어 건택(180)을 통하여 바이어스 전압이 인가되어 상부 전극(145)과 하부 전극(135) 사이에 전계가 발생한다. 이 전계에 의하여 상부 전극(145)과 하부 전극(135) 사이의 변형층(140)이 변형을 일으킨다. 변형층(140)은 전계에 대하여 수직한 방향으로 수축하며, 따라서 변형층(140)을 포함하는 액츄에이터(200)는 소정의 각도로 휘어진다. 액츄에이터(200)의 상부에 형성되어 있는 거울(160)은 변형층(l40)이 틸팅됨과 함께 소정의 각도로 기울어져 광원으로부터 입사되는 광속을 반사하며, 반사된 광속은 슬릿을 통과하여 스크린에 투영되어 화상을 맺는다.13A and 13B, a metal such as platinum, aluminum, or silver is sputtered on the exposed upper electrode 145 and on the second sacrificial layer 185. Subsequently, the sputtered metal is patterned to simultaneously form a mirror 160 having a rectangular shape and a mirror post 150. Thereafter, the second sacrificial layer 185 is removed using an oxygen (O 2) plasma to complete the AMA device. The image signal transmitted from the pad of the active matrix 100 is transferred to the active matrix 100. It is applied to the lower electrode 135 through the drain pad 120 and the first via contact 170 from the type MOS transistor. At the same time, a bias voltage is applied to the upper electrode 145 from the rear surface of the active matrix 100 through the active matrix 100, the substrate pad 125, and the second via guntack 180, thereby providing the upper electrode 145 and the lower electrode. An electric field is generated between the 135s. The strained layer 140 between the upper electrode 145 and the lower electrode 135 causes deformation by this electric field. The strained layer 140 contracts in a direction perpendicular to the electric field, and thus the actuator 200 including the strained layer 140 is bent at a predetermined angle. The mirror 160 formed on the actuator 200 is tilted at a predetermined angle with the tilting layer l40 tilted to reflect the light beam incident from the light source, and the reflected light beam passes through the slit and is projected onto the screen. And bear an image.
따라서, 본 발명에 따른 박막형 광로 조절 장치 및 그 제조 방법에 의하면, N형 MOS 트랜지스터를 사용하여 상부 전극을 액티브 매트릭스에 접지하여 공통 전극선을 제거함으로써, 상부 전극과 하부 전극 사이에 안정적인 전계가 발생하도록 하며, 액티브 매트릭스 상에 형성된 소자를 독립적으로 구동할 수 있다.Therefore, according to the thin film type optical path control device and the manufacturing method thereof, the N-type MOS transistor is used to ground the upper electrode to the active matrix to remove the common electrode line, so that a stable electric field is generated between the upper electrode and the lower electrode. In addition, the devices formed on the active matrix can be driven independently.
이상, 본 발명을 바람직한 실시예에 의하여 상세하게 설명 및 도시하였지만, 본 발명은 이에 의하여 제한되는 것이 아니라 당 분야에서 통상의 지식을 가진 자가 통상적인 범위 내에서 이를 변형하는 것이나 개량하는 것이 가능하다.As mentioned above, although the present invention has been described and illustrated in detail by the preferred embodiments, the present invention is not limited thereto, and it is possible for the person skilled in the art to modify or improve the present invention within the ordinary range.
Claims (11)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960077170A KR100230006B1 (en) | 1996-12-30 | 1996-12-30 | Actuated mirror array and its fabrication method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960077170A KR100230006B1 (en) | 1996-12-30 | 1996-12-30 | Actuated mirror array and its fabrication method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980057867A true KR19980057867A (en) | 1998-09-25 |
| KR100230006B1 KR100230006B1 (en) | 1999-11-15 |
Family
ID=19492447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960077170A KR100230006B1 (en) | 1996-12-30 | 1996-12-30 | Actuated mirror array and its fabrication method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100230006B1 (en) |
-
1996
- 1996-12-30 KR KR1019960077170A patent/KR100230006B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100230006B1 (en) | 1999-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100230006B1 (en) | Actuated mirror array and its fabrication method | |
| KR100230007B1 (en) | Large deformable actuated mirror array and its fabrication method | |
| KR100209944B1 (en) | An actuated mirror arrays having enhanced reflectivity and manufacturing method thereof | |
| KR100233371B1 (en) | Fabrication method of thin film actuated mirror array | |
| KR100271000B1 (en) | Thin flim actuatred mirror array and method for manufacturing the same | |
| KR100208688B1 (en) | Actuated mirror arrays having enhanced light efficiency | |
| KR100209960B1 (en) | Thin film lightpath modulation device and its fabrication thod for increasing the light efficiency | |
| KR100225585B1 (en) | Thin film actuated mirror array having large deformable actuators therein | |
| KR100251114B1 (en) | Manufacturing method of ama | |
| KR100248488B1 (en) | Method of manufacturing tma | |
| KR100270991B1 (en) | Thin film actuated mirror array and method for manufacturing the same | |
| KR100209961B1 (en) | Thin film lightpath modulation device for the light efficiency | |
| KR100276667B1 (en) | Thin film type optical path control device and its manufacturing method_ | |
| KR100244513B1 (en) | Thin film actuated mirror array and its fabrication method | |
| KR100276666B1 (en) | Thin film type optical path control device | |
| KR19990018829A (en) | Thin film type optical path control device and its manufacturing method | |
| KR19980046412A (en) | Thin film type optical path adjusting device and its manufacturing method which can improve the light efficiency | |
| KR19990002351A (en) | Thin film type optical path control device and its manufacturing method | |
| KR19980057865A (en) | Particle Monitoring Method of Thin Film Light Path Controller | |
| KR19990004772A (en) | Manufacturing method of thin film type optical path control device | |
| KR19980057869A (en) | Manufacturing method of thin film type optical path control device | |
| KR19980034587A (en) | Thin film type optical path control device | |
| KR20000031506A (en) | Method for producing thin film type device for adjusting optical path | |
| KR19980046155A (en) | Manufacturing method of thin film type optical path control device | |
| KR20000032302A (en) | Method for fabricating device for controlling thin film type optical path |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020729 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |