KR19980057865A - Particle Monitoring Method of Thin Film Light Path Controller - Google Patents

Particle Monitoring Method of Thin Film Light Path Controller Download PDF

Info

Publication number
KR19980057865A
KR19980057865A KR1019960077168A KR19960077168A KR19980057865A KR 19980057865 A KR19980057865 A KR 19980057865A KR 1019960077168 A KR1019960077168 A KR 1019960077168A KR 19960077168 A KR19960077168 A KR 19960077168A KR 19980057865 A KR19980057865 A KR 19980057865A
Authority
KR
South Korea
Prior art keywords
layer
upper electrode
lower electrode
patterned
active matrix
Prior art date
Application number
KR1019960077168A
Other languages
Korean (ko)
Inventor
조경화
Original Assignee
배순훈
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자 주식회사 filed Critical 배순훈
Priority to KR1019960077168A priority Critical patent/KR19980057865A/en
Publication of KR19980057865A publication Critical patent/KR19980057865A/en

Links

Landscapes

  • Mechanical Light Control Or Optical Switches (AREA)

Abstract

박막형 광로 조절 장치의 파티클 모니터링 방법이 개시되어 있다. 상기 방법은, M×N(M, N은 정수) 개의 트랜지스터가 내장되고 상부에 드레인 패드가 형성된 액티브 매트릭스를 제공하는 단계, 상기 액티브 매트릭스 및 상기 드레인 패드의 상부에 멤브레인, 하부 전극, 변형층 및 상부 전극을 형성하는 단계, 상기 상부 전극, 상기 변형층, 상기 하부 전극을 각기 양측부가 사각형의 형상을 가지며, 중앙부의 일측이 복수 개의 요철(凹凸) 형상을 가지도록 패터닝하는 단계, 그리고 상기 패터닝된 상부 전극, 상기 패터닝된 변형층 및 상기 패터닝된 하부 전극을 통하여 상기 상부 전극, 상기 변형층 및 상기 하부 전극 내의 파티클의 존재 여부를 확인하는 단계를 포함한다. 상기 방법에 따르면, 액티브 매트릭스 상에 형성되는 액츄에이터를 구성하는 박막들의 형상을 변형함으로써, 박막들 내에 형성되는 파터클의 존재 여부를 용이하게 확인할 수 있다.Disclosed is a particle monitoring method of a thin film type optical path control device. The method includes providing an active matrix having M × N (M, N is an integer) transistors and having a drain pad formed thereon, a membrane, a lower electrode, a strained layer on top of the active matrix and the drain pad; Forming an upper electrode, patterning each of the upper electrode, the deformation layer, and the lower electrode so that both sides thereof have a quadrangular shape, and one side of the center part has a plurality of irregularities, and the patterned Determining whether particles are present in the upper electrode, the strained layer, and the lower electrode through an upper electrode, the patterned strained layer, and the patterned lower electrode. According to the above method, by deforming the shapes of the thin films constituting the actuator formed on the active matrix, it is possible to easily check the presence of the particles formed in the thin films.

Description

박막형 광로 조절 장치의 파티클 모니터링 방법Particle Monitoring Method for Thin-Film-Type Optical Path Control

본 발명은 AMA(Actuated Mirror Arrays)를 이용한 박막형 광로 조절 장치의 파티클(paticle) 모니터링(monitering) 방법에 관한 것으로서, 보다 상세하게는 액티브 매트릭스 상에 형성되는 액츄에이터를 구성하는 박막들 내에 형성되는 파티클의 존재 여부를 용이하게 모티터링할 수 있는 박막형 광로 조절 장치의 파티클 모니터링 방법에 관한 것이다.정의 각도로 반사하고, 이러한 반사된 광속이 슬릿(slit)을 통과하여 스크린에 화상을 맺을 수 있도록 광속을 조절할 수 있는 장치이다. AMA는 그 구조와 동작원리가 간단하며, 액정 표시 장치나 DMD 등에 비하여 높은 광효율을 얻을 수 있는 장점이 있다. 또한 AMA는 콘트라스트(contrast)를 향상시켜 보다 밝고 선명한 화상을 맺게 할 수 있다.가 내장된 액티브 매트릭스(active matrix)에 장착한 후, 쏘잉(sawing) 방법으로 가공하고 상부에 거울을 설치하여 이루어진다. 그러나, 벌크형 장치에 있어서, 액츄에이터(actuator)들을 쏘잉 방법으로 분리해야 하므로 설계 및 제조에 있어 매우 높은 정밀도가 요구되며 변형부의 응답 속도가 느리다는 단점이 있다. 그러므로 반도체 제조 공정을 이용하여 제조할 수 있는 박막형 광로 조절 장치가 개발되었다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a particle monitoring method of a thin film type optical path control device using Actuated Mirror Arrays (AMA), and more particularly, to a method of particle formation in thin films constituting an actuator formed on an active matrix. The present invention relates to a particle monitoring method of a thin film type optical path control device that can easily monitor the presence or absence of light. The optical beam is reflected at a defined angle, and the light beam is adjusted so that the reflected light beam passes through a slit to form an image on the screen. It is a device that can. AMA has a simple structure and operation principle, and has an advantage of obtaining high light efficiency compared to a liquid crystal display device or a DMD. In addition, AMA enhances contrast, resulting in brighter and clearer images. The AMA is mounted on an embedded active matrix, processed by sawing, and a mirror mounted on top. However, in the bulk type device, actuators must be separated by a sawing method, which requires very high precision in design and manufacturing and has a disadvantage in that the response speed of the deformable part is slow. Therefore, a thin film type optical path control device that can be manufactured using a semiconductor manufacturing process has been developed.

상기 박막형 광로 조절 장치는 본 출원인이 1996년 8월 13일에 특허출원한 특허출원 제96-33608호(발명의 명칭 : 향상된 반사율을 갖는 박막형 광로 조절 장치 및 제조 방법)에 개시되어 있다.The thin film type optical path control apparatus is disclosed in Patent Application No. 96-33608 (name of the invention: thin film type optical path control apparatus and manufacturing method having an improved reflectance) which the applicant has applied for a patent on August 13, 1996.

도 2는 상기 선행 출원에 기재된 박막형 광로 조절 장치의 평면도를 도시한 것이며, 도 3은 도 2에 도시한 장치를 A-A′선으로 자른 단면도를 도시한 것이며, 도 4a 내지 도 4c는 도 3에 도시한 장치의 제조 공정도이다.FIG. 2 is a plan view of the thin film type optical path adjusting device described in the preceding application, FIG. 3 is a cross-sectional view taken along line AA ′ of the device shown in FIG. 2, and FIGS. 4A to 4C are shown in FIG. 3. It is a manufacturing process diagram of one apparatus.

도 2 및 도 3에 도시한 바와 같이, 상기 박막형 광로 조절 장치는 액티브 매트릭스(61)와 상기 액티브 매트릭스(61)의 상부에 형성된 액츄에이터(77)를 포함한다. 내부에 M×N(M, N은 정수)개의 MOS(Metal Oxide Semiconductor) 트랜지스터(도시되지 않음)가 내장되고 일측 상부에 드레인 패드(drain pad)(62)가 형성된 상기 액티브 매트릭스(61)는 상기 드레인 패드(62) 및 액티브 매트릭스(61)의 상부에 형성된 보호층(passivation layer)(63)과, 보호층(63)의 상부에 형성된 식각 방지층(etch stop layer)(65)을 포함한다.As shown in FIG. 2 and FIG. 3, the thin film type optical path adjusting device includes an active matrix 61 and an actuator 77 formed on the active matrix 61. The active matrix 61 includes M × N (M and N are integers) MOS (Metal Oxide Semiconductor) transistors (not shown) and a drain pad 62 formed on one side thereof. A passivation layer 63 formed on the drain pad 62 and the active matrix 61, and an etch stop layer 65 formed on the passivation layer 63.

상기 액티브 매트릭스(61)는 실리콘(Si) 등의 반도체, 또는 유리나 알루미나(alumina)(Al2O3) 등의 절연 물질로 구성된다. 트랜지스터가 내장된 액티브 매트릭스(61)의 표면을 보호하기 위한 보호층(63)은 후속되는 공정 동안 액티브 매트릭스(61)가 손상을 입는 것을 방지한다. 상기 보호층(63)의 상부에 형성된 식각 방지층(65)은 상기 액티브 매트릭스(61) 및 보호층(63)이 후속되는 식각 공정에 의하여 식각되는 것을 방지한다.The active matrix 61 is made of a semiconductor such as silicon (Si) or an insulating material such as glass or alumina (Al 2 O 3 ). The protective layer 63 for protecting the surface of the active matrix 61 in which the transistor is embedded prevents the active matrix 61 from being damaged during the subsequent process. An etch stop layer 65 formed on the passivation layer 63 prevents the active matrix 61 and the passivation layer 63 from being etched by a subsequent etching process.

또한, 도 2에 도시한 바와 같이, 상기 멤브레인(67)의 평면은, 일측이 멤브레인(67)의 중앙부를 중심으로 사각형 형상의 오목한 부분을 가지며, 이러한 오목한 부분이 양쪽 가장자리로 가면서 계단형으로 넓어지는 형상으로 형성되며, 타측이 인접한 액츄에이터의 멤브레인의 계단형으로 넓어지는 오목한 부분에 대응하도록 멤브레인의 중심부를 향하여 계단형으로 좁아지는 형상의 돌출부를 갖는다. 따라서, 상기 멤브레인(67)의 돌출부는 인접한 멤브레인의 오목한 부분에 끼워지고, 상기 멤브레인의(67)의 오목한 부분에 인접한 멤브레인의 돌출부가 끼워져서 형성된다.신호 전극인 하부 전극(69)에는 화상 신호가 액티브 매트릭스(61)에 내장된 트랜지스터로부터 드레인 패드(62) 및 비어 컨택(72)을 통하여 인가된다.배 두께의 2개 이상의 서로 다른 굴절률을 갖는 유전체 층들로 형성된다. 이에 의하여, 광원으로부터 입사된 광속은 상기와 같이 헝성된 반사층(75)에 의하여 반사된다.In addition, as shown in Figure 2, the plane of the membrane 67, one side has a concave portion of the rectangular shape around the center of the membrane 67, the concave portion is stepped wide to both edges It is formed in the shape of a paper, and has a protruding portion that is narrowed toward the center of the membrane so that the other side corresponds to the stepped concave portion of the membrane of the adjacent actuator. Thus, the protrusion of the membrane 67 is formed by fitting into the concave portion of the adjacent membrane, and the protrusion of the membrane adjacent to the concave portion of the membrane 67 is sandwiched. The lower electrode 69 which is a signal electrode is an image signal. Is applied through the drain pad 62 and the via contact 72 from a transistor embedded in the active matrix 61. It is formed from dielectric layers having two or more different indices of refraction thickness. Thereby, the light beam incident from the light source is reflected by the reflective layer 75 formed as described above.

도 4a를 참조하면, 내부에 M×N개의 MOS 트랜지스터가 내장되고, 일측 상부에 드레인 패드(62)가 형성된 액티브 매트릭스(61)의 상부에 보호층(63)을 적층한다. 보호층(63)은 인 실리케이트 유리(Phospho-Silicate Glass : PSG)를 화학 기상 증착(CVD) 방법에 의해 1.0∼2.0μm 정도의 두께를 가지도록 형성한다. 이어서, 상기 보호층(63)의 상부에 식각 방지층(65)을 적층한다. 식각 방지층(65)은 질화물을 저압 화학 기상 증착(Low Pressure CVD : LPCVD) 방법을 이용하여 1000∼2000Å 정도의 두께를 가지도록 형성한다.상기 식각 방지층(65)의 상부에는 희생층(sacrificial layer)(66)이 적층된다. 희생층(66)은 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착(Atmospheric Pressure CVD : APCVD) 방법으로 1.0∼2.0μm 정도의 두께를 가지도록 형성한다. 계속해서, 상기 희생층(66) 중 아래에 드레인 패드(62)가 형성되어 있는 부분을 패터닝하여 상기 식각 방지층(65)의 일부를 노출시킨다.3 3 Referring to FIG. 4A, a protective layer 63 is stacked on an active matrix 61 having M × N MOS transistors embedded therein and a drain pad 62 formed on one side thereof. The protective layer 63 is formed of Phospho-Silicate Glass (PSG) to have a thickness of about 1.0 to 2.0 μm by chemical vapor deposition (CVD). Subsequently, an etch stop layer 65 is stacked on the passivation layer 63. The etch stop layer 65 is formed to have a thickness of about 1000 to 2000 kPa using a low pressure chemical vapor deposition (LPCVD) method. A sacrificial layer is formed on the etch stop layer 65. 66 are laminated. The sacrificial layer 66 is formed to have a thickness of about 1.0 to 2.0 μm by using the silicate glass (PSG) by the atmospheric pressure chemical vapor deposition (APCVD) method. Subsequently, a portion of the sacrificial layer 66 in which the drain pad 62 is formed is patterned to expose a portion of the etch stop layer 65. 3 3

상부 전극(73)은 상기 변형부(71)의 상부에 형성된다. 상부 전극(73)은 알루미늅, 은, 또는 백금 등의 금속을 스퍼터링 방법을 이용하여 0.1∼1.0μm 정도의 두께를 가지도록 형성한다. 그리고, 상부 전극(73)을 학소 형상으로 패터닝하여 상부 전극(73)의 일부에 스트라이프(74)를 형성한다.The upper electrode 73 is formed on the deformation part 71. The upper electrode 73 is formed to have a thickness of about 0.1 μm to 1.0 μm using a sputtering method such as aluminium, silver, or platinum. Then, the upper electrode 73 is patterned in a school shape to form a stripe 74 on a part of the upper electrode 73.

도 4c를 참조하면, 상기 상부 전극(73)의 상부에는 반사층(75)이 적층된다. 반사층(75)은 TiO2, 또는 SiO2등의 유전체를 화학 기상 증착(CVD) 방법을 이용하여 형성한다. 상기 반사층(75)을 형성할 때, 광원으로부터 입사된 후, R·G·B 표색계에 따라 분광된 광속에 대응하도록 R·G·B 별로 형성된 AMA 소자마다 각기 R·G·B별 기준 파장(λ)의배 두께의 서로 다른 굴절률을 갖는 2개 이상의 유전체 층들을 포함하는 반사층(75)을 가지도록 형성한다. 이어서, 상기 변형부(7l), 하부 전극(69), 멤브레인(67), 식각 방지층(65), 그리고 보호층(63)을 차례로 식각한 후, 비어 컨택(72)을 형성한다. 비어 컨택(72)은 텅스텐, 또는 티타늄 등을 리프트-오프(lift-off) 방법을 이용하여 상기 변형부(71)로부터 드레인 패드(62)까지 수직하게 형성된다. 그리고, 플루오르화 수소(HF) 증기를 이용하여 상기 희생층(66)을 식각한 후, 세정 및 건조하여 소자를 완성한다.Referring to FIG. 4C, a reflective layer 75 is stacked on the upper electrode 73. The reflective layer 75 is formed of a dielectric such as TiO 2 or SiO 2 using a chemical vapor deposition (CVD) method. When the reflective layer 75 is formed, the reference wavelength for each R, G, and B is formed for each AMA element formed for each of R, G, and B so as to correspond to the luminous flux spectra according to the R, G, B color system after being incident from the light source. λ) It is formed to have a reflective layer 75 comprising two or more dielectric layers having different refractive indices of twice the thickness. Subsequently, the strain portion 7l, the lower electrode 69, the membrane 67, the etch stop layer 65, and the protective layer 63 are sequentially etched to form a via contact 72. The via contact 72 is vertically formed from the deformation portion 71 to the drain pad 62 by using a lift-off method of tungsten or titanium. The sacrificial layer 66 is etched using hydrogen fluoride (HF) vapor, and then washed and dried to complete the device.

상술한 박막형 광로 조절 장치에 있어서, 화상 신호는 상기 액티브 매트릭스(61)에 내장된 MOS 트랜지스터로부터 드레인(62) 패드 및 비어 컨택(72)을 통하여 신호 전극인 하부 전극(69)에 인가된다. 동시에 공통 전극인 상부 전극(73)에는 바이어스 전압이 인가되어 상부 전극(73)과 하부 전극(69) 사이에 전계가 발생한다. 이 전계에 의하여 상부 전극(73)과 하부 전극(69) 사이의 변형부(71)가 변형을 일으킨다. 변형부(71)는 전계에 대하여 수직한 방향으로 수축하며, 따라서 액츄에이터(77)는 소정의 각도를 가지고 멤브레인(67)이 형성되어 있는 방향의 반대 방향으로 휘어진다. R·G·B 표색계에 따라 분광된 기준 파장들에 대응하여 형성된 반사층(75)은 액츄에이터(77)의 상부에 형성되어 있으므로 액츄에이터(77)와 함께 경사진다. 이에 따라서, 반사층(75)은 광원으로부터 입사되는 광속을 소정의 각도로 반사하며, 반사된 광속은 슬릿을 통과하여 스크린에 화상을 맺게 된다.In the above-described thin film type optical path adjusting device, an image signal is applied from the MOS transistor embedded in the active matrix 61 to the lower electrode 69 which is a signal electrode through the drain 62 pad and the via contact 72. At the same time, a bias voltage is applied to the upper electrode 73, which is a common electrode, to generate an electric field between the upper electrode 73 and the lower electrode 69. By this electric field, the deformation portion 71 between the upper electrode 73 and the lower electrode 69 causes deformation. The deformation portion 71 contracts in a direction perpendicular to the electric field, so the actuator 77 is bent in a direction opposite to the direction in which the membrane 67 is formed at a predetermined angle. The reflective layer 75 formed corresponding to the reference wavelengths spectroscopically measured by the R · G · B colorimetric system is inclined together with the actuator 77 because it is formed on the actuator 77. Accordingly, the reflective layer 75 reflects the light beam incident from the light source at a predetermined angle, and the reflected light flux passes through the slit to form an image on the screen.

그러나, 상기와 같이 박막형 광로 조절 장치를 제조하는 동안, 액티브 매트릭스의 상부에 형성된 액츄에이터를 구성하는 박막들 내에 형성되는 파티클의 존재여부를 파악하기가 어려운 문제점이 있다. 상기 박막들 내에 파티클이 형성되면, 변형층의 경우, 틸팅(tilting) 각도가 저하되며, 상부 전극 및 하부 전극의 경우에는 바이어스 전압 및 화상 신호 전압이 충분히 인가되지 못하여, 변형층이 변형을 일으키는 데 요구되는 전계가 발생하지 않거나 전기적 단락이 일어나게 된다. 이와 같이, 변형층, 상부 전극 및 하부 전극에 형성되는 파티클의 존재 여부는 소자의 성능에 크게 영향을 미친다. 따라서, 박막들에 존재하는 파티클의 확인 방법은 소자의 특성을 파악하기 위한 중요한 과정이다. 종래에는 이를 위하여 소자를 제작 완료한 후, 전자 현미경을 사용하는 파괴적인 방법을 이용하거나 샘플링(sampling)을 통한 간접적인 방법을 사용하였다. 그러나, 이와 같은 방법들은 소자의 특성을 저하시키거나 파티클의 존재 여부를 소자마다 정확하게 파악할 수는 없는 문제점이 있다.However, while manufacturing the thin film type optical path control apparatus as described above, it is difficult to determine whether particles are formed in the thin films constituting the actuator formed on the active matrix. When particles are formed in the thin films, the tilting angle is lowered in the case of the strained layer, and the bias voltage and the image signal voltage are not sufficiently applied in the case of the upper electrode and the lower electrode, so that the strained layer causes the strain. The required electric field does not occur or an electrical short occurs. As such, the presence or absence of particles formed in the strained layer, the upper electrode, and the lower electrode greatly affects the performance of the device. Therefore, the identification method of particles present in the thin films is an important process for identifying the characteristics of the device. In the related art, after fabricating the device, a destructive method using an electron microscope or an indirect method through sampling is used. However, these methods have a problem in that the characteristics of the device may be degraded or the presence of particles may not be accurately determined for each device.

도 1은 종래의 광로 조절 장치의 엔진 시스템의 개략도이다.1 is a schematic diagram of an engine system of a conventional optical path control apparatus.

도 2는 본 출원인이 선행 출원한 박막형 광로 조절 장치의 평면도이다.2 is a plan view of a thin film-type optical path control device previously applied by the present applicant.

도 5는 본 발명에 따른 박막형 광로 조절 장치의 평면도이다5 is a plan view of a thin film type optical path control apparatus according to the present invention.

상기 목적을 달성하기 위하여 본 발명은, M×N(M, N은 정수) 개의 트랜지스터가 내장되고 상부에 드레인 패드가 형성된 액티브 매트릭스를 제공하는 단계; 상기 액티브 매트릭스 및 상기 드레인 패드의 상부에 멤브레인, 하부 전극, 변형층 및 상부 전극을 형성하는 단계; 상기 상부 전극, 상기 변형층, 상기 하부 전극을 각기 양측부가 사각형의 형상을 가지며, 중앙부의 일측이 복수 개의 요철(凹凸) 형상을 가지도록 패터닝하는 단계; 그리고 상기 패터닝된 상부 전극, 상기 패터닝된 변형층 및 상기 패터닝된 하부 전극을 통하여 상기 상부 전극, 상기 변형층 및 상기 하부 전극 내의 파티클의 존재여부를 확인하는 단계를 포함하는 박막형 광로 조절 장치의 파티클 모니터링 방법을 제공한다.상의 양측부 사이의 파티클의 형성 여부도 상기와 같은 방법으로 확인할 수 있다. 또한, 상기 상부 전극의 사각형 형상을 양측부 중 어느 한쪽과 하부 전극의 중앙부에 전류를 인가하여, 쇼트(short)가 일어나면, 변형층 내부에 파티클이 존재함을 알 수 있다.In order to achieve the above object, the present invention provides a method comprising: providing an active matrix in which M × N (M, N is an integer) transistors are formed and a drain pad is formed thereon; Forming a membrane, a lower electrode, a strained layer, and an upper electrode on top of the active matrix and the drain pad; Patterning each of the upper electrode, the strain layer, and the lower electrode so that both sides have a rectangular shape and one side of the center part has a plurality of irregularities; And checking the presence of particles in the upper electrode, the strain layer, and the lower electrode through the patterned upper electrode, the patterned strain layer, and the patterned lower electrode. It is also possible to determine whether particles are formed between both sides of the phase in the same manner as described above. In addition, when a short occurs by applying a current to one of both sides of the quadrangular shape of the upper electrode and the center of the lower electrode, it can be seen that particles exist within the strained layer.

이하 첨부한 도면을 참조하여 본 발명의 일실시예에 따른 박막형 광로 조절장치의 파티클 모니터링 방법을 상세하게 설명한다.Hereinafter, a particle monitoring method of a thin film type optical path control apparatus according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 5는 본 발명에 따른 박막형 광로 조절 장치의 평면도를 도시한 것이고, 도 6은 도 5에 도시한 장치를 B-B' 선으로 자른 단면도를 도시한 것이며, 도 7a 내지 도 7c는 도 5에 도시한 장치의 제조 공정도이다.5 is a plan view showing a thin film type optical path control device according to the present invention, Figure 6 is a cross-sectional view taken along the line BB 'of the device shown in Figure 5, Figures 7a to 7c is shown in FIG. It is a manufacturing process diagram of an apparatus.

도 5 및 도 6을 참조하면, 본 발명에 따른 상기 박막형 광로 조절 장치는 상부에 드레인 패드(drain)(105)가 형성된 액티브 매트릭스(active matrix)(100)와 상기 액티브 매트릭스(100)의 상부에 형성된 액츄에이터(actuator)(160)를 포함한다.5 and 6, the thin film type optical path control apparatus according to the present invention has an active matrix 100 having a drain pad 105 formed thereon and an upper portion of the active matrix 100. Actuator (160) formed.

상기 액티브 매트릭스(100)는, 액티브 매트릭스(100) 및 드레인 패드(105)의 상부에 형성된 보호층(passivation layer)(110)과, 보호층(110)의 상부에 형성된 식각 방지층(etch stop layer)(115)을 포함한다.상기 액티브 매트릭스(100)는 실리콘(Si) 등의 반도체 기판(semiconductor substrate), 또는 유리나 알루미나(alumina)(Al2O3) 등의 절연 물질로 구성된다. 상기 액티브 매트릭스(100)에는 M×N(M, N은 정수) 개의 MOS 트랜지스터(도시되지 않음)가 내장되어 있다. 보호층(110)은 인 실리케이트 유리(PSG)로 구성되며, 1.0∼2.0μm 정도의 두께를 가진다. 상기 보호층(110)은 후속하는 공정 동안 액티브 매트릭스(100)를 보호하는 역할을 한다. 식각 방지층(115)은 질화물(nitride)로 이루어지며, 후속하는 식각 공정 동안 보호층(110) 및 액티브 매트릭스(100)가 식각되어 손상을 입는 것을 방지한다.상기 하부 전극(135)의 상부에 하부 전극(135) 같은 형상으로 형성된다.The active matrix 100 may include a passivation layer 110 formed on the active matrix 100 and the drain pad 105, and an etch stop layer formed on the passivation layer 110. The active matrix 100 is formed of a semiconductor substrate such as silicon (Si), or an insulating material such as glass or alumina (Al 2 O 3 ). The active matrix 100 includes M x N (M, N is an integer) MOS transistors (not shown). The protective layer 110 is made of phosphorus silicate glass (PSG), and has a thickness of about 1.0 to 2.0 μm. The protective layer 110 serves to protect the active matrix 100 during subsequent processes. The etch stop layer 115 is formed of nitride and prevents the protective layer 110 and the active matrix 100 from being etched and damaged during the subsequent etching process. The electrode 135 is formed in the same shape.

상기 멤브레인(130)은 질화물로 구성되어 0.1∼1.0μm 정도의 두께를 가지며, 하부 전극(135)은 백금(Pt), 탄탈륨(Ta), 또는 백금-탄탈륨(Pt-Ta) 등의 금속으로 구성되어 0.1∼1.0μm 정도의 두께를 가진다. 신호 전극인 하부 전극(135)에는 화상 신호가 액티브 매트릭스에 내장된 트랜지스터로부터 드레인 패드(105) 및 비어 컨택(155)을 통하여 인가된다. 변형층(140)은 PZT, 또는 PLZT 등의 압전 물질로 이루어져 0.l∼1.0μm, 바람직하게는 0.4μm 정도의 두께를 가진다.The membrane 130 is made of nitride and has a thickness of about 0.1 to 1.0 μm, and the lower electrode 135 is made of metal such as platinum (Pt), tantalum (Ta), or platinum-tantalum (Pt-Ta). It has a thickness of about 0.1 to 1.0 μm. An image signal is applied to the lower electrode 135, which is a signal electrode, through the drain pad 105 and the via contact 155 from a transistor embedded in an active matrix. The strained layer 140 is made of a piezoelectric material such as PZT or PLZT and has a thickness of about 0.1 μm to 1.0 μm, preferably about 0.4 μm.

상부 전극(145)은 백금, 탄탈륨, 알루미늄, 또는 은 등의 금속으로 이루어지며 0.1∼1.0㎛ 정도의 두께를 갖는다. 공통 전극인 상부 전극(145)에는 바이어스 전압이 인가된다. 하부 전극(135)에 화상 신호가 인가되고 동시에 상부 전극(145)에 바이어스 전압이 인가되면 하부 전극(135)과 상부 전극(145) 사이에 전계가 발생하며, 이러한 전계에 의하여 변형층(140)이 소정의 틸팅(tilting) 각도로 변형을 일으킨다.The upper electrode 145 is made of metal such as platinum, tantalum, aluminum, or silver and has a thickness of about 0.1 μm to about 1.0 μm. A bias voltage is applied to the upper electrode 145 which is a common electrode. When an image signal is applied to the lower electrode 135 and a bias voltage is applied to the upper electrode 145 at the same time, an electric field is generated between the lower electrode 135 and the upper electrode 145, and the strained layer 140 is caused by the electric field. The deformation occurs at this predetermined tilting angle.

거울(175)은 백금, 알루미늄, 또는 은 등의 금속으로 이루어지며 0.1∼1.0μm 정도의 두께를 가진다. 상기 거울(175)은 상부 전극(145)과 함께 틸팅되어 광원으로부터 입사되는 광속을 반사하는 역할을 한다.The mirror 175 is made of metal such as platinum, aluminum, or silver and has a thickness of about 0.1 μm to about 1.0 μm. The mirror 175 is tilted together with the upper electrode 145 to reflect the light beam incident from the light source.

이하 상술한 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 상세하게 설명한다.스(100)의 상부에 보호층(110)을 적층한다. 보호층(110)은 인 실리케이트 유리(PSG)를 화학 기상 증착(CVD) 방법을 이용하여 1.0∼2.0μm 정도의 두께를 가지도록 형성한다. 보호층(110)은 후속하는 공정 동안 트랜지스터가 내장된 액티브 매트릭스(100)를 보호한다. 상기 보호층(110)의 상부에는 식각 방지층(115)이 적층된다.Hereinafter, the method of manufacturing the above-described thin film type optical path control apparatus will be described in detail with reference to the drawings. A protective layer 110 is stacked on the upper portion of the switch 100. The protective layer 110 is formed to have a thickness of about 1.0 to 2.0 μm using the phosphorus silicate glass (PSG) using a chemical vapor deposition (CVD) method. The protective layer 110 protects the active matrix 100 in which the transistor is embedded during subsequent processing. An etch stop layer 115 is stacked on the passivation layer 110.

식각 방지층(115)은 질화물을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 2000∼4000Å, 바람직하게는 3000Å 정도의 두께를 가지도록 형성한다. 식각 방지층(115)은 후속하는 식각 공정 동안 액티브 매트릭스(100) 및 보호층(110)이 식각되는 것을 방지한다.하여 0.1∼1.0μm, 바람직하게는 4000Å 정도의 두께를 가지도록 형성한다. 이어서, 백금, 탄탈륨, 또는 백금-탄탈륨 등의 금속으로 구성된 하부 전극(135)을 상기 멤브레인(130)의 상부에 적층한다. 하부 전극(135)은 스퍼터링 방법을 이용하여 0.1∼1.0μm, 바람직하게는 1200Å 정도의 두께를 가지도록 형성한다. 계속하여, 상기 하부 전극(135)을 각각의 화소(pixel) 별로 분리하기 위하여 Iso-Cutting을 한다. 상기 하부 전극(135)의 상부에는 변형층(140)이 적층된다. 변형층(140)은 PZT, 또는 PLZT 등의 압전 물질을 졸-겔(Sol-Gel)법, 스퍼터링 방법, 또는 화학 기상 증착(CVD) 방법을 이용하여 0.1∼1.0μm, 바람직하게는 0.4μm 정도의 두께를 가지도록 형성한다. 이어서, 상기 변형층(140)을 급속 열처리(Rapid Thermal Annealing : RTA) 방법을 이용하여 열처리하여 상변이 시킨다.The etch stop layer 115 is formed to have a thickness of about 2000 to 4000 mV, preferably about 3000 mV, using a low pressure chemical vapor deposition (LPCVD) method. The etch stop layer 115 prevents the active matrix 100 and the protective layer 110 from being etched during the subsequent etching process. The etch stop layer 115 is formed to have a thickness of about 0.1 μm to about 1.0 μm, preferably about 4000 μm. Subsequently, a lower electrode 135 made of a metal such as platinum, tantalum, or platinum-tantalum is stacked on top of the membrane 130. The lower electrode 135 is formed to have a thickness of about 0.1 μm to about 1.0 μm, preferably about 1200 μs, using a sputtering method. Subsequently, Iso-Cutting is performed to separate the lower electrode 135 for each pixel. The strained layer 140 is stacked on the lower electrode 135. Deformation layer 140 is a piezoelectric material such as PZT, PLZT, etc. using a sol-gel (Sol-Gel) method, sputtering method, or chemical vapor deposition (CVD) method 0.1 to 1.0μm, preferably about 0.4μm It is formed to have a thickness of. Subsequently, the strained layer 140 is heat-transferred using a rapid thermal annealing (RTA) method to phase change.

상부 전극(145)은 상기 변형층(140)의 상부에 형성된다. 상부 전극(73)은 백금 탄탈륨, 알루미늄, 또는 은 등의 금속을 스퍼터링 방법을 이용하여 500∼2000Å, 바람직하게는, 500Å 정도의 두께를 가지도록 형성한다.The upper electrode 145 is formed on the strained layer 140. The upper electrode 73 is formed to have a thickness of 500 to 2000 mW, preferably 500 mW, using a metal such as platinum tantalum, aluminum, or silver by a sputtering method.

도 7b를 참조하면, 상기 상부 전극(145), 변형층(140) 그리고 하부 전극(135)을 차례로 패터닝한다. 즉, 상기 상부 전극(145)의 상부에 포토 레지스트(photo resist)(도시되지 않음)를 도포한 후, 상부 전극(145)의 양측부가 사각형의 형상을 가지며, 중앙부의 일측이 복수 개의 요철(凹凸) 형상을 가지도록 패터닝한 다음, 상기 포토 레지스트를 제거한다. 이와 같은 방법으로 변형층(140) 및 하부 전극(135)을 차례로 패터닝한다. 따라서, 상기 변형층(140)은 상기 상부 전극(145)과 동일하면서 약간 넓은 형상을 가진다. 그리고, 하부 전극(135) 역시 상기 변형층(140)과 동일하면서 넓은 형상을 가진다.정의 두께까지만 잘라 낸다. 이어서, AMA 패널(pannel)의 패드(도시되지 않음)와 TCP의 패드(도시되지 않음)를 연결하여 박막형 AMA 모듈(module)의 제조를 완성한다.Referring to FIG. 7B, the upper electrode 145, the strained layer 140, and the lower electrode 135 are patterned in sequence. That is, after applying a photo resist (not shown) on the upper electrode 145, both sides of the upper electrode 145 has a rectangular shape, one side of the central portion has a plurality of irregularities (凹凸) ) Is then patterned to have a shape, and then the photoresist is removed. In this manner, the strained layer 140 and the lower electrode 135 are patterned in sequence. Thus, the strained layer 140 has the same shape as that of the upper electrode 145 and has a slightly wider shape. In addition, the lower electrode 135 also has the same shape as the strained layer 140 and has a wide shape. Subsequently, the pad (not shown) of the AMA panel and the pad (not shown) of the TCP are connected to complete manufacturing of the thin film AMA module.

이하 상기와 같은 방법에 따라 제조된 박막형 광로 조정 장치의 파티클 모니터링 방법에 대하여 설명한다.Hereinafter, a particle monitoring method of a thin film type optical path adjusting device manufactured according to the above method will be described.

도 5를 참조하면, 상기 상부 전극(145)의 사각형 형상을 양측부(C 및 D부분)에 전류를 인가하면, 상부 전극(145)의 양측부 사이(C와 D 사이)에 상부 전극(145)을 형성하는 동안 파티클이 형성되어 있으면 전류가 단락된다. 이와 반대로 상부 전극(145)의 양측부 사이에 파티클이 존재하지 않으면 전류가 단락되지 않는다. 상기 변형층(140) 및 하부 전극(135) 역시 사각형 형상의 양측부 사이의 파티클의 형성 여부도 상기와 같은 방법으로 확인할 수 있다.Referring to FIG. 5, when a rectangular shape of the upper electrode 145 is applied to both sides C and D, the upper electrode 145 is disposed between both sides (between C and D) of the upper electrode 145. If particles are formed during the formation of the current, the current is short-circuited. On the contrary, if no particles exist between both sides of the upper electrode 145, the current is not shorted. The deformation layer 140 and the lower electrode 135 may also check whether particles are formed between both sides of the rectangular shape in the same manner as described above.

따라서, 본 발명에 따른 박막형 광르 조절 장치의 파티클 모니터링 방법에 의하면, 액티브 매트릭스의 상부에 소자를 제조하는 공정 동안 액츄에이터를 구성하여는 박막들의 형상을 변형하여, 각각의 박막들 내부에 형성되는 파티클의 존재 여부를 용이하게 확인할 수 있다. 따라서, 파괴적인 방법으로 소자의 특성을 저하시키지 않고 정확하게 파티클의 존재 여부를 확인하여, 소자의 특성을 파악할 수 있다.Therefore, according to the particle monitoring method of the thin film type optical control device according to the present invention, the actuator is configured during the process of manufacturing the device on the top of the active matrix to deform the shape of the thin films, so that the particles formed inside the respective thin films The presence can be easily confirmed. Therefore, the presence of particles can be accurately identified without degrading the characteristics of the device in a destructive manner, so that the characteristics of the device can be grasped.

Claims (5)

M×N(M, N은 정수) 개의 트랜지스터가 내장되고 상부에 드레인 패드가 형성된 액티브 매트릭스를 제공하는 단계; 상기 액티브 매트릭스 및 상기 드레인 패드의 상부에 멤브레인, 하부 전극, 변형층 및 상부 전극을 형성하는 단계; 상기 상부 전극, 상기 변형층, 상기 하부 전극을 각기 양측부가 사각형의 형상을 가지며, 중앙부의 일측이 복수 개의 요철(凹凸) 형상을 가지도록 패터닝하는 단계; 그리고 상기 패터닝된 상부 전극, 상기 패터닝된 변형층 및 상기 패터닝된 하부 전극을 통하여 상기 상부 전극, 상기 변형층 및 상기 하부 전극 내의 파티클의 존재 여부를 확인하는 단계를 포함하는 박막형 광로 조절 장치의 파티클 모니터링 방법.Providing an active matrix having M × N (M, N is an integer) transistors and a drain pad formed thereon; Forming a membrane, a lower electrode, a strained layer, and an upper electrode on top of the active matrix and the drain pad; Patterning each of the upper electrode, the strain layer, and the lower electrode so that both sides have a rectangular shape and one side of the center part has a plurality of irregularities; And checking the presence or absence of particles in the upper electrode, the strain layer, and the lower electrode through the patterned upper electrode, the patterned strain layer, and the patterned lower electrode. Way. 제1항에 있어서, 상기 액티브 매트릭스를 제공하는 단계는, i) 상기 액티브 매트릭스 및 상기 드레인 패드의 상부에 보호층을 형성하는 단계, ii) 상기 보호층의 상부에 식각 방지층을 형성하는 단계, iii) 상기 식각 방지층의 상부에 희생층을 형성한 후, 상기 희생층을 식각하여 상기 식각 방지층 증 아래에 상기 드레인 패드가 형성된 부분을 노출시키는 단계를 더 포함하는 것을 특징으로 하는 박막형 광로 조절 장치의 파티클 모니터링 방법.The method of claim 1, wherein providing the active matrix comprises: i) forming a protective layer over the active matrix and the drain pad, ii) forming an etch stop layer over the protective layer, iii And forming a sacrificial layer on top of the etch stop layer, and etching the sacrificial layer to expose a portion where the drain pad is formed under the etch stop layer. Monitoring method. 제2항에 있어서, 상기 하부 전극을 패터닝하는 단계는 a) 상기 상부 전극의 상부 일측으로부터 상기 상부 전극, 상기 변형층, 상기 하부 전극 및 상기 멤브레인을 차례로 식각하여 상기 드레인 패드의 상부까지 수직하게 비어 홀을 형성하는 단계, b) 상기 비어 홀의 내부에 리프트-오프 방법을 사용하여 비어 컨택을 형성하는 단계, c) 상기 멤브레인을 패터닝하는 단계, 그리고 d) 상기 희생층을 플루오르화 수소 증기를 사용하여 제거하는 단계를 더 포함하는 것을 특징으로 하는 박막형 광로 조절 장치의 파티클 모니터링 방법.The method of claim 2, wherein the patterning of the lower electrode comprises: a) vertically etching the upper electrode, the strained layer, the lower electrode, and the membrane from one upper side of the upper electrode to the upper portion of the drain pad; Forming a hole, b) forming a via contact inside the via hole using a lift-off method, c) patterning the membrane, and d) using the hydrogen fluoride vapor to form the sacrificial layer. Particle monitoring method of the thin film type optical path control device further comprising the step of removing. 제1항에 있어서, 상기 파티클의 존재 여부를 확인하는 단계는, 상기 패터닝된 상부 전극, 상기 패터닝된 변형층 및 상기 패터닝된 하부 전극의 사각형 형상을 갖는 양측부에 전류를 인가하여 파티클의 존재 여부 확인하는 단계를 더 포함하는 것을 특징으로 하는 박막형 광로 조절 장치의 파티클 모니터링 방법.The method of claim 1, wherein the determining of the presence of the particles comprises applying current to both sides having a rectangular shape of the patterned upper electrode, the patterned strain layer, and the patterned lower electrode. Particle monitoring method of the thin film type optical path control device further comprising the step of identifying. 제1항에 있어서, 상기 파티클의 존재 여부를 확인하는 단계는, 상기 패터닝된 상부 전극의 사각형 형상을 갖는 양측부 중 어느 하나와 상기 패터닝된 하부 전극 중앙부의 타측에 전류를 인가하여 파티클의 존재 여부 확인하는 단계를 더 포함하는 것을 특징으로 하는 박막형 광로 조절 장치의 파티클 모니터링 방법.The method of claim 1, wherein the determining of the presence of the particles comprises applying a current to any one of both sides having a quadrangular shape of the patterned upper electrode and the other side of the center of the patterned lower electrode. Particle monitoring method of the thin film type optical path control device further comprising the step of identifying.
KR1019960077168A 1996-12-30 1996-12-30 Particle Monitoring Method of Thin Film Light Path Controller KR19980057865A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960077168A KR19980057865A (en) 1996-12-30 1996-12-30 Particle Monitoring Method of Thin Film Light Path Controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960077168A KR19980057865A (en) 1996-12-30 1996-12-30 Particle Monitoring Method of Thin Film Light Path Controller

Publications (1)

Publication Number Publication Date
KR19980057865A true KR19980057865A (en) 1998-09-25

Family

ID=66395969

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960077168A KR19980057865A (en) 1996-12-30 1996-12-30 Particle Monitoring Method of Thin Film Light Path Controller

Country Status (1)

Country Link
KR (1) KR19980057865A (en)

Similar Documents

Publication Publication Date Title
KR19980057865A (en) Particle Monitoring Method of Thin Film Light Path Controller
KR100230007B1 (en) Large deformable actuated mirror array and its fabrication method
KR100230006B1 (en) Actuated mirror array and its fabrication method
KR0150547B1 (en) Optical path control apparatus and fabricating method thereof
KR100209944B1 (en) An actuated mirror arrays having enhanced reflectivity and manufacturing method thereof
KR100237341B1 (en) Thin film actuated mirror array and its manufacturing method
KR100201826B1 (en) Thin film type optical path controller whit large operating angle and the production method thereof
KR0154925B1 (en) Method for manufacturing optical path control apparatus
KR100209962B1 (en) Thin film lightpath modulation device and its fabrication method
JP3887424B2 (en) Thin film type optical path adjusting device and manufacturing method thereof
KR100208673B1 (en) Thin film lightpath modulation device and its fabrication method with large tilt angle
KR100209947B1 (en) Thin film lightpath modulation device
KR100208688B1 (en) Actuated mirror arrays having enhanced light efficiency
KR0145913B1 (en) The manufacturing method of optical path regulating apparatus
KR100271000B1 (en) Thin flim actuatred mirror array and method for manufacturing the same
KR100251114B1 (en) Manufacturing method of ama
KR100209950B1 (en) A method for bonding back bias electrodes of actuated mirror arrays
KR100244513B1 (en) Thin film actuated mirror array and its fabrication method
KR100225585B1 (en) Thin film actuated mirror array having large deformable actuators therein
KR100247592B1 (en) Tma manufacturing method
KR19980057869A (en) Manufacturing method of thin film type optical path control device
KR19980034588A (en) Manufacturing method of thin film type optical path control device
KR19980023308A (en) Module manufacturing method of thin film type optical path control device
KR19980046412A (en) Thin film type optical path adjusting device and its manufacturing method which can improve the light efficiency
KR19980022903A (en) Pad connection method of thin film type optical path controller

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee