KR19980056342A - Trigger signal generator for preventing errors by vertical synchronization signal - Google Patents
Trigger signal generator for preventing errors by vertical synchronization signal Download PDFInfo
- Publication number
- KR19980056342A KR19980056342A KR1019960075609A KR19960075609A KR19980056342A KR 19980056342 A KR19980056342 A KR 19980056342A KR 1019960075609 A KR1019960075609 A KR 1019960075609A KR 19960075609 A KR19960075609 A KR 19960075609A KR 19980056342 A KR19980056342 A KR 19980056342A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- vertical
- trigger
- output
- vertical synchronization
- Prior art date
Links
- 230000001360 synchronised effect Effects 0.000 claims abstract description 25
- 238000006243 chemical reaction Methods 0.000 claims abstract description 9
- 238000007781 pre-processing Methods 0.000 claims abstract description 4
- 238000005259 measurement Methods 0.000 claims description 9
- 230000002265 prevention Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/12—Bandpass or bandstop filters with adjustable bandwidth and fixed centre frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Abstract
수직동기 신호에 의한 오류방지용 트리거신호 발생장치에 관한 것으로, 피측정신호를 입력받아 그 A/D 변환레벨로 조정하기 위해 증폭 및 감쇄시키는 전처리부(21)와, 상기 전처리부(21)로 부터 신호를 입력받아 소정 대역의 신호만을 제거시켜 통과시키는 밴드 리젝션 필터(22)와, 상기 밴드 리젝션 필터(22)에서 출력되는 신호에서 수직동기신호를 추출하여 출력하는 수직동기신호 추출부(24)와, 상기 수직동기신호 추출부(24)에서 출력되는 수직동기신호를 입력받아 4배의 주파수를 갖는 신호를 발생시켜 상기 수직동기 신호 추출부(24)에 클록신호로 출력하는 수직동기 4체배부(23)와, 상기 수직동기신호 추출부(24)에서 출력되는 수직동기신호를 입력받아 소정 듀티사이클을 갖는 펄스신호를 출력하는 펄스신호 발생부(25)와, 상기 펄스신호 발생부(25)에서 출력되는 펄스신호를 인버팅하여 상기 트리거신호와 앤드연산하여 어드레스 카운터로 출력하는 트리거 신호 제거부(30)로 구성되어 수직동기신호가 발생할 때 트리거 신호를 제거함으로써 수직 동기신호를 A/D 변환하여 디지탈 데이터로 변환하여 메모리에 저장하고 D/A 변환하여 표시함으로써 발생하는 화면의 떨림 현상을 방지할 수 있다.The present invention relates to a trigger signal generating device for preventing an error caused by a vertical synchronization signal. The pre-processing unit 21 receives a signal to be measured and amplifies and attenuates it to adjust its A / D conversion level. A band rejection filter 22 receiving a signal and removing only a signal of a predetermined band and passing the signal, and a vertical sync signal extractor 24 extracting and outputting a vertical sync signal from the signal output from the band reject filter 22. ) And four vertical synchronous signals which receive a vertical synchronous signal output from the vertical synchronous signal extractor 24 and generate a signal having a frequency four times and output the clock signal to the vertical synchronous signal extractor 24 as a clock signal. A pulse signal generator 25 for receiving the vertical sync signal output from the vertical sync signal extracting unit 24 and the pulse generator 23 for outputting a pulse signal having a predetermined duty cycle, and the pulse signal generator 25 From) The trigger signal removing unit 30 inverts the output pulse signal and performs an AND operation on the trigger signal and outputs the address signal to the address counter. The vertical synchronization signal is A / D converted by removing the trigger signal when the vertical synchronization signal is generated. It is possible to prevent the screen shaking caused by converting the digital data into the memory, storing the same in D / A, and displaying the converted data.
Description
본 발명은 수직동기 신호에 의한 오류방지용 트리거신호 발생장치에 관한 것으로, 특히 수직동기신호가 발생하는 동안 트리거 신호가 어드레스 카운터에 입력 되지않게 트리거신호를 제거하여 수직동기신호가 발생하는 동안 A/D변환된 데이터가 메모리에 저장되지 않게 하는 수직동기 신호에 의한 오류방지용 트리거신호 발생장치에 관한 것이다.The present invention relates to a device for generating a trigger signal for error prevention by a vertical synchronization signal, and in particular, A / D while generating a vertical synchronization signal by removing the trigger signal so that the trigger signal is not input to the address counter while the vertical synchronization signal is generated. The present invention relates to an error prevention trigger signal generator by a vertical synchronization signal which prevents the converted data from being stored in a memory.
일반적으로, 파형을 검사하여 조정하기 위하여 사용되는 파형검사 조정장치에는 도 1에 도시된 구성을 갖는 전압 레벨 트리거장치가 사용된다. 입력단자를 통해 입력된 피측정신호는 A/D 변환부(11)에서 디지탈 데이터로 변환되어 메모리부(14)로 출력된다. 비교부(12)는 D/A 변환부(13)에서 출력되는 기준신호 레벨과 피측정신호를 비교하여 피측정신호가 기준신호 레벨보다 클 때, 트리거 로직부(16)에 1 신호를 출력하여 트리거 로직부(16)에서 트리거신호가 어드레스 카운터(15)로 출력되게 한다. 트리거신호를 입력받은 어드레스 카운터(15)는 카운트를 시작하여 카운트 데이터를 어드레스로서 메모리부(14)에 출력한다. 따라서 컴퓨터에서 출력되는 기준신호 레벨보다 큰 피측정신호가 입력되어 A/D변환된 디지탈 데이터가 메모리부(14)에 저장된다.In general, a voltage level triggering device having the configuration shown in FIG. 1 is used for the waveform inspection adjusting device used to inspect and adjust the waveform. The signal under measurement input through the input terminal is converted into digital data by the A / D conversion section 11 and output to the memory section 14. The comparison unit 12 compares the reference signal level output from the D / A converter 13 with the signal under measurement and outputs one signal to the trigger logic unit 16 when the signal under measurement is greater than the reference signal level. The trigger logic unit 16 outputs a trigger signal to the address counter 15. The address counter 15 receiving the trigger signal starts counting and outputs count data as an address to the memory unit 14. Therefore, a signal under measurement greater than the reference signal level output from the computer is input and the A / D converted digital data is stored in the memory unit 14.
이와같이 종래의 전압 레벨 트리거장치로 비디오 신호를 트리거하면 수직동기 신호로 인해 깜박이는 현상이 발생한다. 즉, 수직동기신호의 펄스폭은 수평주사기간의 3배 정도인데 이기간도 수평주사를 위해 수평동기신호를 넣은 복합동기신호(수평동기신호와 수직동기신호를 합친신호)를 사용하는데 이신호로 인하여 인터레이스 주사가 맞지않게 되어 껌뻑이게 된다.As such, when the video signal is triggered by the conventional voltage level triggering device, flickering occurs due to the vertical synchronization signal. In other words, the pulse width of the vertical synchronization signal is about three times the horizontal scanning period, and this period also uses a composite synchronization signal (a horizontal synchronization signal and a vertical synchronization signal) in which a horizontal synchronization signal is inserted for horizontal scanning. The injection won't work and you'll get gum dipped.
이러한 현상을 막기위해 별도의 트리거 보드를 만들어 사용하는 경우, 그 트리거보드로 신호가 갈라지게 되어 신호가 약해지는 문제가 있으며, 상기 트리거 보드로 발생한 트리거 신호를 각 방송방식에 맞게 처리해야 하기 때문에 회로가 복잡해지고 부품의 추가로 인하여 가격이 상승하는 요인이 되었다.In order to prevent such a phenomenon, if a separate trigger board is made and used, there is a problem in that the signal is divided by the trigger board and the signal is weakened, and the trigger signal generated by the trigger board must be processed according to each broadcasting method. Has become complicated and prices have increased due to the addition of parts.
본 발명은 상기와 같은 문제점을 해결하기 위해 된 것으로, 본 발명의 목적은 수직 동기신호에 의해 트리거 신호에 오류가 발생하는 것을 방지하기 위하여 수직 동기신호를 검출하여 수직동기신호 동안 트리거 신호가 어드레스카운터에 전달되지 않게 하여 수직동기신호 동안 화면이 떨리는 것을 방지하는 수직동기 신호에 의한 오류방지용 트리거신호 발생장치를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to detect a vertical synchronizing signal to prevent an error from occurring in the trigger signal by the vertical synchronizing signal, so that the trigger signal is displayed during the vertical synchronizing signal. It is to provide an error prevention trigger signal generator by the vertical synchronization signal to prevent the screen from shaking during the vertical synchronization signal by preventing the transmission to.
상기의 목적을 달성하기 위하여 본 발명에 의한 장치는 피측정신호를 입력받아 그 A/D 변환레벨로 조정하기 위해 증폭 및 감쇄시키는 전처리부와, 상기 전처리부로 부터 신호를 입력받아 소정 대역의 신호만을제거시켜 통과시키는 밴드 리젝션 필터와, 상기 밴드 리젝션 필터에서 출력되는 신호에서 수직동기신호를 추출하여 출력하는 수직동기신호 추출부와, 상기 수직동기신호 추출부에서 출력되는 수직동기신호를 입력받아 4배의 주파수를 갖는 신호를 발생시켜 상기 수직동기 신호 추출부에 클록신호로 출력하는 수직동기 4 체배부와, 상기 수직동기신호 추출부에서 출력되는 수직동기신호를 입력받아 소정 듀티사이클을 갖는 펄스신호를 출력하는 펄스신호 발생부와, 상기 펄스신호 발생부에서 출력되는 펄스신호를 인버팅하여 상기 트리거신호의 출력과 앤드 연산하여 어드레스 카운터로 출력하는 트리거 신호 제거부로 구성된다.In order to achieve the above object, the apparatus according to the present invention receives a signal to be measured and amplifies and attenuates and adjusts the signal to adjust the A / D conversion level, and receives a signal from the preprocessor and receives only a signal of a predetermined band. A band reject filter for removing and passing the signal, a vertical sync signal extractor extracting and outputting a vertical sync signal from the signal output from the band reject filter, and a vertical sync signal output from the vertical sync signal extractor A pulse having a predetermined duty cycle by generating a signal having a frequency four times and outputting a clock signal to the vertical synchronous signal extracting unit as a clock signal and a vertical synchronous signal output from the vertical synchronous signal extracting unit A pulse signal generator for outputting a signal and a pulse signal output from the pulse signal generator to invert the trigger signal An output end and to reject the operation trigger signal is outputted to the address counter.
도 1 는 종래의 전압 레벨 트리거장치이다.1 is a conventional voltage level triggering device.
도 2는 본 발명에 의한 수직동기 신호에 의한 오류방지용 트리거신호 발생장치의 구성을 보이는 블록도이다.2 is a block diagram showing a configuration of an error prevention trigger signal generator according to the vertical synchronization signal according to the present invention.
도 3는본 발명에 적용되는 수직동기 4 체배부의 구성을 보이는 일실시예이다.Figure 3 is an embodiment showing the configuration of the vertical synchronization 4 multiplier applied to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
21 : 전처리부 22 : 밴드 리젝션 필터21: preprocessor 22: band rejection filter
23 : 수직동기 4 체배부 24 : 수직동기추출부23: vertical synchronization 4 multiplication part 24: vertical synchronization extraction unit
25 : 펄스신호발생부 26 : 제어부25: pulse signal generator 26: control unit
27 : D/A변환부 28 : 비교부27: D / A conversion unit 28: comparison unit
29 : 트리거로직부 30 : 트리거신호 제거부29: trigger logic part 30: trigger signal removal part
이하 본 발명을 도면을 참고로 하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the drawings.
도 2에 본 발명에 의한 수직동기 신호에 의한 오류방지용 트리거신호 발생장치의 구성을보이는 블록도가 도시된다.Figure 2 is a block diagram showing the configuration of the trigger signal generator for preventing error by the vertical synchronization signal according to the present invention.
본 발명에 의한 장치는 도 1에 도시된 종래의 트리거신호 발생 장치에서 트리거로직부(16)에서 발생하는 트리거신호를 제거하기 위하여 수직동기신호를 추출하여 그 수직동기신호의 입력에 의해 멀티바이브레이터와 같은 펄스신호 발생부(25)를 동작시켜 펄스신호를 발생시켜 그 역신호와 상기 트리거신호를 앤드연산하여 어드레스 카운터에 인가함으로써 수직동기신호가 발생할 때 트리거 신호가 어드레스 카운터에 인가되지 못하도록 하여 복합동기신호에 의한 화면의 떨림 상태를 제거한다.The apparatus according to the present invention extracts a vertical synchronous signal in order to remove a trigger signal generated by the trigger logic unit 16 in the conventional trigger signal generator shown in FIG. 1 and inputs the multi-vibrator by inputting the vertical synchronous signal. By operating the same pulse signal generator 25 to generate a pulse signal, and the reverse signal and the trigger signal is ANDed and applied to the address counter, the trigger signal is not applied to the address counter when the vertical synchronization signal is generated. Eliminates screen shake caused by signals.
이와같은 본 발명에 의한 장치는 피측정신호를 입력받아 그 A/D 변환레벨로 조정하기 위해 증폭 및 감쇄시키는 전처리부(21)와, 상기 전처리부(21)로 부터 신호를 입력받아 소정 대역의 신호만을 제거시켜 통과시키는 밴드 리젝션 필터(22)와, 상기 밴드 리젝션 필더(22)에서 출력되는 신호에서 수직동기신호를 추출하여 출력하는 수직동기신호 추출부(24)와, 상기 수직동기신호 추출부(24)에서 출력되는 수직동기신호를 입력받아 4배의 주파수를 갖는 신호를 발생시켜 상기 수직동기 신호 추출부(24)에 클록신호로 출력하는 수직동기 4 체배부(23)와, 상기 수직동기신호 추출부(24)에서 출력되는 수직동기신호를 입력받아 소정 듀티사이클을 갖는 펄스신호를 출력하는 펄스신호 발생부(25)와, 상기 펄스신호 발생부(25)에서 출력되는 펄스신호를 인버팅하여 상기 트리거신호와 앤드 연산하여 어드레스 카운터로 출력하는 트리거 신호 제거부(30)로 구성된다.The apparatus according to the present invention receives a signal to be measured and amplifies and attenuates and adjusts the signal to adjust its A / D conversion level, and receives a signal from the preprocessor 21 in a predetermined band. A band rejection filter 22 for removing and passing only a signal, a vertical synchronization signal extractor 24 for extracting and outputting a vertical synchronization signal from the signal output from the band rejection filter 22, and the vertical synchronization signal A vertical synchronous multiplier 23 that receives a vertical synchronous signal output from the extractor 24 and generates a signal having a frequency four times and outputs a signal to the vertical synchronous signal extractor 24 as a clock signal; A pulse signal generator 25 that receives the vertical synchronization signal output from the vertical synchronization signal extractor 24 and outputs a pulse signal having a predetermined duty cycle, and a pulse signal output from the pulse signal generator 25. Invert to remind Operation trigger signal and the end is composed of a trigger signal remover 30 for output to the address counter.
이하 본 발명의 작용, 효과를 설명한다.Hereinafter, the operation and effects of the present invention will be described.
외부 신호원(예; 텔레비젼의 영상신호를 출력하는 인쇄회로기판등)으로 부터 피측정신호 v(t)가 전처리부(21)에 입력되어 A/D 변환레벨에 맞게 증폭 및 감쇄되어 밴드 리젝션 필터(22)에 입력된다. 밴드 리젝션 필터(22)에 입력된 피측정신호는 소정대역의 신호가 제거된 상태로 수직동기 추출부(24)로 출력된다. 수직동기 추출부(24)는 수직동기신호를 추출하여 출력한다. 수직동기 4 체배부(23)는 상기 수직동기 추출부(24)에서 출력되는 수직동기 신호를 입력받아 그 주파수의 4 배의 주파수를 갖는 신호를 발생시켜 상기 수직동기 추출부(24)에 클록신호로서 출력한다.The signal v (t) to be measured is input from the external signal source (e.g., a printed circuit board which outputs a video signal of a TV) to the preprocessing unit 21, amplified and attenuated according to the A / D conversion level, and band rejection. It is input to the filter 22. The signal under measurement input to the band rejection filter 22 is output to the vertical synchronization extractor 24 with the signal of the predetermined band removed. The vertical synchronization extractor 24 extracts and outputs a vertical synchronization signal. The vertical synchronous 4 multiplier 23 receives the vertical synchronous signal output from the vertical synchronous extracting unit 24 and generates a signal having a frequency four times that of the frequency to generate a clock signal to the vertical synchronous extracting unit 24. Output as.
도 3에 수직동기 4 체배부의 구성을 보이는 일실시예가 도시된다.3 shows an embodiment showing the configuration of the vertical synchronization 4 multiplier.
수직동기 4 체배부는 PLL로 구성 될 수 있으며, 수직동기 추출부(24)로 부터 수직동기신호를 입력받아 전압제어 발진기(3)에서 출력되는 신호와 비교하여 그 상차에 대응하는 전압신호를 발생시키는 위상비교기(31)와, 상기 위상 비교기(31)에서 출력되는 전압신호에서 고주파성분을 제거하여 직류전압신호를 출력하는 로우패스필터(32)와, 상기 로우패스필터(32)에서 출력하는 직류전압신호를 입력받아 그것에 따라 상기 수직동기신호 주파수의 4 배에 대응하는 주파수의 신호를 출력하는 전압제어발진기(33)로 구성된다. 따라서 입력되는 수직동기신호와 전압 제어발진기(33)에서 발생하는 수직동기신호 주파수의 4 배에 가까운 신호가 위상비교기에서 비교되어 위상차가 많이 생길수록 전압이 큰 신호를 로우패스필터(32)에 출력하여 로우패스필터(32)는 그것에 대응하는 레벨의 직류전압신호를 전압제어발진기(33)로 출력하여 전압제어발진기의 주파수를 변화시킨다. 입력되는 수직동기신호 주파수의 4배에 동기되었을 때 위상비교기는 0이 신호를 출력하게되어 전압제어발진기(33)에 인가되는 전압이 없게되어 그 주파수는 변화하지 않게 된다.The vertical synchronization 4 multiplier may be composed of a PLL, and receives a vertical synchronization signal from the vertical synchronization extractor 24 and generates a voltage signal corresponding to the phase difference compared with the signal output from the voltage controlled oscillator 3. A phase comparator 31, a low pass filter 32 for removing a high frequency component from a voltage signal output from the phase comparator 31 to output a DC voltage signal, and a direct current output from the low pass filter 32 And a voltage controlled oscillator 33 for receiving a voltage signal and outputting a signal having a frequency corresponding to four times the vertical synchronization signal frequency. Therefore, the vertical synchronous signal input and the signal close to four times the frequency of the vertical synchronous signal generated by the voltage controlled oscillator 33 are compared in the phase comparator. As the phase difference increases, a signal having a large voltage is output to the low pass filter 32. The low pass filter 32 outputs a DC voltage signal of a level corresponding thereto to the voltage controlled oscillator 33 to change the frequency of the voltage controlled oscillator. When the phase comparator is synchronized with four times the frequency of the input vertical synchronization signal, the phase comparator outputs a zero signal, so that there is no voltage applied to the voltage controlled oscillator 33 so that the frequency does not change.
상기 수직동기 추출부(24)에서 출력된 수직동기 신호를 입력받은 펄스신호 발생부(25)는 소정 듀티 사이클을 갖는 펄스신호를 발생시킨다.The pulse signal generator 25 receiving the vertical synchronization signal output from the vertical synchronization extractor 24 generates a pulse signal having a predetermined duty cycle.
한편, 제어부(26)에서는 기준레벨 데이터를 출력하여 D/A 변환부(27)에서 아날로그신호로 만들어 출력하고, 그 기준 레벨신호는 비교부(28)에 입력되어 전처리부(21)에서 출력되는 피측정신호와 비교되어 피측정신호가 기준 레벨신호보다 클 때 펄스신호를 출력한다. 비교부(28)에서 출력된 펄스신호는 트리거로직부(29)에 입력되어 트리거로직부(29)가 트리거신호를 출력하게 한다. 트리거 로직부(29)에서 출력된 트리거신호는 트리거신호 제거부(30)에 입력되어 앤드게이트(U2)에 입력된다. 이때 상기 펄스신호 발생부(28)에서 출력된 펄스신호가 인버터(U1)에서 역으로 되어 앤드게이트(U2)에 입력되므로, 인버터(U1)에서 출력되는 0신호와 트리거신호가 앤드 게이트(U2)에서 앤드 연산되어 트리거신호는 제거된다.On the other hand, the control unit 26 outputs the reference level data, and outputs the analog signal from the D / A converter 27 to the analog signal, and the reference level signal is input to the comparator 28 and output from the preprocessor 21. The pulse signal is output when the signal under measurement is greater than the reference level signal compared with the signal under measurement. The pulse signal output from the comparator 28 is input to the trigger logic unit 29 to cause the trigger logic unit 29 to output the trigger signal. The trigger signal output from the trigger logic unit 29 is input to the trigger signal removing unit 30 and input to the AND gate U 2 . At this time, since the pulse signal output from the pulse signal generator 28 is reversed from the inverter U 1 and input to the AND gate U 2 , the 0 signal and the trigger signal output from the inverter U1 are converted into an AND gate ( An AND operation at U 2 ) removes the trigger signal.
따라서, 수직동기신호가 발생할 때 트리거 신호가 제거되므로 어드레스 카운터(도 1 참조)는 인에이블상태가 되지 못하기 때문에, 수직동기신호가 발생하는 동안에 A/D 변환부(도 1 참조)에서 출력되는 영상 데이터는 메모리부에 저장되지 않게되어 컴퓨터의 모니터에 표시되지 않아서 모니터 화면의 떨림 현상은 없어지게 된다.Therefore, since the trigger signal is removed when the vertical synchronization signal is generated, the address counter (see FIG. 1) cannot be enabled, and therefore the A / D converter (see FIG. 1) is output while the vertical synchronization signal is generated. Since the image data is not stored in the memory unit and is not displayed on the monitor of the computer, the shaking of the monitor screen is eliminated.
이상 설명한 바와 같이 본 발명에 의하면 수직동기신호가 발생할 때 트리거 신호를 제거함으로써 수직 동기신호를 A/D 변환하여 디지탈 데이터로 변환하여 메모리에 저장하고 D/A 변환하여 표시함으로써 발생하는 화면의 떨림 현상을 방지할 수 있다.As described above, according to the present invention, when the vertical synchronization signal is generated, the trigger signal is eliminated so that a screen shake occurs due to A / D conversion of the vertical synchronization signal to digital data, storage in memory, and D / A conversion for display. Can be prevented.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960075609A KR100231416B1 (en) | 1996-12-28 | 1996-12-28 | Trigger signal generation apparatus for preventing error by vertical synchronous signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960075609A KR100231416B1 (en) | 1996-12-28 | 1996-12-28 | Trigger signal generation apparatus for preventing error by vertical synchronous signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980056342A true KR19980056342A (en) | 1998-09-25 |
| KR100231416B1 KR100231416B1 (en) | 1999-11-15 |
Family
ID=19491949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960075609A KR100231416B1 (en) | 1996-12-28 | 1996-12-28 | Trigger signal generation apparatus for preventing error by vertical synchronous signal |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100231416B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100307549B1 (en) * | 1999-09-13 | 2001-11-07 | 송재인 | Trigger signal generator |
-
1996
- 1996-12-28 KR KR1019960075609A patent/KR100231416B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100307549B1 (en) * | 1999-09-13 | 2001-11-07 | 송재인 | Trigger signal generator |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100231416B1 (en) | 1999-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5467140A (en) | Vertical synchronous signal separation apparatus | |
| KR100231416B1 (en) | Trigger signal generation apparatus for preventing error by vertical synchronous signal | |
| JPH01232393A (en) | Frequency detector | |
| US6587139B1 (en) | Device for measuring period of synchronizing signal and display device | |
| KR100272273B1 (en) | Synchronous signal detection circuit and method | |
| KR100227425B1 (en) | Apparatus for displaying double picture removing one pixel error | |
| JP3475773B2 (en) | Video signal processing device and liquid crystal display device | |
| JP3633031B2 (en) | Image processing device for visual inspection | |
| JP3402954B2 (en) | Noise removal circuit | |
| KR0124601B1 (en) | Apparatus for eliminating a noise of vertical sync. signal in tft-lcd tv | |
| KR0144962B1 (en) | A sync signal separation apparatus of hdtv | |
| KR980013257A (en) | Video signal and sync signal processing device | |
| JP3519247B2 (en) | Synchronous signal generator | |
| KR0180617B1 (en) | Field discriminating circuit | |
| KR100425687B1 (en) | Separation circuit for composition sync-signal of flat pannel display | |
| KR960004129B1 (en) | Programmable vertical sync. separation circuit | |
| KR100216946B1 (en) | Voltage level trigger apparatus | |
| KR0157125B1 (en) | Blacking signal generation controlling circuit | |
| KR0165249B1 (en) | Circuit for generating burst gate pulse | |
| KR100347168B1 (en) | Video compression circuit for widescreen television | |
| JPH11261845A (en) | Video signal processing circuit | |
| EP0522181A4 (en) | Apparatus for processing video image | |
| KR0169372B1 (en) | Apparatus of detecting a field signal | |
| KR100190653B1 (en) | Device for generating horizontal blank signal in frame grabber | |
| KR0160119B1 (en) | Blanking and field signal detection circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |